串行时钟芯片介绍
实时时钟日历芯片及单片机的接口电路设计
- - -. 目录 1 、课程设计目的 (2) 2 、课程设计和要求 (2) 2.1、设计内容 (2) 2.2、设计要求 (2) 3 、设计方案 (2) 3.1、设计思路 (2) 3.2、工作原理及硬件框图 (2) 3.3、硬件电路原理图 (8) 3.4、PCB版图设计 (8) 4 、课程设计总结 (9) 5 、参考文献 (11)
一、课程设计目的 （1）掌握电子电路的一般设计方法和设计流程； （2）学习简单电路系统设计，掌握Protel99的使用方法； （3）掌握8051单片机、实时时钟/日历芯片MC146818的应用； （4）学习掌握硬件电路设计的全过程。 二·课程设计内容和要求 2.1、设计内容：设计一个基于单片机实时时钟/日历 2.2、设计要求: （1）学习掌握8051单片机的工作原理及应用； （2）学习掌握实时时钟/日历芯片MC146818的工作原理及应用； （3）设计MC146818与8051的接口电路原理图及PCB版图； （4）整理设计内容，编写设计说明书。 三·设计方案 3.1、设计思路 数字时钟系统的组成： 硬件电路设计主要围绕时钟日历芯片MC146818的使用进行的，主要由8051单片机·MC146818时钟日历芯片·液晶显示屏·键盘组成。 3.2、工作原理及硬件框图 工作原理：
图（1）数字时钟系统框图 （3）电路设计 8051单片机： 单片机的40个引脚大致可分为4类：电源、时钟、控制和I/O引脚。 ⒈电源: ⑴ VCC - 芯片电源，接+5V； ⑵ VSS - 接地端；
⒉时钟: XTAL1、XTAL2 - 晶体振荡电路反相输入端和输出端。 ⒊控制线: 控制线共有4根， ⑴ ALE/PROG:地址锁存允许/片内EPROM编程脉冲 ① ALE功能：用来锁存P0口送出的低8位地址 ② PROG功能：片内有EPROM的芯片，在EPROM编程期间，此引脚输入编程脉冲。 ⑵ PSEN:外ROM读选通信号。 ⑶ RST/VPD:复位/备用电源。 ① RST（Reset）功能：复位信号输入端。 ② VPD功能：在Vcc掉电情况下，接备用电源。 ⑷ EA/Vpp:内外ROM选择/片内EPROM编程电源。 ① EA功能：内外ROM选择端。 ②Vpp功能：片内有EPROM的芯片，在EPROM编程期间，施加编程电源Vpp。 ⒋ I/O线 8051共有4个8位并行I/O端口：P0、P1、P2、P3口，共32个引脚。P3口还 具有第二功能，用于特殊信号输入输出和控制信号（属控制总线）。 (2)时钟日历芯片MC146818: MC146818是MOTOROLA公司生产的CMOS实时时钟/日历芯片，该芯片可
实时时钟设计实验报告
实验报告
源代码： #pragma sfr //使用特殊功能寄存器 #pragma EI //开中断 #pragma DI //关中断 #pragma access //使用绝对地址指令 #pragma interrupt INTTM000 Time //定义时间中断函数为Time #pragma interrupt INTKR OnKeyPress //定义按键中断为OnKeyPress #pragma interrupt INTP5 OnKeyOver //定义INT中断为OnKeyOver void Init_Led(); void InitKey_INTKR(); void Init_Lcd(); void Init_Inter(); void LightOneLed(unsigned char ucNum); void LightOff(); int Count_Day(int month); char i=0; //定义变量i,是切换时间的标志 int key=0; //定义key=0 int temp=1; //用于存放当前月的天数 int temp1=1; int second=0; //默认的秒second=0 int minute=0; //默认的分minute=0 int hour=12; //默认的时hour=12 int day=1; //默认的天day=1 int month=5; //默认的月month=5 int year=2014; //默认的年year=2014 int c_hour=1; //默认的闹钟时=1 int c_minute=1; //默认的闹钟分=1 int buffs[2]; //秒的数码显示缓存区 int buffm[2]; //分的数码显示缓存区 int buffh[2]; //时的数码显示缓存区 int buffday[2]; //天的数码显示缓存区 int buffmonth[2]; //月的数码显示缓存区 int buffyear[4]; //年的数码显示缓存区 int buffmd[4]; //月，天的数码显示缓存区 int buffhm[4]; //时，分的数码显示缓存区 int buffms[4]; //分，秒的数码显示缓存区 int buffch[2]; //闹钟时的数码显示缓存区 int buffcm[2]; //闹钟分的数码显示缓存区 unsigned char Que = 0; //INT中断中间变量 int LCD_num[10]={0X070d,0x0600,0x030e,0x070a,0x0603,0x050b,0x050f,0x0700,0x070f,0x070b};// 数字0~~9的显示码 unsigned char Scond; //…………………………延时函数1……………………// void Delay(int k){ i nt i,j; f or(i=0;i 1引言 以太网技术由于其开放性好、价格低廉和使用方便等特点，已经广泛应用于电信级别的网络中，以太网的数据传输速度也从早期的10M提高到100M，GE，10GE。40GE，100GE正式产品也将于2009年推出。 以太网技术是“即插即用”的，也就是将以太网终端接到IP网络上就可以随时使用其提供的业务。但是，只有“同步的”的IP网络才是一个真正的电信级网络，才能够为IP网络传送各种实时业务与数据业务的多重播放业务提供保障。目前，电信级网络对时间同步要求十分严格，对于一个全国范围的IP网络来说，骨干网络时延一般要求控制在50ms之内，现行的互联网网络时间协议NTP （NetworkTimeProtocol），简单网络时间协议SNTP（SimpleNetwork Time Protocol）等不能达到所要求的同步精度或收敛速度。基于以太网的时分复用通道仿真技术（TDM over Ethernet）作为一种过渡技术，具有一定的以太网时钟同步概念，可以部分解决现有终端设备用于以太网的无缝连接问题。IEEE 1588标准则特别适合于以太网，可以在一个地域分散的IP网络中实现微秒级高精度的时钟同步。本文重点介绍IEEE 1588技术及其测试实现。 2IEEE1588PTP介绍 IEEE1588PTP协议借鉴了NTP技术，具有容易配置、快速收敛以及对网络带宽和资源消耗少等特点。IEEE1588标准的全称是“网络测量和控制系统的精密时钟同步协议标准（IEEE1588Precision Clock Synchronization Protocol）”，简称PTP（Precision Timing Protocol），它的主要原理是通过一个同步信号周期性的对网络中所有节点的时钟进行校正同步，可以使基于以太网的分布式系统达到精确同步，IEEE 1588PTP时钟同步技术也可以应用于任何组播网络中。 IEEE1588将整个网络内的时钟分为两种，即普通时钟（OrdinaryClock，OC）和边界时钟（BoundaryClock，BC），只有一个PTP通信端口的时钟是普通时钟，有一个以上PTP通信端口的时钟是边界时钟，每个PTP端口提供独立的PTP通信。其中，边界时钟通常用在确定性较差的网络设备（如交换机和路由器）上。从通信关系上又可把时钟分为主时钟和从时钟，理论上任何时钟都能实现主时钟和从时钟的功能，但一个PTP通信子网内只能有一个主时钟。整个系统中的最优时钟为最高级时钟GMC（Grandmaster Clock），有着最好的稳定性、精确性、确定性等。根据各节点上时钟的精度和级别以及UTC（通用协调时间）的可追溯性等特性，由最佳主时钟算法（Best Master Clock）来自动选择各子网内的主时钟；在只有一个子网的系统中，主时钟就是最高级时钟GMC。每个系统只有一个GMC，且每个子网内只有一个主时钟，从时钟与主时钟保持同步。图1所示的是一个典型的主时钟、从时钟关系示意。 时钟电路工作原理：3.3v电源经过二极管和电感进入分频器后，分频器开始工作，和晶体一起产生振荡，在晶体的两脚均可以看到波形。晶体的两脚之间的阻值在450---700欧之间。在它的两脚各有1V左右的电压，由分频器提供。晶体两脚常生的频率总和是14.318M。 总频（OSC）在分频器出来后送到PCI槽的B16脚和ISA的B30脚。这两脚叫OSC测试脚。也有的还送到南桥，目的是使南桥的频率更加稳定。在总频OSC线上还电容。总频线的对地阻值在450---700欧之间，总频时钟波形幅度一定要大于2V电平。如果开机数码卡上的OSC灯不亮，先查晶体两脚的电压和波形；有电压有波形，在总频线路正常的情况下，为分频器坏；无电压无波形，在分频器电源正常情况下，为分频器坏；有电压无波形，为晶体坏。 没有总频，南、北桥、CPU、CACHE、I/O、内存上就没有频率。有了总频，也不一定有频率。总频一定正常，可以说明晶体和分频器基本上正常，主要是晶体的振荡电路已经完全正常， 反之就不正常。 当总频产生后，分频器开始分频，R2将分频器分过来的频率送到南桥，在南桥处理过后送到P CI槽B8和ISA的B20脚，这两脚叫系统测试脚，这个测试脚可以反映主板上所有的时钟是否正常。系统时钟的波形幅度一定要大于1.5V，这两脚的阻值在450---700欧之间，由南桥提供。 在主板上RESET和CLK者是南桥处理的，在总频正常下，如果RESET和CLK都没有，在南桥电源正常情况下，为南桥坏。主板不开机，RESET不正常，先查总频。在主板上，时钟线 比AD线要粗一些，并带有弯曲。 二、主板时钟芯片电路及时序关系讲解 1、概述 主板时钟芯片电路提供给CPU，主板芯片组和各级总线（CPU总线，AGP总线，PCI总线，ISA总线等）和主板各个接口部分基本工作频率，有了它，电脑才能在CPU控制下，按步就班，协调地完成各项功能工作： 2、石英晶体多谐振荡器 a、解释说明，主板时钟芯片即分频器的原始工作振荡频率，由石英晶体多谐振荡器的谐振频率来产生，提供给分频率一个基准的14.318MHZ的振荡频率，它是一个多谐振荡器的正反馈环电路，也就是说它把输入作为输出，把输出作为输入的反馈频率，象这样一个永无休止的循环自激过程。 b、基本电路部分： c、分频器（时钟芯片）电路部分：分频器基本工作条件；石英晶体多谐振荡器提供14.318MHZ基准频率.；VCC(3.3V)工作电压(依具体时钟芯片而定)；V SS接地线(~)；滤波电容(对分频器产生的各级频率进行标正微调；分频器产生的各级总线时钟；CPU外部总线时钟频率(CPU CLOCK):66MHZ.100MHZ.133MHZ内存控制管理器总线时钟频率(DIMM):66MHZ.100.133MHZ；AGP总线时钟频率:66MH Z；PCI总线时钟频率:33MHZ；ISA总线时钟频率:8MHZ。 d、基本时序关系： CPU 66、100、133 PCI（33MHZ） ISA（8MHZ） 三、图解 频率发生器芯片 （用数码管显示实时日历时钟的应用设计） 摘要 本课题通过MCS-51单片机来设计电子时钟，采用汇编语言进行编程，可以实现以下一些功能：小时，分，秒和年，月，日的显示。本次设计的电子时钟系统由时钟电路，LED显示电路三部分组成。51单片机通过软件编程，在LED数码管上实现小时，分，秒和年，月，日的显示；利用时钟芯片DS1302来实现计时。本文详细介绍了DS1302 芯片的基本工作原理及其软件设计过程，运用PROTEUS软件进行电路连接和仿真，同时还介绍了74LS164，通过它来实现I|O口的扩展。 关键词：时钟芯片，仿真软件，74LS164 目录 前言 0．1设计思路 (8) 0．2研究意义 (8) 一、时钟芯片 1．1 了解时钟芯片……………………………………………….8-9 1．2 掌握时钟芯片的工作原理………………………………….10-11二、74LS164 2．1 了解74LS164........................................................11-12 2．2 掌握的74LS164工作原理. (12) 三、数码管 3．1 熟悉常用的LED数码管...........................................12-13 3．2 了解动态显示与静态显示. (13) 四、程序设计 4．0 程序流程图 (14) 4．1 DS1392的驱动.......................................................15-16 4．2 PROTUES实现电路连接. (17) 4．3 数码管的显示:小时；分；秒 (18) 4．4 数码管显示：年；月；日 (19) 五、总结…………………………………………………………………..20-21 六、附页程序………………………………………………………………22-31前言 嵌入式系统开发实验报告 实验四：实时时钟实验 班级：应电112 姓名：张志可 学号： 110415151 指导教师：李静 实验日期： 2013年9月25日 实验四：实时时钟实验 一、实验目的 1. 了解实时时钟的硬件控制原理及设计方法。 2. 掌握 S3C2410X 处理器的 RTC 模块程序设计方法。 二、实验设备 硬件：Embest ARM 教学实验系统，ULINK USB-JTAG 仿真器套件，PC 机。 软件：MDK 集成开发环境，Windows 98/2000/NT/XP。 三、实验原理 1. 实时时钟（RTC） 实时时钟（RTC）器件是一种能提供日历/时钟、数据存储等功能的专用集成电路，常用作各种计算机系统的时钟信号源和参数设置存储电路。RTC 具有计时准确、耗电低和体积小等特点，特别是在各种嵌入式系统中用于记录事件发生的时间和相关信息，如通信工程、电力自动化、工业控制等自动化程度高的领域的无人值守环境。随着集成电路技术的不断发展，RTC 器件的新品也不断推出，这些新品不仅具有准确的 RTC，还有大容量的存储器、温度传感器和 A/D 数据采集通道等，已成为集 RTC、数据采集和存储于一体的综合功能器件，特别适用于以微控制器为核心的嵌入式系统。 RTC 器件与微控制器之间的接口大都采用连线简单的串行接口，诸如 I2C、SPI、MICROWIRE 和CAN 等串行总线接口。这些串口由2～3 根线连接，分为同步和异步。 2. S3C2410X 实时时钟（RTC）单元 S3C2410X 实时时钟（RTC）单元是处理器集成的片内外设。由开发板上的后备电池供电，可以在系统电源关闭的情况下运行。RTC 发送8 位BCD 码数据到CPU。传送的数据包括秒、分、小时、星期、日期、月份和年份。RTC 单元时钟源由外部32.768KHz 晶振提供，可以实现闹钟（报警）功能。 四、实验内容 学习和掌握 Embest ARM 教学实验平台中 RTC 模块的使用，编写应用程序，修改时钟日期及时间的设置，以及使用 EMBEST ARM 教学系统的串口，在超级终端显示当前系统时间。 1时钟供电组成 时钟电路主要由时钟发生器（时钟芯片）、、、和等组成。 ● 时钟芯片时钟芯片主要有S. Winbond、 PhaseLink. C-Medi a、IC. IMI等几个品牌，主板上见得最多的是ICS和Winbond两种，如图6-1、图6-2所示。 ● 晶振 时钟芯片通常使用的晶振，如图6-3所示。 晶振与组成一个谐振回路，从晶振的两脚之问产生的输入到时钟芯片，如图6-4所示。 判断品振是否工作，可以用测量晶振两脚分别对地是否有（以上），这是晶振工作的前提条件，再用示波器测量晶振任意一脚是否有与标称频率相同的振荡正弦波输出（这是最准确的方法）。在没有示波器的情况下，可以直接更换新的晶振和谐振电容，用替换法来排除故障。 2 时钟电路工作原理 时钟电路的1=作原理图，如图6-5所示。 时钟芯片有电压输入后（有的时钟芯片还有一组电压），再有一个好信号，表示主板各部位所有的供电止常，于是时钟芯片开始工作。 晶振两脚产生的基本频率输入到时钟芯片内部的，从振荡器出来的基本频率经过“频率扩展锁相网路”进行频率扩展后输入到各个， 最后得到不同频率的时钟输出。 初始默认输出频率由频率选择锁存器输入引脚FS（4:0）设置，之后可以通过IIC总线再进行设置。 多数时钟芯片都支持IIC总线控制，通过一根双向的数据线（SD ATA）和一根时钟线（ SCLK）对芯片的时钟输出频率进行设置。 图6-5中： 48MHz USB与48MHz DOT为固定48MHz时钟输出；3V66（3：1）共3组为的66MHz时钟输出： CPUCLKT （2:0）共3组为CPU时钟输出；CPUCLKC （2:0）共3组为CPU时钟输出，与CPUCLKT互为；CLK （6:0）共7组为 33MHz 的PCI时钟输出，输出到PCI插槽，有多少个PCI插槽就使用多少组。 主板的时钟分布如图6-6所示，内存总线时钟由北桥供给，部分主板电路设计有独立的内存时钟发生器，如图中虚线所示。 外频进入CPU后，乘以CPU的就是CPU实际的运行频率。例如外频是200MHz，CPU的倍频是14，那么CPU的实际运行频率是：200MHz ×14=。前端总线的频率是外频的整倍数。例如外频足133MHz，CPU 需要使用的前端总线频率是533MHz，那么就必须将133MHz外频4倍扩展，即133MHz×4=532MHz≈533MHz。 3 时钟电路故障检测 时钟电路故障通常足：全部无时钟，部分无时钟，时钟信号幅值（最高点电压）偏低。 其表现是开机无显示或不能开机。 诊断卡只能诊断PCI插槽或插槽有无时钟信号，并不代表主板其他部分的时钟就正常。最好使用示波器测量各个插槽的时钟输入脚或时钟芯片的各个时钟输出脚，看其频率和幅值是否符合，这是最准确的方法。 现在的CPU外频都已达到200MHz或更高，所以要测量CPU外频，要求示波器的带宽应在200MHz以上。 目录 1题目设计的要求 (1) 2 系统硬件设计 (1) 2.1设计原理 (1) 2.2器件的功能与作用 (1) 2.2.1 MCS51单片机AT89C51 (1) 2.2.2 串行时钟日历片DS1302 (2) 2.2.3 液晶显示LCD1602 (3) 3 系统软件设计 (4) 3.1程序流程 (4) 3.2程序代码 (5) 4 系统仿真调试 (12) 4.1仿真原理图设计 (12) 4.2仿真运行过程 (12) 4.3仿真运行结果 (13) 5 总结 (13) 6 参考文献 (13) 1题目设计的要求 通过串行日历时钟芯片DS1302生成当前日期和是时间，通过IO口传输到AT89c52芯片中，然后再将AT89c52接收到的数据输出到LCD上。要求LCD上显示的日期和时间与当前系统时间保持一致。 2 系统硬件设计 2.1 设计原理 图3.1 电路原理图 2.2 器件的功能与作用 2.2.1 MCS51单片机AT89C51 XX AT89C51是一种带4K字节FLASH存储器（FPEROM—Flash Programmable and Erasable Read Only Memory）的低电压、高性能CMOS 8位微处理器，俗称单片机。AT89C2051是一种带2K字节闪存可编程可擦除只读存储器的单片机。单片机的可擦除只读存储器可以反复擦除1000次。该器件 采用ATMEL高密度非易失存储器制造技术制造，与工业标准的MCS-51指令集和输出管脚相兼容。 由于将多功能8位CPU和闪烁存储器组合在单个芯片中，ATMEL的AT89C51是一种高效微控制器。 AT89C51单片机为很多嵌入式控制系统提供了一种灵活性高且价廉的方案。 2.2.2 串行时钟日历片DS1302 系统的组成与工作原理: 系统由单片机AT89C52，串行日历时钟片DS1302,液晶显示模组LCD1602。 DS1302的CLOCK与AT89C52的P1.6相连，RST与P1.5相连，IO与P1.7相连。 LCD1602的D0~D7与AT89C51的P0.0~P.7相连，并接上拉电阻，RS与P2.0相连，RW与P2.1相连，E与P2.2相连。 DS1302是DALLAS公司拖出的涓流充电时钟芯片，内含有一个实时时钟/日历和31个季节静态RAM，通过简单地串行接口与单片机进行通信，实时时钟/日历电路提供秒、分、时、日、日期、月、年的信息，每月的天数和闰年的天数可自动调整，时钟操作可通过AM/PM指示决定采用24小时或12小时格式，DS1302与单片机之间能简单地采用同步串行方式进行通信，仅需用到RES复位、I/O 数据线、SCLK串行时钟3个口线。对时钟、RAM的读/写，可以改用单字节方式或多达31个字节的字符组方式。DS1302工作时功耗很低，保持数据和时钟信息是功率小于1mW。DS1302广泛应用于电话传真、便携式仪器及电池供电的仪器仪表等产品领域中。 RT-1602 字符型液晶模块是以两行16个子的5*7点阵吐信来显示字符的液晶显示器。 DS1302有8个引脚： X1、X2：32.768kHz晶振介入引脚。 GND：地。 RST：复位引脚，低电平有效。 I/O：数据输入/输出引脚，具有三态功能。 SCLK：串行时钟输入引脚。 Vcc1：工作电源引脚。 Vcc2：备用电源引脚。 DS1302有一个控制寄存器，12个日历，时钟寄存器和31个RAM。 控制寄存器 控制寄存器用于存放DS1302的控制命令字，DS1302的RST引脚回到高电平后写入的第一个字就为控制命令。它用于对DS1302读写过程进行控制，它的格式如下： 课程设计(论文)任务书 信息工程学院信息工程专业（2）班 一、课程设计(论文)题目嵌入式课程设计 二、课程设计(论文)工作自 2014 年 6 月 9 日起至2014年 6月15日止。 三、课程设计(论文) 地点: 5-402 单片机实验室 四、课程设计(论文)内容要求： 1．本课程设计的目的 （1）使学生掌握单片机各功能模块的基本工作原理； （2）培养学生单片机应用系统的设计能力； （3）使学生能够较熟练地使用proteus工具完成单片机系统仿真。 （4）培养学生分析、解决问题的能力； （5）提高学生的科技论文写作能力。 2．课程设计的任务及要求 1）基本要求： （1）分析所设计系统中各功能模块的工作原理； （2）选用合适的器件（芯片）； （3）提出系统的设计方案（要有系统电路原理图）； （4）对所设计系统进行调试。 2）创新要求： 在基本要求达到后，可进行创新设计，如改善单片机应用系统的性能。 3）课程设计论文编写要求 （1）要按照书稿的规格打印撰写论文。 （2）论文包括目录（自动生成）、摘要、正文、小结、参考文献、附录等。 （3）论文装订按学校的统一要求完成。 4）答辩与评分标准： （1）完成原理分析：20分； （2）完成设计过程：30分； （3）完成调试：20分； （4）回答问题：20分； （5）格式规范性（10分）。 5）参考文献： （1）张齐.《单片机原理与嵌入式系统设计》电子工业出版社 （2）周润景.《PROTUES入门实用教程》机械工业出版社 （3）任向民.《微机接口技术实用教程》清华大学出版社 （4）https://www.360docs.net/doc/c7960341.html,/view/a5a9ceebf8c75fbfc77db2be.html 6）课程设计进度安排 内容天数地点 构思及收集资料1图书馆 系统设计与调试 4 实验室 撰写论文2图书馆、实验室 学生签名： 2014 年6 月9日 课程设计(论文)评审意见 （1）完成原理分析（20分）：优（）、良（）、中（）、一般（）、差（）； （2）设计分析（30分）：优（）、良（）、中（）、一般（）、差（）； （3）完成调试（20分）：优（）、良（）、中（）、一般（）、差（）； （4）回答问题（20分）：优（）、良（）、中（）、一般（）、差（）； （5）格式规范性（10分）：优（）、良（）、中（）、一般（）、差（）； 评阅人：职称： 2014 年6 月15 日 南水北调东线一期工程山东段调度运行 管理系统 同步时钟子系统 技术建议书 上海泰坦通信工程有限公司 2012 年3月 本次投标我方严格按照技术规范书的要求，提出以下适合技术规范书要求的详细的方案建议书： 本次工程拟定在干线公司和穿黄现地管理处（备调中心）各配置一套同步时 钟设备，作为区域基准钟LPR作为全网主备用基准钟LPR。每套配置为双GPS 接收系统+BITS设备。设备选型为美国Brilliant公司的GPS接收机ST2000、美国Symmetricom公司的TPIU和TimeProvider1100。干线公司和穿黄现地管理处(备调中心)的传输设备从时钟同步设备上引接同步时钟信号。其他节点的传输设备从线路侧提取同步时钟信号。 单个站点设备连接示意图如下： 一、本次投标方案的几大特点 1．为干线公司和穿黄现地管理处配置的GPS具有BesTime专利技术，可以有效地削弱SA的干扰，相比其它GPS产品，这种性能确保了同步网的安全与稳定， 避免在特殊环境下美国对GPS的干扰； 2．为干线公司和穿黄现地管理处配置的GPS具有SSM功能，这对避免全网“定时环”具有非常重要的意义； 3．本次投标的BITS设备特别方便运行维护，设备开通后，无论需要更换卡板， 还是需要插入卡板，都不需要专业工程师到场，新卡板自动从设备获取运行参数；4．本次投标的BITS设备特别方便运行维护，用户可将每一个端口的使用情况储 存在卡板中，不需要固定的维护终端； 二、本次投标售后服务的特别承诺 本次投标采用的主设备全部为进口设备。尽管Symmetricom公司是全球最有实力 的、也是唯一一家专业的同步厂商，但考虑到设备维修需要返回工厂，前后周期 较长，本次投标特别承诺，我公司已有备品备件，在遇到故障报告后，我公司免 费提供备品备件，并确保48小时内恢复设备正常运行。待故障板卡经工厂维修返 回后换回借给的备品备件。 三、设备详细配置 干线公司和穿黄现地管理处各配置如下设备： GPS1---ST2000，内置高性能晶体钟，独立设备，有SSM GPS2---TPIU --- 内置高性能晶体钟，独立设备，有SSM BITS---TimeProvider1100，双加强型铷钟，四路输入，32路冗余输出，有SSM ST2000 TPIU TimeProvider1100外观 TimeProvider1100 手机供电电路结构和工作原理 一、电池脚的结构和功能。 目前手机电池脚有四脚和三脚两种：（如下图） 正温类负正温负 极度型极极度极 脚脚脚 （图一）（图二） 1、电池正极（VBATT）负责供电。 2、TEMP：电池温度检测该脚检测电池温度；有些机还参与开机，当用电池能开机，夹正负极不能开机时，应把该脚与负极相接。 3、电池类型检测脚（BSI）该脚检测电池是氢电或锂电，有些手机只 认一种电池就是因为该电路，但目前手机电池多为锂电，因此，该脚省去便为三脚。 4、电池负极（GND）即手机公共地。 二、开关机键: 开机触发电压约为2.8-3V(如下图)。 内圆接电池正极外圆接地;电压为0V。 电压为2.8-3V。 触发方式 ①高电平触发：开机键一端接VBAT，另一端接电源触发 脚。 （常用于：展讯、英飞凌、科胜讯芯片平台） ①低电平触发：开机键一端接地，另一端接电源触发脚。 （除以上三种芯片平台以外，基本上都采用低电平触发。如：MTK、AD、TI、飞利浦、杰尔等。） 三星、诺基亚、moto、索爱等都采用低电平触发。 三、手机由电池直接供电的电路。 电池电压一般直接供到电源集成块、充电集成块、功放、背光灯、振铃、振动等电路。在电池线上会并接有滤波电容、电感等元件。该电路常引起发射关机和漏电故障。 四、手机电源供电结构和工作原理。 目前市场上手机电源供电电路结构模式有三种； 1、 使用电源集成块（电源管理器）供电；（目前大部分手机都使用该电路供电） 2、 使用电源集成块（电源管理器）供电电路结构和工作原理：（如下图） 电池电压 逻辑电压(VDD) 复位信号(RST) 射频电压(VREF) VTCXO 26M 13M ON/OFF AFC 开机维持 关机检测 （电源管理器供电开机方框图） 1）该电路特点： 低电平触发电源集成块工作； 把若干个稳压器集为一个整体，使电路更加简单； 把音频集成块和电源集成块为一体。 2）该电路掌握重点: 电 源 管 理 器 CPU 26M 中频 分频 字库 暂存 目录 1.题目设计要求 (1) 2.开发平台简介 (1) 3.系统硬件设计 (2) 3.1设计原理 (2) 3.2器件的功能与作用 (2) 3.2.1 MCS51单片机AT89C51 (2) 3.2.2复位电路 (3) 3.2.3晶振电路 (4) 3.2.4 DS1302时钟模块 (4) 3.2.5 引脚功能及结构 (4) 3.2.6 DS1302的控制字节 (5) 3.2.7 数据输入输出(I/O) (5) 3.2.8 DS1302的寄存器 (6) 3.2.9 液晶显示LCD1602 (6) 3.2.10 串行时钟日历片DS1302 (8) 4.系统软件设计 (10) 4.1程序流程 (10) 4.2程序代码 (10) 5.系统仿真调试 (20) 5.1仿真原理图设计 (20) 5.2仿真运行过程 (21) 5.3仿真运行结果 (21) 6.总结 (21) 7.参考文献 (22) 1.题目设计要求 通过串行日历时钟芯片DS1302生成当前日期和是时间，通过IO口传输到AT89c52芯片中，然后再将AT89c52接收到的数据输出到LCD上。要求LCD上显示的日期和时间与当前系统时间保持一致。 2.开发平台简介 2.1系统仿真平台Proteus Proteus软件是由英国Labcenter Electronics公司开发的EDA工具软件，已有近20年的历史，在全球得到了广泛应用。Proteus软件的功能强大，它集电路设计、制版及仿真等多种功能于一身，不仅能够对电工、电子技术学科涉及的电路进行设计，还能够对微处理器进行设计和仿真，并且功能齐全，界面多彩。和我们手头其他的电路设计仿真软件，他最大的不同即它的功能不是单一的。另外，它独特的单片机仿真功能是任何其他仿真软件都不具备的。 2.2软件开发平台Keil C Keil C51是美国Keil Software公司出品的51系列兼容单片机C语言软件开发系统，与汇编相比，C语言在功能上、结构性、可读性、可维护性上有明显的优势，因而易学易用。Keil提供了包括C编译器、宏汇编、连接器、库管理和一个功能强大的仿真调试器等在内的完整开发方案，通过一个集成开发环境（uVision）将这些部分组合在一起。Keil C51生成的目标代码效率之高，多数语句生成的汇编代码很紧凑，容易理解。在开发大型软件时更能体现高级语言的优势。 单片机原理课程设计报告 题目：实时时钟 院（系） 专业 年级 姓名学号 指导教师 设计时间2013.11.25-2013.12.6 电子信息工程专业10级学生单片机原理课程设计任务书课程设计题目二、实时时钟 指导教师职称高级工程师 设计任务和要求： 1．基本要求 （1）采用DS1302作为实时时钟芯片进行计时 （2）读出DS1302中的时间数据 （3）能显示时间数据，包括年月日，时分秒 （4）显示方式不限 2. 设计步骤 (1) 使用Proteus按设计要求绘制电路图。 (2) 按要求编写相应程序。 (3) 使用Proteus仿真程序，对程序进行调试。 (4) 撰写课程设计报告 3．撰写课程设计报告 课程设计报告内容包括题目、摘要、目录、正文、结论、致谢、参考文献等。 学生在完成上述全部工作之后，应将全部内容以先后顺序写成设计报告一份，阐述整个设计内容，要求重点突出、特色鲜明、语言简练、文字通畅，字迹工整。报告书以A4纸打印，装订成册（文字不少于3000 字）。 目录 1. 设计要求与方法论证 (3) 1.1 设计要求 (3) 1.2 系统基本方案选择和论证 (3) 1.2.1 单片机芯片的选择方案和论证 (3) 1.2.2 显示模块选择方案和论证 (4) 1.3 电路设计最终方案决定 (4) 2. 系统的硬件设计与实现 (4) 2.1 电路设计框图 (4) 2.2 系统硬件概述 (5) 2.3 系统硬件模块 (5) 2.3.1 AT89C51 (5) 2.3.2 DS1302 (6) 2.3.3点阵式LCD (7) 3．系统的软件设计 (7) 4. 硬件电路调试 (7) 5. 结论 (9) 6. 致谢 (9) 参考文献 (10) 附录 (11) 传输系统中的时钟同步技术同步模块是每个系统的心脏，它为系统中的其他每个模块馈送正确的时钟信号。因此需要对同步模块的设计和实现给予特别关注。本文对影响系统设计的时钟特性进行了考察，并对信号恶化的原因进行了评估。本文还分析了同步恶化的影响，并对标准化组织为确保传输质量和各种传输设备的互操作性而制定的标准要求进行了探讨。摘要：网络同步和时钟产生是高速传输系统设计的重要方面。为了通过降低发射和接收错误来提高网络效率，必须使系统的各个阶段都要使用的时钟的质量保持特定的等级。网络标准定义同步网络的体系结构及其在标准接口上的预期性能，以保证传输质量和传输设备的无缝集成。有大量的同步问题，系统设计人员在建立系统体系结构时必须十分清楚。本文论述了时钟恶化的各种来源，如抖动和漂移。本文还讨论了传输系统中时钟恶化的原因和影响，并分析了标准要求，提出了各种实现技巧。基本概念：抖动和漂移抖动的一般定义可以是“一个事件对其理想出现的短暂偏离”。在数字传输系统中，抖动被定义为数字信号的重要时刻在时间上偏离其理想位置的短暂变动。重要时刻可以是一个周期为 T1 的位流的最佳采样时刻。虽然希望各个位在 T 的整数倍位置出现，但实际上会有所不同。这种脉冲位置调制被认为是一种抖动。这也被称为数字信号的相位噪声。在下图中，实际信号边沿在理想信号边沿附近作周期性移动，演示了周期性抖动的概念。图 1.抖动示意抖动，不同于相位噪声，它以单位间隔 (UI) 为单位来表示。一个单位间隔相当于一个信号周期 (T)，等于 360 度。假设事件为 E，第 n 次出现表示为 tE[n] 。则瞬时抖动可以表示为：一组包括 N 个抖动测量的峰到峰抖动值使用最小和最大瞬时抖动测量计算如下：漂移是低频抖动。两者之间的典型划分点为 10 Hz。抖动和漂移所导致的影响会显现在传输系统的不同但特定的区域。抖动类型根据产生原因，抖动可分成两种主要类型：随机抖动和确定性抖动。随机抖动，正如其名，是不可预测的，由随机的噪声影响如热噪声等引起。随机抖动通常发生在数字信号的边沿转换期间，造成随机的区间交叉。毫无疑问，随机抖动具有高斯概率密度函数 (PDF)，由其均值 (μ) 和均方根值 (rms) (σ) 决定。由于高斯函数的尾在均值的两侧无限延伸，瞬时抖动和峰到峰抖动可以是无限值。因此随机抖动通常采用其均方根值来表示和测量。图 2.以高斯概率密度函数表示的随机抖动对抖动余量来讲，峰到峰抖动比均方根抖动更为有用，因此需要把随机抖动的均方根值转换成峰到峰值。为将均方根抖动转换成峰到峰抖动，定义了随机抖动高斯函数的任意极限 (arbitrary limit)。误码率 (BER) 是这种转换中的一个有用参数，其假设高斯函数中的瞬时抖动一旦落在其强制极限之外即出现误码。通过下面两个公式，就可以得到均方根抖动到峰到峰抖动的换算。 3[!--empirenews.page--] 由公式可得到下表，表中峰到峰抖动对应不同的 BER 值。确定性抖动是有界的，因此可以预测，且具有确定的幅度极限。考虑集成电路 (IC) 系统，有大量的工艺、器件和系统级因素将会影响确定性抖动。占空比失真 (DCD) 和脉冲宽度失真(PWD) 会造成数字信号的失真，使过零区间偏离理想位置，向上或向下移动。这些失真通常是由信号的上升沿和下降沿之间时序不同而造成。如果非平衡系统中存在地电位漂移、差分输入之间存在电压偏移、信号的上升和下降时间出现变化等，也可能造成这种失真。图 3，总抖动的双模表示数据相关抖动 (DDJ) 和符号间干扰 (ISI) 致使信号具有不同的过零区间电平，导致每种唯一的位型出现不同的信号转换。这也称为模式相关抖动 (PDJ)。信号路径的低频截止点和高频带宽将影响 DDJ。当信号路径的带宽可与信号的带宽进行比较时，位就会延伸到相邻位时间内，造成符号间干扰 (ISI)。低频截止点会使低频器件的信号出现失真，而系统的高频带宽限制将使高频器件性能下降。7 正弦抖动以正弦模式调制信号边沿。这可能是由于供给整个系统的电源或者甚至系统中的其他振荡造成。接地反弹和其他电源变动也可能造成正弦抖动。正弦抖动广泛用于抖动环境的测试和仿真。不相关抖动可能由电源噪声或串扰和其他电磁干扰造成。考虑抖动对数字信号的影响时，需要将整个确定性抖动和随机抖动考虑在内。确定性抖动和随机抖动的总计结果将产生另外一种概率分布 台式机时钟电路的工作原理浅析： DC3。5V电源给过二极管和L1（L1可以用0欧电阻代替）进入分频器后，分频器开始工作。，和晶体一起产生振荡，在晶体的两脚均可以看到波形。晶体的两脚之间的阻值在450-700之间。在它的两脚各有1V左右的电压，由分频器提供。晶体产生的频率总和是14。318M。总频OSC在分频器出来后送到PCI的B16脚和ISA的B30脚，这两脚叫OSC测试脚。也有的还送到南桥，目的是使南桥的频率更加稳定。在总频OSC的线上还有电容，总频线的对地阻值在450-700欧之间。总频的时钟波形幅度一定要大于2V。如果开机数码卡上的OSC灯不亮，先查晶体两的电压和波形。有电压有波形，在总频线路正常的情况下，为分频器坏；无电压无波形，在分频器电源正常的情况下，为分频器坏；有电压无波形为晶体坏。没有总频，南、北桥、CPU、CACHE、I/O、内存上就没有频率。有了总频，南、北桥、内存、CPU、CACHE、I/O上不一定有频率。总频一旦正常，分频器开始分频，R2将分频器分过来的频率送到南桥，在面桥处理过后送到PCI的B39脚（PCICLK）和ISA的B20脚（SYSCLK），这两脚叫系统时钟测试脚。这个测试脚可以反映主板上所有的时钟是否正常。系统时钟的波形幅度一定要大于1。5V，这两脚的阻值在450-700欧之间，由南桥提供。在主板上，RST和CLK都是由南桥处理的，在总频正常，如果RST和CLK都没有，在南桥电源正常的情况下，为南桥坏。 主板不开，RST不正常，是先查总频。在数码卡上有OSC灯和RST灯，没有CLK灯的故障：先查R3输出的分频有没有，没有，在线路正常的情况下，分频器坏。CLK的波形幅度不够：查R3输出的幅度够不够，不够，分频器坏。够，查南桥的电压够不够，够南桥坏；不够，查电源电路。R1将分频器分过来的频率送给CPU的第六脚（在CPU上RST脚旁边，见图纸），这个脚为CPU 时钟脚。CPU如果没有时钟，是绝对不会工作的，CPU的时钟有可能是由北桥提供。如果南桥上有CLK信号而CPU上没有，就可能是分频器或南桥坏。R4为I/O提供频率。 在主板上，时钟线比AD线要粗一些，并带有弯曲。频率发生偏移，是晶体电容所导致的，它的现象是，刚一开机就会死机，运行98出错。分频器本身坏了，会导致频率上不上去。和晶体无关。CPU 的两边为控制处（位置见图），控制南桥和分频器，当频率发生偏移，会自动调整。 说明：此文选自江湖郎中主板维修，看后大有受益，推荐文友浏览。绝无剽窃之意。 目录 1、引言·3 2、总体设计·4 3、详细设计·5 3.1硬件设计·5 3.2软件设计·10 4、实验结果分析·26 5、心得体会·27 6、参考文献·27 摘要 单片机自20世纪70年代问世以来，以其极高的性能价格比，受到人们的重视和关注，应用很广、发展很快。单片机体积小、重量轻、抗干扰能力强、环境要求不高、价格低廉、可靠性高、灵活性好、开发较为容易。由于具有上述优点，在我国，单片机已广泛地应用在工业自动化控制、自动检测、智能仪器仪表、家用电器、电力电子、机电一体化设备等各个方面，而51单片机是各单片机中最为典型和最有代表性的一种。这次毕业设计通过对它的学习、应用，以AT89S51芯片为核心，辅以必要的电路，设计了一个简易的电子时钟，它由4.5V直流电源供电，通过数码管能够准确显示时间，调整时间，从而到达学习、设计、开发软、硬件的能力。 关键词：单片机 AT89C51 1.引言 20世纪末，电子技术获得了飞速的发展，在其推动下，现代电子产品几乎渗透了社会的各个领域，有力地推动了社会生产力的发展和社会信息化程度的提高，同时也使现代电子产品性能进一步提高，产品更新换代的节奏也越来越快。时间对人们来说总是那么宝贵，工作的忙碌性和繁杂性容易使人忘记当前的时间。忘记了要做的事情，当事情不是很重要的时候，这种遗忘无伤大雅。但是，一旦重要事情，一时的耽误可能酿成大祸。 目前，单片机正朝着高性能和多品种方向发展趋势将是进一步向着CMOS化、低功耗、小体积、大容量、高性能、低价格和外围电路装化等几个方面发展。下面是单片机的主要发展趋势。单片机应用的重要意义还在于，它从根本上改变了传统的控制系统设计思想和设计方法。从前必须由模拟电路或数字电路实现的大部分功能，现在已能用单片机通过软件方法来实现了。这种软件代替硬件的控制技术也称为微控制技术，是传统控制技术的一次革命。 作为数字通信网的基础支撑技术，时钟同步技术的发展演进始终受到通信网技术发展的驱动。在网络方面，通信网从模拟发展到数字，从TDM网络为主发展到以分组网络为主；在业务方面，从以TDM话音业务为主发展到以分组业务为主的多业务模式，从固定话音业务为主发展到以固定和移动话音业务并重，从窄带业务发展到宽带业务等等。在与同步网相关性非常紧密的传输技术方面，从同轴传输发展到PDH，SDH，WDM和DWDM，以及最新的OTN和PTN技术。随着通信新业务和新技术的不断发展，其同步要求越来越高，包括钟源、锁相环等基本时钟技术经历了多次更新换代，同步技术也在不断地推陈出新，时间同步技术更是当前业界关注的焦点。 2、时钟技术发展历程 时钟同步涉及的最基本技术包括钟源技术和锁相环技术，随着应 用需求的不断提高，技术、工艺的不断改进，钟源技术和锁相环 技术也得到了快速的演进和发展。 (1) 钟源技术 时钟振荡器是所有数字通信设备的基本部件，按照应用时间的先后，钟源技术可分为普通晶体钟、具有恒温槽的高稳晶振、原子钟、芯片级原子钟。 一般晶体振荡器精度在nE-5~nE-7之间，由于具有价格便宜、尺寸小、功耗低等诸多优点，晶体振荡器在各个行业和领域中得到广泛应用。然而，普通晶体钟一般受环境温度影响非常大，因此，后来出现了具有恒温槽的晶体钟，甚至具有双恒温槽的高稳晶体钟，其性能得到很大改善。随着通信技术的不断发展，对时钟精度和稳定性提出了更高的要求，晶体钟源已经难以满足要求，原子钟技术开始得到应用，铷钟和铯钟是其中最有代表性的原子钟。一般来说，铷钟的精度能达到或优于nE-10的量级，而铯钟则能达到或优于1E-12的量级。 然而，由于尺寸大、功耗高、寿命短，限制了原子钟在一些领域的应用，芯片级原子钟有望解决这个难题。目前民用的芯片级原子钟基本上处于试验阶段，其尺寸只有立方厘米量级，耗电只有百毫瓦量级，不消耗原子，延长了使用寿命，时钟精度在nE-10量级以上，具有很好的稳定性。芯片级原子钟将在通信、交通、电力、金融、国防、航空航天以及精密测量等领域有着广泛的应用前景。 (2) 锁相环技术 锁相环技术是一种使输出信号在频率和相位上与输入信号同步的电路技术，即当系统利用锁相环技术进入锁定状态或同步状态后，系统的震荡器输出信号与输入信号之间相差为零，或者保持为常数。锁相环路技术是时钟同步的核心技术，它经历了模拟锁相环IEEE1588精密时钟同步协议测试技术
主板时钟电路工作原理
用数码管显示实时日历时钟的应用设计
实时时钟实验报告
时钟电路基本原理
电子日历时钟设计
基于51单片机的实时时钟设计报告
同步时钟技术建议书讲解学习
手机供电电路与工作原理
单片机课程设计 电子日历时钟显示器设计
课程设计 实时时钟
传输系统中的时钟同步技术
台式机时钟电路的工作原理浅析
单片机电子时钟课程设计报告
时钟同步技术概述