四阶Sigma-delta 调制器设计

现代信号处理课程设计报告

论文题目mash2-1-1 Sigam-delta调制器设计

作者姓名XXXXX

学号xXXXXXXX

学科专业电子科学与技术

学院XXXXXXXX

摘要

根据采样频率的不同，模数转换器被分为Nyquist ADC 和Sigma-delta ADC 两类。Sigma-delta ADC由调制器和数字抽取滤波器两部分组成，调制器利用过采样技术和噪声整形技术降低信号带宽内量化噪声功率，数字抽取滤波器对调制器输出信号进行滤波和降采样，将高速低精度的调制信号转换为低速高精度的数字信号。

本文设计了一个有前馈结构的四阶Sigma-delta调制器。调制器采用了128倍过采样2-1-1mash结构，其中积分器采用全差分结构的开关电容，运算放大器采用全差分结构和增益提高技术。借助Cadence 软件实现了调制器与数字滤波器的系统建模与仿真。在采样频率为 4.096MHz,过采样率为128，信号带宽为16KHz条件下，有效位数达到了25.01位。

关键词：过采样，噪声整形，开关电容

Abstract

According to the different sampling frequency, the ADC is divided into Nyquist ADC and sigma-delta ADC. Sigma-delta ADC is composed of a modulator and a digital extraction filter. The modulator uses the oversampling technology and noise shaping technology to reduce the quantized noise power in the signal bandwidth.

In this paper, a fourth-order Sigma-delta modulator with feedforward structure is designed.The modulator adopts a 128-fold oversampling structure of 2-1-1mash, in which the integrator adopts a fully differential structure of switching capacitor, and the operational amplifier adopts a fully differential structure and gain improvement technology.The system modeling and simulation of modulator and digital filter are realized by Cadence software.With a sampling frequency of 4.096MHz, a oversampling rate of 128 and a signal bandwidth of 16KHz, the effective bits reached 25.3 bits.

Keywords: oversampling, noise shaping, switching capacitor

摘要 ........................................................................................................................ I Abstract................................................................................................................. II 目录 ..................................................................................................................... I II

1 引言 (1)

2 Sigma-delta调制器的基本原理 (2)

2.1 量化 (2)

2.2 过采样 (4)

2.3 噪声整形技术 (5)

3 Mash2-1-1结构的调制器设计 (7)

3.1 mash2-1-1结构 (7)

3.2 相关公式推导 (7)

3.3 相关参数 (8)

4 Mash2-1-1调制器—Z域的理想模型 (9)

4.1 mash调制器系统参数的确定 (9)

4.2 Z域模型的仿真设置 (9)

4.3 Z域模型的仿真结果 (9)

5 Mash2-1-1调制器—开关电容理想模型 (11)

5.1 开关电容设计 (11)

5.2 相关参数说明 (12)

5.3 开关电容模型的仿真设置 (12)

5.4 开关电容模型的仿真结果 (13)

6 总结 (14)

参考文献 (14)

附录 (15)

1 引言

随着科学技术的发展，数字信号处理的应用越来越广泛，与模拟系统相比，数字系统具有高可靠性、低成本等优点，然而生活中大部分的物理量都是模拟量——随时间连续变化的量。模拟信号需要被转换为相应的数字信号才能在数字系统中进行处理，因此模数转换器（analog to digital converter）——ADC就应运而生了。ADC的作用就是将模拟信号转换为数字信号——时间上离散、幅值上量化的信号。

随着数字信号处理技术的发展，高分辨率、高精度的ADC越来越受到欢迎。其中，Sigma-delta ADC作为高精度的ADC，具有很好的研究价值。

Sigma-delta（由Delta调制器和积分器组成）是一种高精度转换器的实现方法，采用过采样和噪声整形技术，很大程度上降低了模拟电路设计的复杂度，降低了模拟电路对元器件的非理想特性的敏感度。Sigma-delta采用过采样技术，可以在一定程度上压缩信号带宽内的量化噪声能量，从而在信号带宽内达到很高的信噪比。Sigma-delta ADC除了可以得到很高的分辨率外，还具有高线性、便于和数字系统集成等优点。

2 Sigma-delta 调制器的基本原理

采用过采样技术和噪声整形技术，对输入信号进行抽样量化，并对量化产生的噪声进行整形，将其移到信号带宽以外。Sigma-delta 调制器由量化器（如同一个ADC ）、DAC 以及一个环形滤波器（在此为积分器）组成。其中，量化器本身为一个非线性系统，在数学上不便分析，可线性化为一个可叠加的量E ，将其作为白噪声，即可进行数学理论分析。

2.1 量化

ADC 输入的模拟量是连续的，而输出的数字量是离散的，用离散的数字量表示连续的模拟量，需要经过量化和编码，由于数字量只能取有限位，故量化过程会引入误差，量化误差也称量化噪声。[1]量化过程本身限制了理想 ADC 的性能，它将输入信号的连续幅度量化为有限码字表示的离散幅度。

图 2.1转移特性曲线和相应的量化误差曲线

输入信号的范围为[/2,/2]FS FS X X -，输出被量化为N 2个阶梯，相邻阶梯的间隔被称为量化阶梯，用符号Δ表示。对于 N 位量化，N Y 2-1FS ?=/（）。量化过程可表示为：

()q y g x e x =+

(2.1)

式中：q g 为量化器增益，()e x 为量化误差。并且为关于x 的非线性函数。因为x 的输入范围为[/2,/2]FS FS X X -，所以量化噪声的范围为/2±?。当输入范围超载时，量化噪声随着输入的增大而增大，这种情况就是量化器的过载。由于每一次的量化误差互不相关，所以可将量化看作一个随机过程，量化误差与输入无关，在[-/2,/2]?+?间平均分布，图为量化误差的概率密度函数。

图 2.2量化误差的概率密度函数

因此量化噪声能量为：

/22

2/21()()12

n P e e PDF e de e de σ+∞

+?-∞-??====???

(2.2)

因为量化的信号采样率为s f ，量化误差的能量分布在[/2,/2]s s f f -，并且具有统一的功率谱密度。如图所示：

图 2.3 量化误差功率谱函数

同样，可以推导出量化噪声能量，如(2.2)式所示，与式(2.3)的结果相同。

2/2

/2()12

s s n e f e f P S f df S d f +∞

+-∞

-?===?

(2.3)

量化噪声的功率谱密度如式(2.4)所示

()12s s

n e S f f P f ?==

(2.4)

因为奈奎斯特率ADC 的信号带宽为[-fs/2，+fs/2]，因此所有的量化误差能量都在信号带宽内，并且会最终影响ADC 的输出。对于满幅输入的正弦信号，将信号的能量与带内量化噪声能量的比值定义为理想ADC 的动态范围（DynamicRange,DR ）。信号的能量可表示为：

()

(

)

2322/2/222

N FS N s Y P -??

(2.5)

调制器的信噪比如下式：

10()10log 6.02 1.76n P

SNR dB N P ??

=?+ ???

(2.6)

综上所述，奈奎斯特率ADC 的动态范围主要受到量化误差的限制，由式可知，每增加一位有效位数，信噪比约提高6dB 。

2.2 过采样

根据量化误差的白噪声假设，对量化噪声进行采样后，其总功率均匀地分布在采样频率内。[2]对于Nyquist ADC ，量化噪声功率分布在奈奎斯特带宽即两倍的信号带宽之内。当采样频率大于奈奎斯特频率之时，并记过采样率(oversamplingratio,OSR)为采样频率和奈奎斯特频率的比值如公式(2.7)所示。

2fs

OSR fb

(2.7)

式中s f 是采样频率，b f 是信号带宽。

随着采样频率的增加，量化噪声功率分布到更大频率范围，如图2.4所示，

E1S f （)为奈奎斯特采样下量化噪声功率谱密度，E2S f （)为过采样下量化噪声功率

谱密度，两者关系如公式(2.8)所示。

图2.4过采样对量化噪声功率谱的影响

211

()()E E S f S f OSR

(2.8)

因此过采样下信号带宽之内的量化噪声功率被削减，削减程度与过采样率有关，过采样下信号带宽内量化噪声总功率如公式(2.9)所示。

2112n P OSR

?=?

(2.9)

过采样下，调制器的信噪比如(2.10)所示。

1010SNR()10log 6.02 1.7610log n P

dB N OSR P ??

=?++ ???

(2.10)

采样频率提高为4倍频率，动态范围增加6dB ，有效位数增加一位，但是考虑到CMOS 工艺本征速度的限制，不能通过无限制地增加采样频率来提高信噪比，尤其当输入信号带宽较大时，CMOS 工艺本征速度对过采样率限制更大，由此也可以看到ADC 精度与速度之间的折衷。

2.3 噪声整形技术

噪声整形是另一个不得不提到的ΣΔ调制中应用的噪声处理技术。它是一种更大程度上提高ADC 信号转换准确度的方法，将减少信号带宽内误差功率的问题转化为对量化噪声的处理。[3]一位量化的ΣΔ调制器本质上其功能是要产生一串低频处与输入信号高度一致、量化误差被推到高频的1比特信号。这也就是

系统所隐含的对原始输入信号的滤波功能，以处理低频信号为例，如

图2.5所示，当推导这个系统的输出函数时，我们将它分成STF （信号传递函数）以及NTF （噪声传递函数），而NTF 代表的就是相当于滤波功能的噪声整形函数。给出一阶系统Z 域上的输出推导过程如下：

图2.5低通系统功能框图

由上面框图可以得到如下公式：

[()()]H()()()X z Y z z E z Y z -+=

(2.11)

化简得到：

()()

()1

()11H z Y z X z E z H z H z =

(2.12)

(b)一阶∑Δ调制器Z 域线性模

(b)一阶∑Δ调制器结构图

所以

(z)(z)

(z)(z)1(z)(z)1

(z)(z)1(z)Y H STF X H Y NTF E H =

+==

(2.13)

从式(2.13)可以看出，当信号传递函数H(z)趋于无穷大的时候，噪声传递函数NTF 趋于0而信号传输函数STF 趋于1，也就是说量化噪声在经过调制器时会极大地减弱，而有用信号在经过调制器时基本不受影响。虽然调制器环路在高频端环路增益比较小，高频的噪声并没有被抑制，但是高频噪声可以通过滤波器轻易滤除，因此不会对信号信息传输产生影响。在选择 H(z)函数的时候，需要注意的是 H(z)函数中的最大增益不能引起中间信号 u(n)产生饱和，否则将引起调制器环路不稳定。 Sigma-Delta 调制器噪声传输函数 NTF 能对量化噪声进行整形，其零点必须在直流点附近，这样才能将信号带内噪声被搬移到信号带外去。以

图 2.5 的一阶调制器为例，为了实现噪函数整形，噪声传输函数在直流点z=1处有一个零点，而噪声传输函数的零点正好是H(z)的极点，因此可以取H(z)为：

()1z H z z --=-

(2.14)

函数的极点为z=1，而一个离散时间积分器的传递函数也为 H(z)，因此可以采用离散时间积分器来实现H(z)的函数功能。()H z 是一个低通函数，低频时，

()H z 很大，(z)STF 近似于1，(z)NTF 近似为0，低频噪声极大受到了抑制，被

整形到高频去。

图2.6噪声整形后的噪声分布

3 Mash2-1-1结构的调制器设计

3.1 mash2-1-1结构

Mash 结构——将多级Sigma-delta 进行级联，下一级的输入为上一级的量化噪声，然后对输出的数字信号进行处理，进而消除前一级的量化噪声，这样只剩下最后一级的量化噪声，进行调制后输出。噪声经过四阶整形后会大大降低，从而使其密度降低，实现高精度数字输出。mash2-1-1结构图如图3.1所示：

图3.1带前馈的2-1-1级联调制器

3.2 相关公式推导

对图3.1进行分析可以得到如下重要的几个公式：

11STF = (3.1)

1112211(1)11(a c 2)(a a c a c 1)z NTF z z ----=+-+-+ (3.2)

1112

1112211(1)(z)(z)1(a c 2)(a a c a c 1)z Y X E z z ----=++-+-+

(3.3) 231STF STF ==

(3.4)

33121(a c 1)z NTF z ---=+- (3.5)

44131(a c 1)z NTF z ---=+-

(3.6)

22121(z)u a a z E -=-

(3.7)

112

22212112

11333311(z)(z)(z)(z)1(a c 1)1(a c 1)z z Y X E a a e z E E z z -------=+=-++-+- (3.8) 1332(z)u a z E -=-

(3.9) 113323(z)(1)(z)Y a z E z E --=-+-

(3.10)

1122433((z)(z))(z)(z)Y Y H Y H H Y H =++

(3.11)

3.3 相关参数

图3.1中的未知数的参数值如下表所示:

表 3.1 相关参数的值

4 Mash2-1-1调制器—Z域的理想模型

4.1mash调制器系统参数的确定

系统参数的确定和设计指标要求这二者是不能孤立存在的，首先明确系统的设计要求如表4.1所示：

4.2Z域模型的仿真设置

在Virtuoso Schematic设计平台搭建调制器整体电路，采用的测试信号是正弦波信号，在Spectre仿真平台进行瞬态仿真仿真时间设置为11毫秒，输入信号的带宽为16Khz，由过采样率为128，可得到采样频率fs为4.096Mhz。

4.3Z域模型的仿真结果

将调制器电路仿真的输出数据导入MATLAB仿真软件进行FFT运算，分别作出2阶，2-1阶，2-1-1阶的功率谱密度如图4.1所示。对仿真结果进行观察，可以看到，噪声基本被趋向高频段。这样，通过一个低通滤波器即可以有效地将噪声基本滤除。在MATLAB中并计算出了各级的实际有效位数ENOB，可以看到2-1-1调制器的实际ENOB是24.2062，达到设计指标。

图4.1 PSD of a 2-1-1order Sigma-Delta Modultor

5 Mash2-1-1调制器—开关电容理想模型

5.1开关电容设计

第一个积分器对整个级联调制系统的精度和谐波失真至关重要。但是对于本设计所采用的2-1-1级联结构来说，第一级的两个积分器的性能同样的重要，这是因为第一级两个积分器产生的噪声和谐波失真会泄露到第二级，从而对整个调制器造成影响。

连续时间积分器用电阻采样，电容积分，由于电阻所占面积大、造成的电路功耗大且匹配精度低。SC积分器用电容和开关在芯片上实现对电阻的模拟并将其取代，这大大节省硅晶片面积、提高设计的精度，设计者不用调单个的电容值，而是通过调节电容的比值来控制SC组成的电路的频响。因此本设计选择全差分开关电容结构，结构如下图所示：

图 5.1 mash2-1-1调制器中的第一级

图 5.2 mash2-1-1调制器中的第二级

图 5.3 mash2-1-1调制器中的第三级

图 5.4噪声抵消逻辑

5.2相关参数说明

表 5.1 相关参数设置值

5.3开关电容模型的仿真设置

下面要将其结合构成混合原理图后进行整体验证。设计整体电路的数模混合

验证是利用Cadence spectre-Verilog 完成的，模拟部分封装完成后每一级的量化器输出与相应的数字模块相连接利用Schematic Window 构成顶层原理图，采用Hierarchy-Editor 顶层编辑器进行编辑，数字部分用Verilog-Editor 来实现。

按照设计指标的要求，输入信号带宽为16KHz，采样频率应为4.096MHz。为了能够对实际电路进行更好的模拟，选择采样点数为8192，输入信号的频率为4KHz。

5.4开关电容模型的仿真结果

将调制器电路仿真的输出数据导入MATLAB仿真软件进行FFT运算，整体电路PSD仿真结果为图 5.5，有效位数ENOB为25.0149，已达到设计之初的指标要求。

图 5.5 PSD of a 2-1-1order Sigma-Delta Modultor

参考文献

6 总结参考文献

附录

matlab程序

clear all;

c1c;

addpath(./SDtoolbox'); %load('ctsd_3)

1oad('HLQY_out_0001); %load('ideal');

sanple1=round(sample1.*10);% sample0=round(sample0.*10)￡?sanplel=sample1./max(sample1);% sample0=sample0./max(sanple0)￡?% yout=(samplel+sample0-1);

yout=samplel;%plot(times,yout);

t0=clock;

%Variabili qlobali

N=8192;%Samples nunber

Fin=4000;%Input signal frequency(Fin=nper*Fs/N)

Fs=4096000;

OSR=128;

Ts=1/Fs;

bw=Fs/0SR/2;%Base-band

if(mod(length(yout),2))

Dout=(yout(2:1ength(yout))*1/1);

else

Dout=(yout(1:1ength(yout))*1/1);

end

Dout=Dout(1:N);

w=hann_pv(N);

fB=(N)*(bw/Fs);% Base-band frequency bins

[snr,ptot]=calcSNR(Dout',Fin/Fs,4,fB,w,(N));

ENOB=(snr-1.76)/6.02 % Equivalent resolution in bits

figure();

semilogx(1inspace(O,Fs/2,(N)/2),ptot(1:(N)/2),'b');

grid on;

title('PSD of a 2-1-lorder Sigma-Delta Modulator')

x1abe1('Frequency [Hz]')

y1abe1('PSD[dB]')

axis([O Fs/2-2000]);