数字电子技术基础课后答案全解
第 3 章逻辑代数及逻辑门
【3-1】填空
1、与模拟信号相比，数字信号的特点是它的离散性。一个数字信号只有两种取值分别表示
为0和1。
2、布尔代数中有三种最基本运算：与、或和非，在此基础上又派生出五种
基本运算，分别为与非、或非、异或、同或和与或非。
3、与运算的法则可概述为：有“ 0”出0，全“ 1”出1；类似地或运算的法则为有” 1”出”1”全，”0””出0” 。
4、摩根定理表示为： A B=A B；A B=A B。
5、函数表达式Y= AB C D ，则其对偶式为Y =( A B)C D 。
6、根据反演规则，若Y= AB C D C ，则Y( AB C D) C。
7、指出下列各式中哪些是四变量 A B C D 的最小项和最大项。在最小项后的（）里填
入 m i，在最大项后的（）里填入M i，其它填×（i 为最小项或最大项的序号）。
(1) A+B+D (× );(2)ABCD(m7 );(3)ABC ( × )
(4)AB(C+D ) (× );(5) A B C D(M 9 ) ; (6) A+B+CD(× );
8、函数式F=AB+BC+CD写成最小项之和的形式结果应为m(3,6,7,11,12,13,14,15),写
成最大项之积的形式结果应为M ( 0,1,2,4,5,8,9,10 )
9、对逻辑运算判断下述说法是否正确，正确者在其后（）内打对号，反之打×。
（1）若 X+Y=X+Z，则 Y=Z ； ( × )
（2）若 XY=XZ ，则 Y=Z ；( × )
（ 3）若 X Y=X Z，则 Y=Z ；(√ )
【 3-2】用代数法化简下列各式
(1) F1 = ABC AB 1(2) F2 = ABCD ABD ACD AD
(3)F3AC ABC ACD CD(4) F4A BC(AB C)(A B C )
A CD A BC
【 3-3】用卡诺图化简下列各式
(1)F1BC AB ABC(2)F2 AB BC BC
AB C A B
(3)F3AC AC BC BC(4) F4ABC ABD ACD CD ABC ACD
AB AC BC A D
或AB AC BC
(5)F5ABC AC ABD(6) F6AB CD ABC AD ABC
AB AC BD A BC CD
(7)F7AC AB BCD BD ABD ABCD(8)F8AC AC BD BD
A BD BD ABCD ABCD
ABCD ABCD
(9) F9A(C D) BCD ACD ABCD CD CD
(10)F 10= F10AC AB BCD BEC DEC AB AC BD EC
【 3-4】用卡诺图化简下列各式
(1)P1( A,B,C)=m(0,1,2,5,6,7) AB AC BC
(2)P2(A,B,C,D)=m(0,1,2,3,4,6,7,8,9,10,11,14)AC AD B CD
(3) P3(A,B,C,D)=m(0,1,,4,6,8,9,10,12,13,14,15)AB BC AD BD
(4)P4 (A,B,C,D)= M1M 7A BC BC D
【 3-5】用卡诺图化简下列带有约束条件的逻辑函数
（1）
P1A,B,C, D m(3,6,8,9,11,12)
d (0,1,2,13,14,15) AC BD BCD(或ACD)
(2)P2(A,B,C,D)=m(0,2,3,4,5,6,11,12)d(8,9,10,13,14,15)BC BC D
(3)
3
=
A C D ABCD ABCD AD ACD BCD (或 ABD )
AB+AC=0 P
(4)P4 = ABCD ABCD A B
（A B C D 为互相排斥的一组变量，即在任何情况下它们之中不可能两个同时为1）
【 3-6】已知 :Y1= AB AC BD Y2 = ABCD ACD BCD BC 用卡诺图分别求出Y1 Y2，Y1Y2，Y1Y2。
解：先画出 Y 1和 Y 2的卡诺图，根据与、或和异或运算规则直接画出Y1Y2，Y1Y2，Y1 Y2的卡诺图，再化简得到它们的逻辑表达式：
Y1 Y2= ABD ABC CD
Y1Y2=AB C BD
Y Y ABCD ABC BCD ACD
第 4 章集成门电路
【4-1 】填空
1．在数字电路中，稳态时三极管一般工作在开关（放大，开关）状态。在图 4.1 中，若U I<0 ，则晶体管截止（截止，饱和），此时 U O= 3.7V （ 5V ，3.7V ，2.3V ）；欲使晶体管处于
饱和状态， U I需满足的条件为
U I 0.7V CC
； c.
U I0.7V CC
）。在b （ a.U I>0； b.
R c R b R c
R b
电路中其他参数不变的条件下，仅R b减小时，晶体管的饱和程度加深（减轻，加深，不变）；仅 R c减小时，饱和程度减轻（减轻，加深，不变）。图中 C 的作用是加速（去耦，加速，隔直）。
+ 5V+ 3V
C R c G G2
A1
T u
o B
G3
R b
u i
图 4.1图 4.2
2．由 TTL门组成的电路如图 4.2所示，已知它们的输入短路电流为I S＝ 1.6mA ，高电平输入漏电流I R＝ 40μA。试问：当 A=B=1时， G1的灌（拉，灌）电流为 3.2mA； A=0
时， G1的拉（拉，灌）电流为 160 A 。
3．图 4.3 中示出了某门电路的特性曲线，试据此确定它的下列参数：输出高电平
U OH=3V ；输出低电平U OL=0.3V；输入短路电流 I S= 1.4mA；高电平输入漏电流
I R= 0.02mA；阈值电平 U T= 1.5V；开门电平 U ON= 1.5V；关门电平 U OFF= 1.5V；低电平噪声容限U NL = 1.2V ；高电平噪声容限 U NH = 1.5V；最大灌电流 I OLMax =15mA；扇出系数 N o=10 。
U O
U OH I I
3V U OL
3V
0.02 mA
O
U I
0.3V0.3V
O1.5V O5mA
I OH -1.4mA I OL
U I O15mA
图 4.3
4． TTL 门电路输入端悬空时，应视为高电平（高电平，低电平，不定）；此时如用万
用表测量输入端的电压，读数约为 1.4V （ 3.5V ， 0V ， 1.4V ）。
5．集电极开路门（ OC 门）在使用时须在输出与电源（输出与地，输出与输入，输出
与电源）之间接一电阻。
6． CMOS门电路的特点：静态功耗极低（很大，极低）；而动态功耗随着工作频率的
提高而增加（增加，减小，不变）；输入电阻很大（很大，很小）；噪声容限高（高，低，等）
于TTL门
【4-2】电路如图 4.4(a)～ (f) 所示，试写出其逻辑函数的表达式。
CMOS
A TTL
A
CMOS
A
F2F3 F1B B 10k
10051
(a)(b)(c)
A TTL
A
CMOS TTL F4F5A
B B
F6 100k10k B
100k
(d)(e)(f)
图 4.4
解： (a)F1 A (b)F2 1 (c)F3A B
(d)F4 A B (e)F5 1 (f)F6B
【4-3】图 4.5 中各电路中凡是能实现非功能的要打对号，否则打×。图(a)为 TTL
门电路，图 (b)为 CMOS 门电路。
解：
A A
1A A
5V A
100
√√√×1M×
(a)
1
A
A A B
V DD
1M×××
(b)
图 4.5
A TG
×
【4-4】要实现图 4.6 中各 TTL 门电路输出端所示的逻辑关系各门电路的接法是否正确？如不正确，请予更正。
解：
A
F AB CD
A B
F A B C
B
C
C
×D×
(a)(b)
V C C
R
A
F AB CD
A B
B
C
F
A B C C
D
B
FAX BX
F AB X
100 kΩ（改为10Ω）
A1
B√
A×
(c)(d)
图 4.6
【4-5】TTL 三态门电路如图 4.7(a)所示，在图 (b)所示输入波形的情况下，画出 F 端的波形。A
B A
C
F
B
C
(a)(b)
图4.7
解：
当C 1时， F AB；当C0时，F AB A B。
于是，逻辑表达式 F ABC (A B)C
F的波形见解图所示。
A
B
C
F
【4-6】图 4.8 所示电路中 G1为 TTL三态门， G2为 TTL 与非门，万用表的内阻20kΩ /V ，量程 5V 。当 C=1 或 C=0 以及 S 通或断等不同情况下，U O1和 U O2的电位各是多少？请填入表中，如果 G2的悬空的输入端改接至0.3V ，上述结果将有何变化？
C
0U O1S
U
O2
G1G
V2
图 4.8
解：
C S 通S 断
1U O1 =1.4V U O1 =0V
1U O2 =0.3V U O2 =0.3V
0U O1 =3.6V U O1 =3.6V
0U O2 =0.3V U O2 =0.3V
若 G2的悬空的输入端接至 0.3V ，结果如下表
C S 通S 断
1U O1 =0.3V U O1 =0V
1U O2 =3.6V U O2 =3.6V
0U O1 =3.6V U O1 =3.6V
0U O2 =3.6V U O2 =3.6V
【4-7】已知 TTL 逻辑门 U oH=3V ，U oL=0.3V ，阈值电平 U T=1.4V ，试求图 4.9 电路中各电压表
的读数。
解：
电压表读数 V1=1.4V ， V2=1.4V ， V3=0.3V ， V4=3V ， V5=0.3V 。
3.6 V
0.3 V
3.6 V
1.4V V1V2 1.4V V30.3V3V V4
3.6V
3.6V
0.3V V5
图4.9
【4-8】如图 4.10(a)所示 CMOS 电路，已知各输入波形 A、B、 C 如图 (b)所示， R=10k ，请画出 F 端的波形。
A
F B
C R
(a)A
B
C
(b)
图4.10
解：
当 C=0 时，输出端逻辑表达式为F= A B；当C=1时，F = A ，即，F = A B C+ A C。答案见下图。
A
B
C
F
【4-9】由 CMOS 传输门和反相器构成的电路如图 4.11(a)所示，试画出在图 (b) 波形作用下的输出 U O的波形（ U I1 =10V U I2=5V ）
C
10V
U I1U o
TG
O
U O U
I2
TG
C
O
(a)(b)
图 4.11
解：
输出波形见解图。
C
10V
u o
10V
5V
t t
t t
第5 章组合数字电路
【5-1】分析图 5.1 所示电路的逻辑功能，写出输出的逻辑表达式，列出真值表，说明其逻辑
功能。
A
B
Y
C
图5.1
解：
Y ABC ABC ABC ABC
m( 0 , 3 , 5 , 6 A) B C
【5-2】逻辑电路如图 5.2 所示：
1．写出 S、C、P、L 的函数表达式；
2．当取 S 和 C 作为电路的输出时，此电路的逻辑功能是什么？
X
S
Y
Z
C
P
L
图5.2
【5-2】解：
1.S X Y Z
C X(Y Z) YZ XY XZ YZ
P Y Z
L=YZ
2.当取 S 和 C 作为电路的输出时，此电路为全加器。
【5-3】图 5.3 是由 3 线 /8 线译码器 74LS138 和与非门构成的电路，试写出 P1和 P2的表达式，列出真值表，说明其逻辑功能。
BIN/OCT
C00
P1 1
B1
2
A2
3
P2
74LS138 4
5
1
6
7
图 5.3
解：
P m(0,7) ABC ABC
1
P 2
m(1,2,3,4,5,6) AB BC AC 或
P 2 AB BC AC
【 5-4】图 5.4 是由八选一数据选择器构成的电路，试写出当 G 1G 0 为各种不同的取值时的
输出 Y 的表达式。
Y
Y
G 1 2 0
MUX G 0 1 G
7 74LS151 0
A
EN 0 1 2 3 4 5 6 7
"1"
B
图 5.4
解：
结果如表 A5.4 所示。
表 A5.4
G 1 G 0 Y 0 0
A
0 1 A B
1
0 AB
1
1
A B
【 5-5】用与非门实现下列逻辑关系，要求电路最简。
P 1
m(11,12,13,14,15) P 2 m(3,7,11,12,13,15) P 3
m(3,7,12,13,14,15)
解：
卡诺图化简如图 A5.5 所示。
P 1 CD 00 01 11 10 P 2 CD 00 01 11 10 P 3 CD 00 01 11 10 AB AB AB 00 0 0 0 0 00 0 0 1 0 00 0 0 1 0 01 0 0 0 0 01 0 0 1 0 01 0 0 1 0 11 1 1 1 1 11 1 1 1 0 11 1 1 1 1 10
1
10
1
10
图 A5.5
P AB ACD
P
ABC ACD ACD
P 3 AB ACD
1
2
将上述函数表达式转换为与非式，可用与非门实现，图略。
控制电路。具体要求是当水位在H 以上时，大小水泵同时开动；水位在H、 M 之间时，只开大泵；水位在 M、 L 之间时，只开小泵；水位在L 以下时，停止排水。（列出真值表，写出与或非型表达式，用与或非门实现，注意约束项的使用）
M1M2
H
M
L
图 5.6
解：
1. 真值表如表 A5.6 所示；
表 A5.6
H M L F2F1
00000
00101
010× ×
01110
100× ×
101× ×
110× ×
11111
2.卡诺图化简如图 A5.6 所示；
F2ML F 1ML
H H
00 01 11 100 001 11 10
0001′0010′
1′′1′1′′1′
图A5.6
3.表达式为
F2M
F1ML H MH LH
或按虚线框化简可得F1HM L 。图略。
【 5-7】仿照全加器设计一个全减器，被减数A，减数 B，低位借位信号J0，差 D ，向高位的借位J，要求：
1．列出真值表，写出 D 、 J 的表达式；
2．用二输入与非门实现；
3．用最小项译码器74LS138 实现；
4．用双四选一数据选择器实现。
解：
1.设被减数为 A，减数为 B，低位借位为 J0，差为 D，借位为 J。列真值表如表 A5.7 所示。
表A5.7
A B J0D J
00000
00111
01011
01101
10010
10100
11000
11111
化简可得
D ( A, B, J0 )m(1,2,4,7) A B J 0
J( A, B, J0 )m(1,2,3,7) A B J0AB
2.用二输入与非门实现的逻辑图见图A5.7(a) 。
3.用 74LS138 实现的逻辑图见图 A5.7(b) 。
4.用双四选一数据选择器实现的逻辑图见图A
5.7(c) 。
A
D
B
J0J
(a)
BIN/OCT
0D J
J00
1
B1
D A1
G
0MUX
2 A2B0374LS153
31D2D 4EN1 0123EN20123
"1"
5
J"1"
6
& EN
7J
(b)(c)
图 A5.7
【5-8】设计一组合数字电路，输入为四位二进制码B3B2B1B0，当 B3B2B1B0是 BCD8421 码
时输出 Y=1；否则 Y=0。列出真值表，写出与或非型表达式，用集电极开路门实现。
解：
1.根据题意直接填写函数卡诺图，如图A5.8(a) 所示。化简为0 的最小项，可得输出 Y 的与或非式
Y B3 B2B3 B1
2. 用集电极开路门实现的逻辑图见图
A5.8(b) 。
Y B 1B 0
B 3B 2
00 01 11 10
00 1 1 1 1
+V CC
01 1 1 1 1
R
11
0 B 1 Y
B 3
10
1
1
B 2
(a)
(b)
图 A5.8
【 5-9】试用最小项译码器 74LS138 和和一片 74LS00 实现逻辑函数
P 1( A, B) m(0,3)
P 2( A, B)
m(1,2,3)
解：
本题有多种答案，答案之一如图
A5.10 所示，其余答案请同学自行设计。
BIN/OCT
P 2
B 0 0
1
A
1
2
P 1
2
3
4 "1"
5
6
&
EN
7
图 A5.10
【 5-10】试用集成四位全加器 74LS283 和二输入与非门实现
BCD8421 码到 BCD5421 码
的转换。
解：
将 BCD8421 码转换为 BCD5421 码时，则前五个数码不需改变，后五个数码需要加
3，
如表 A5.11 所示。
表 A5.11
被加数 (BCD8421)
加数
和 (BCD5421)
A 3 A 2 A 1 A 0
B 3 B 2 B 1 B 0 S 3 S 2 S 1 S 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 0 1 0 0 0 1 1 0 0 0 0 0 0 1 1 0 1 0 0 0 0 0 0 0 1 0 0 0
1 0 1 0 0 1 1 1 0 0 0 0
1
1
1
1
1
1
011100111010
100000111011
100100111100
由表可得 74LS283的加数低两位的卡诺图，见图A5.11(a) 所示。设BCD8421 码输入为DCBA ，则化简可得
B1 = B0 = D+CB+CA=D CB CA
用 74LS283 和二输入与非门实现的逻辑图见图A5.11(b) 。
B1/B 0BA S3S2 S1S0
DC00011110C474LS283C0
000000A
3 A2 A1 A0 B3 B2 B1 B0
010111
11′′′′
A
1011′′B
C
D
(a)(b)
图 A5.11
【 5-11】设计一个多功能组合数字电路，实现表 5.1 所示逻辑功能。表中C1，C0为功能选择输入信号； A、B 为输入变量； F 为输出。
1、列出真值表，写出 F 的表达式；
2、用八选一数据选择器和门电路实现。
表5.1
C1C0F
00A+B
01AB
10A B
11A B
解：
1.输出 F 的表达式为
F C0 AB C0 AB C1 AB C0 AB C1C0 AB
2. 用八选一数据选择器和门电路实现逻辑图如图A5.12 所示。图中
D0=D 3=D4=D 7=B； D1=1；D 2=0 ；D 5=D6= B
F F
C12
0MUX
C01G
74LS151
A07
EN01234567
"1"
B
图 A5.12
【5-12】电路如图 5.12(a)所示。
1.写出 L，Q，G 的表达式，列出真值表，说明它完成什么逻辑功能。
2.用图 5.12 (a)、 (b) 所示电路构成五位数码比较器。
L
Y AB (A A Q i (A=B) i74LS85 B(A>B) i G A 3A2A1A0B3 B2B1B0 (a)(b) 图 5.12 解： 1.输出函数表达式为 L AB G AB Q AB AB 该电路为一位数码比较器。 2.将一位数码比较器的输出 L 、Q、G 接到 74LS85 的串行输入端即可。 【5-14 】解： 设合格为“ 1”，通过为“ 1”；反之为“ 0”。根据题意，列真值表见表A5.14 。 表 A5.14 A B C F 0000 0010 0100 0110 1000 1011 1101 1111 化简可得 【 5-13】某汽车驾驶员培训班进行结业考试，有三名评判员，其中 A 为主评判员， B 和 C 为副评判员。在评判时，按照少数服从多数的原则通过，但主评判员认为合格，方可通过。 用与非门组成的逻辑电路实现此评判规定。 解： 设合格为“ 1”，通过为“ 1”；反之为“ 0”。根据题意，列真值表见表A5.14 。 表A5.14 A B C F 0000 0010 0100 0110 1000 1011 1101 1111 化简可得 F AB AC AB.AC 【5-14】分析图 P5.16 所示电路中，当 A、B、C、D 只有一个改变状态时，是否存在竞争冒险现象？如果存在，都发生在其他变量为何种取值的情况下？ A B Y C D 图5.14 解： 由图可知表达式为 Y ACD ABD BC CD 当 B=0 且 C=D=1 时：Y= A A 当A=D =1 且 C=0 时： Y=B+ B 当B=1,D=0 或 A=0,B=D =1 时： Y=C + C 当A=0,C=1 或 A=C =1,B=0 时： Y=D + D 第6章触发器 【6-1】已知由与非门构成的基本 RS 触发器的直接置“0端”和直接置“1端”的输入波形如图 6.1 所示，试画出触发器Q 端和Q端的波形。 R d S d Q Q 图 6.1 解： 基本 RS 触发器 Q 端和Q端的波形可按真值表确定，要注意的是，当R d和S d同时为“ 0”时， Q 端和Q端都等于“ 1”。R d和S d同时撤消，即同时变为“ 1”时， Q 端和Q端的状态不定。见图 6.1（ b）所示，图中 Q 端和Q端的最右侧的虚线表示状态不定。 R d S d Q 不定状态 Q 图 6.1（ b）题6-1答案的波形图 【6-2】触发器电路如图 6.2(a)所示，在图 (b)中画出电路的输出端波形，设触发器初态为 “0。” Q Q R d S d Q R d S d Q (a)(b) 图6.2 解： 此题是由或非门构成的RS 触发器，工作原理与由与非门构成的基本RS 触发器一 样，只不过此电路对输入触发信号是高电平有效。参照题6-1 的求解方法，即可画出输出端 的波形，见图 6.2(c) 。 R d S d Q 不定状态 Q 图6.2(c) 【6-3】试画出图 6.3 所示的电路，在给定输入时钟作用下的输出波形，设触发器的初态 为“0。” “1”R 1J Y CP C1 1K Q S Z CP 图 6.3 解： 见图 6.3(b)所示，此电路可获得双相时钟。 CP Q Q Y Z 图6.3(b) 【6-4】分析图 6.4 所示电路，列出真值表，写出特性方程，说明其逻辑功能。 Q Q D CP 图6.4 解： 1．真值表 (CP=0 时，保持； CP=1 时，如下表） D n Q n Q n+1 000 010 101 111 2．特性方程Q n+1=D n 3．该电路为锁存器（时钟型 D 触发器）。 CP=0 时，不接收 D 的数据； CP =1 时，把数据锁存，但该电路有空翻。 【6-5】试画出在图 6.5 所示输入波形的作用下，上升和下降边沿 JK 触发器的输出波形。设触发器的初态为“0。” CP J K 图 6.5 解： 见图 6.5(b) 所示。 CP CP J J K K Q Q 图 6.5(b) 【6-6】试画出图 P6.6(a)所示电路，在图 6.6(b) 给定输入下的 Q 端波形，设触发器初态为“0。” 1J Q CP CP C1D Q Q D1K (a)(b) 图 6.6 解： 见图 6.6(b) 所示。 CP D Q 图 6.6(b) 【6-7】根据特性方程，外加与非门将 D 触发器转换为 JK 触发器，应如何实现？若反过来将JK 触发器转换为 D 触发器，应如何实现？ 解： J-K 触发器特性方程Q n 1JQ n KQ n D 触发器特性方程Q n 1D D 触发器转换为J-K 触发器D JQ n KQ n J Q n KQ n如图6.7（a）所示。 J-K 触发器转换为 D 触发器J D ，K D如图 6.7（ b）所示。 （ a）（b） 图 6.7 【 6-8】电路如图 6.8(a) 所示，触发器为维持阻塞型 D 触发器，各触发器初态均为“0”。 1．在图 (b) 中画出 CP 作用下的Q Q和 Z 的波形； 2．分析 Z 与 CP 的关系。 FF 0FF1 1D Q 0Q 1 Q1D Q C1 C1CP Q R Q0 Q1 CP Z Z (a)(b) 图6.8 解： 1、 CP 作用下的输出Q0Q1和 Z 的波形如下图；2、 Z 对 CP 三分频。 CP Q1 Q2 Z Z 【6-9】电路如图 6.9(a)所示，试在图 (b) 中画出给定输入波形作用下的输出波形，各触发 器的初态均为“0；”根据输出波形，说明该电路具有什么功能？ FF0FF1 A1D Q1D Q F C1C1 CP (a) CP A F (b) 图6.9 解：输出波形图见图 6.9(c) CP A F 图6.9(c) 【 6-10】电路如图 6.10 所示，试在图 (b) 中画出给定输入波形作用下输出端Q0和 Q1的波形，设各触发器的初态均为“0。” FF 0 Q 0 FF 1 Q 1 CP 1DQ 1D Q A C1 CP C1 A R Q Q Q 0 Q 1 (a) (b) 图 6.10 解：输出波形图见图 6.10(c) CP A B C 图 6.10(c) 【 6-11】电路如图 6.11 所示，试在图 (b) 中画出给定输入波形作用下输出端 Q 0 和Q 1 波形，各触发器的初态均为 “0。” FF 0 1 Q 0 FF Q 1 “ 1 ” 1JQ 1J CP Q A A C1 CP C1 1K “ 1 ” 1K Q Q 0 R Q 1 (a) (b) 图 6.11 解： 见图 6.11(b)所示。该电路 A 输入每出现一次下降沿， Q 1 端就输出一个宽度等于时钟周期的脉冲。 CP A Q 0 Q 1 图 6.11(b) 数字电子技术基础期末考试试卷 1.时序逻辑电路一般由和两分组成。 2.十进制数（56）10转换为二进制数为和十六进制数为。 3.串行进位加法器的缺点是，想速度高时应采用加法器。 4.多谐振荡器是一种波形电路，它没有稳态，只有两个。 5.用6个D 触发器设计一个计数器，则该计数器的最大模值M=。 123（1（24．T ，图1 5 时，6．D 触发器 的Q 和Q1的表达式，并画出其波形。 图 D=Q n+1=Q 1= 7.已知电路如图4所示，试写出: ①驱动方程； ②状态方程； ③输出方程； ④状态表； ⑤电路功能。图4 1．设计一个三变量偶检验逻辑电路。当三变量A 、B 、C 输入组合中的“1”的个数为偶数时F=1，否则F=0。选用8选1数选器或门电路实现该逻辑电路。 要求： （1）列出该电路F(A,B,C)的真值表和表达式； （2ABCF 2求： （1（21.3.4.产生5.32 10分，共 70分） 1．解： 2．证明：左边 3．解： （1）化简该 函数为最简与或式： 解： F 3()43A B C D E A B C D E AB AC A D E =++++--------------=?+++--------------=++-------------分 分 分 ()()33()(1)22BC D B C AD B BC D BAD CAD BC BC BC D BA CA =++++--------------=++++--------------=++++-----------------------分 分分分 填对卡诺图圈对卡诺图-----------2分 由卡诺图可得： F A B A C D A C D B C B D =++++------------------------------2分 （2）画出用两级与非门实现的最简与或式电路图： 则可得电路图如下：------------------------------------------------2分 4．T 1=0.7T=0.7f= T 1=q= 1T T 5．6． 方程： n n n Q Q K Q 0 0000=+ 1111110(n n n n Q J Q K Q Q X +=+=⊕（2分） ③输出方程：n n Q Q Y 01=-----------------------------------------（1分） ④状态表：--------------------------------------------------------------------（3分） ⑤从状态表可得：为受X 控制的可逆4进制值计数器。-----------------------------（2分） 1．解：（1）依题意得真值表如下:--------------------------3分 0102J J Q ⊕（分） 74LS191功能表 LD CT D U / CP D 0 D 1 D 2 D 3 Q 0 Q 1 Q 2 Q 3 0 × × × d 0d 1 d 2 d 3 1 0 0 ↑ ×××× 1 0 1 ↑ ×d 0 d 1 d 2 d 3 加法计数 减法计数 命 题 人 ： 审 题 人 ： 命 题 时 间 ： 系名 专业 年级、班 学号 姓名 数字电子技术 课程试题（ 卷） 题号 一 二 三 四 五 六 七 八 九 十 总分 得分 （请将答案写在答题纸上，答在试卷上不给分） 一． 选择题（16分） 1．已知A B A B B A Y +++=，下列结果正确的是（ ） a ． Y =A b ．Y=B c ．A B Y += d ．Y=1 2．已知A=（10．44）10（下标表示进制），下列结果正确的是（ ） a ． A=（1010．1）2 b ．A=（0A ．8）16 c ． A=（12．4）8 d ．A=（20．21）5 3．下列说法不正确的是（ ） a ．当高电平表示逻辑0、低电平表示逻辑1时称为正逻辑 b ．三态门输出端有可能出现三种状态（高阻态、高电平、低电平） c ．OC 门输出端直接连接可以实现正逻辑的线与运算 d ．集电极开路的门称为OC 门 4．以下错误的是（ ） a ．数字比较器可以比较数字大小 b ． 半加器可实现两个一位二进制数相加 c ．编码器可分为普通全加器和优先编码器 d ．上面描述至少有一个不正确 5．下列描述不正确的是（ ） a ．触发器具有两种状态，当Q=1时触发器处于1态 b ．时序电路必然存在状态循环 c ．异步时序电路的响应速度要比同步时序电路的响应速度慢 d ．主从JK 触发器具有一次变化现象 6．电路如下图（图中为上升沿Jk 触发器），触发器当前状态Q 3 Q 2 Q 1为“100”，请问在时钟作用下，触发器下一状态（Q 3 Q 2 Q 1）为（ ） a ．“101” b ．“100” c ．“011” d ．“000” 7．电路如下图，已知电路的当前状态Q 3 Q 2 Q 1 Q 0为“1100”，74LS191具有异步置数的逻辑功能，请问在时钟作用下，电路的下一状态（Q 3 Q 2 Q 1 Q 0）为（ ） a ．“1100” b ．“1011” c ．“1101” d ．“0000” 8．下列描述不正确的是（ ） a ．EEPROM 具有数据长期保存的功能且比EPROM 在数据改写上更方便 b ．DAC 的含义是数-模转换、ADC 的含义是模数转换 c ．积分型单稳触发器电路只有一个状态 d ．上面描述至少有一个不正确 二．判断题（9分） 1．TTL 输出端为低电平时带拉电流的能力为5mA （ ） 2．TTL 、CMOS 门中未使用的输入端均可悬空（ ） 3．当决定事件发生的所有条件中任一个（或几个）条件成立时，这件事件就会发生，这种因果关系称为与运算。（） 4．将代码状态的特点含义“翻译”出来的过程称为译码。实现译码操作的电路称为译码器。（） 5．设计一个3进制计数器可用2个触发器实现（ ） 6．移位寄存器除了可以用来存入数码外，还可以利用它的移存规律在一定的范围内构成任意模值n 的计数器。所以又称为移存型计数器（ ） 7． 判断时序逻辑电路能否自启动可通过判断该电路是否存在有效循环来实现（ ） 8． 施密特触发器电路具有两个稳态，而多谐振荡器电路没有稳态（ ） 9． DRAM 需要定期刷新，因此，在微型计算机中不如SRAM 应用广泛（ ） 三．计算题（8分） 1、在如图所示电路中，U cc =5V ，U BB =9V ，R 1=5.1kΩ， R 2=15kΩ，R c =1kΩ，β=40，请计算U I 分别为5V ，0.3V 时输出U O 的大小？。 密 线 封 A B 《工程力学》复习资料 1．画出（各部分）的受力图 （1）（2） （3） 2．力F作用在边长为L正立方体的对角线上。设Oxy平面与立方体的底面ABCD 相平行，两者之间的距离为h，试求力F对O点的矩的矢量表达式。 解：依题意可得： cos cos F F x sin cos F F y sin F F z 其中3 3sin 3 6cos 45 点坐标为： h l l ,,则 3 ) ()(33 33 33 3j i h l F k F j F i F F M 3．如图所示力系由 F 1，F 2，F 3，F 4和F 5组成，其作 用线分别沿六面体棱边。已知：的F 1=F 3=F 4=F 5=5kN, F 2=10 kN ，OA=OC/2=1.2m 。试求力 系的简化结果。 解：各力向O 点简化 0.0.0 .523143C O F A O F M C B F A O F M C O F C O F M Z Y X 即主矩的三个分量 kN F F Rx 55 kN F F Ry 102kN F F F F RZ 54 3 1 即主矢量为: k j i 5105合力的作用线方程 Z y X 24．多跨梁如图所示。已知：q=5kN ，L=2m 。试求A 、B 、D 处的约束力。 取CD 段0 ci M 0 212 ql l F D 解得 kN F D 5取整体来研究，0iy F 0 2D B Ay F l q F F 0ix F 0 Ax F 0 iA M 0 32l F l ql l F D B 联合以上各式，解得 kN F F Ay A 10kN F B 255．多跨梁如图所示。已知：q=5kN ，L=2m ，ψ=30°。试求A 、C 处的约束力。（5+5=10分） 取BC 段0iy F 0 cos 2C B F l q F 0ix F 0 sin C Bx F F 0 ic M 0 22l l q l F By 第9章 习题9-1 1． 判定下列级数的收敛性： (1) 11 5n n a ∞ =?∑（a ＞0）； (2) ∑∞ =-+1 )1(n n n ; (3) ∑∞ =+13 1 n n ; (4) ∑∞ =-+12)1(2n n n ; (5) ∑∞ =+11ln n n n ; (6) ∑∞ =-12)1(n n ; (7) ∑∞ =+11 n n n ; (8) 0(1)21n n n n ∞ =-?+∑． 解：（1）该级数为等比级数，公比为 1a ,且0a >,故当1 ||1a <,即1a >时，级数收敛，当1 | |1a ≥即01a <≤时，级数发散. （2） Q n S =+++L 1= lim n n S →∞ =∞ ∴ 1 n ∞ =∑发散. （3）113 n n ∞ =+∑是调和级数11n n ∞=∑去掉前3项得到的级数，而调和级数11 n n ∞ =∑发散，故原 级数 11 3 n n ∞ =+∑发散. （4）Q 1112(1)1(1)22 2n n n n n n n ∞ ∞-==?? +--=+ ???∑∑ 而11 12n n ∞ -=∑,1(1)2m n n ∞ =-∑是公比分别为1 2的收敛的等比级数，所以由数项级数的基本性质 知111(1)2 2n n n n ∞ -=??-+ ???∑收敛，即原级数收敛. （5）Q ln ln ln(1)1 n n n n =-++ 于是(ln1ln 2)(ln 2ln 3)[ln ln(1)]n S n n =-+-+-+L ln1ln(1)ln(1)n n =-+=-+ 故lim n n S →∞ =-∞,所以级数 1 ln 1 n n n ∞ =+∑发散. （6）Q 2210,2n n S S +==- ∴ lim n n S →∞ 不存在，从而级数 1 (1) 2n n ∞ =-∑发散. （7）Q 1 lim lim 10n n n n U n →∞ →∞+==≠ ∴ 级数 1 1 n n n ∞ =+∑发散. （8）Q (1)(1)1 , lim 21212 n n n n n n U n n →∞--==++ ∴ lim 0n x U →∞≠，故级数1 (1)21n n n n ∞ =-+∑发散. 2． 判别下列级数的收敛性，若收敛则求其和： (1) ∑∞ =??? ??+13121n n n ； (2) ※ ∑∞ =++1)2)(1(1n n n n ; (3) ∑∞ =?1 2sin n n n π ; (4) 0πcos 2n n ∞ =∑． 解：Q （1）1111, 23n n n n ∞ ∞==∑∑都收敛，且其和分别为1和12，则1112 3n n n ∞ =?? + ???∑收敛，且其 和为1+ 12=3 2 . （2）Q 11121(1)(2)212n n n n n n ?? =-+ ?++++?? 4-1 试求题4-1图所示各梁支座的约束力。设力的单位为kN ，力偶矩的单位为kN ?m ，长度单位为m ，分布载荷集度为kN/m 。(提示：计算非均布载荷的投影和与力矩和时需应用积分)。 解： (b)：(1) 整体受力分析，画出受力图(平面任意力系)； (2) 选坐标系Axy ，列出平衡方程； 0: 0.40 0.4 kN x Ax Ax F F F =-+==∑ ()0: 20.80.5 1.60.40.720 0.26 kN A B B M F F F =-?+?+?+?==∑ 0: 20.50 1.24 kN y Ay B Ay F F F F =-++==∑ 约束力的方向如图所示。 (c)：(1) 研究AB 杆，受力分析，画出受力图(平面任意力系)； (2) 选坐标系Axy ，列出平衡方程； 2 ()0: 3320 0.33 kN B Ay Ay M F F dx x F =-?-+??==∑? A B C D 0.8 0.8 0.4 0.5 0.4 0.7 2 (b) A B C 1 2 q =2 (c) M=3 30o A B C D 0.8 0.8 0.8 20 0.8 M =8 q =20 (e) A B C 1 2 q =2 M=3 30o F B F Ax F A y y x dx 2?dx x A B C D 0.8 0.8 0.4 0.5 0.4 0.7 2 F B F Ax F A y y x 2 0: 2cos300 4.24 kN o y Ay B B F F dx F F =-?+==∑? 0: sin300 2.12 kN o x Ax B Ax F F F F =-==∑ 约束力的方向如图所示。 (e)：(1) 研究CABD 杆，受力分析，画出受力图(平面任意力系)； (2) 选坐标系Axy ，列出平衡方程； 0: 0 x Ax F F ==∑ 0.8 ()0: 208 1.620 2.40 21 kN A B B M F dx x F F =??++?-?==∑? 0.8 0: 20200 15 kN y Ay B Ay F dx F F F =-?++-==∑? 约束力的方向如图所示。 4-16 由AC 和CD 构成的复合梁通过铰链C 连接，它的支承和受力如题4-16图所示。已知均布载荷集度q=10 kN/m ，力偶M=40 kN ?m ，a=2 m ，不计梁重，试求支座A 、B 、D 的约束力和铰链C 所受的力。 解：(1) 研究CD 杆，受力分析，画出受力图(平面平行力系)； (2) 选坐标系Cxy ，列出平衡方程； 0()0: -20 5 kN a C D D M F q dx x M F a F =??+-?==∑? 0: 0 25 kN a y C D C F F q dx F F =-?-==∑? (3) 研究ABC 杆，受力分析，画出受力图(平面平行力系)； A B C D 0.8 0.8 0.8 20 0.8 M =8 q =20 F B F Ax F A y y x 20?dx x dx A B C D a M q a a a C D M q a a F C F D x dx qdx y x y x A B C a q a F ’C F A F B x dx qdx . 数字电子技术基础期末考试试卷 一、填空题 1. 时序逻辑电路一般由 和 两分组成。 2. 十进制数（56）10转换为二进制数为 和十六进制数为 。 3. 串行进位加法器的缺点是 ，想速度高时应采用 加法器。 4. 多谐振荡器是一种波形 电路，它没有稳态，只有两个 。 5. 用6个D 触发器设计一个计数器，则该计数器的最大模值M= 。 二、化简、证明、分析综合题： 1．写出函数F (A,B,C,D) =A B C D E ++++的反函数。 2．证明逻辑函数式相等：()()BC D D B C AD B B D ++++=+ 3．已知逻辑函数F= ∑（3,5,8,9，10，12）+∑d(0,1,2) （1）化简该函数为最简与或式： （2）画出用两级与非门实现的最简与或式电路图： 4．555定时器构成的多谐振动器图1所示，已知R 1=1K Ω，R 2=8.2K Ω，C=0.1μF 。试求脉冲宽度 T ，振荡频率f 和占空比q 。 ………………………密……………………封…………………………装…………………订………………………线……………………… 系别 专业（班级） 姓名 学号 图1 5．某地址译码电路如图2所示，当输入地址变量A7-A0的状态分别为什么状态 时，1Y 、6Y 分别才为低电平（被译中）。 图2 6．触发器电路就输入信号的波形如图3所示，试分别写出D 触发器的Q 和Q1的表达式，并画出其波形。 图3 ………………封…………………………装…………………订………………………线……………………… D= Q n+1= Q1= 7. 已知电路如图4所示，试写出: ①驱动方程； ②状态方程； ③输出方程； ④状态表； ⑤电路功能。图4 三、设计题：（每10分，共20分） 1．设计一个三变量偶检验逻辑电路。当三变量A、B、C输入组合中的“1”的个数为偶数时F=1，否则F=0。选用8选1数选器或门电路实现该逻辑电路。要求： （1）列出该电路F(A,B,C)的真值表和表达式； （2）画出逻辑电路图。 2．试用74161、3-8译码器和少量门电路，实现图5所示波形VO1、VO2，其中CP为输入波形。要求： （1）列出计数器状态与V01、V02的真值表； 第一章 静力学基本概念与物体的受力分析 下列习题中，未画出重力的各物体的自重不计，所有接触面均为光滑接触。 1.1 试画出下列各物体（不包括销钉与支座）的受力图。 解：如图 (g) (j) P (a) (e) (f) W W F F A B F D F B F A F A T F B A 1.2画出下列各物体系统中各物体（不包括销钉与支座）以及物体系统整体受力图。 解：如图 F B B (b) (c) C (d) C F D (e) A F D (f) F D (g) (h) EO B O E F O (i) (j) B Y F B X B F X E (k) 1.3铰链支架由两根杆AB、CD和滑轮、绳索等组成，如题1.3图所示。在定滑轮上吊有重为W的物体H。试分别画出定滑轮、杆CD、杆AB和整个支架的受力图。 解：如图 ' D 1.4题1.4图示齿轮传动系统，O1为主动轮，旋转 方向如图所示。试分别画出两齿轮的受力图。 解： 1 o x F 2o x F 2o y F o y F F F' 1.5结构如题1.5图所示，试画出各个部分的受力图。 解： 第二章 汇交力系 2.1 在刚体的A 点作用有四个平面汇交力。其中F 1＝2kN ，F 2=3kN ，F 3=lkN ， F 4=2.5kN ，方向如题2.1图所示。用解析法求该力系的合成结果。 解 0 00 1 42 3c o s 30c o s 45c o s 60 c o s 45 1.29 Rx F X F F F F KN = =+- -=∑ 00001423sin30cos45sin60cos45 2.54Ry F Y F F F F KN ==-+-=∑ 2.85R F KN == 0(,)tan 63.07Ry R Rx F F X arc F ∠== 2.2 题2.2图所示固定环受三条绳的作用，已知F 1＝1kN ，F 2=2kN ，F 3=l.5kN 。求该力系的合成结果。 解：2.2图示可简化为如右图所示 23cos60 2.75Rx F X F F KN ==+=∑ 013sin600.3Ry F Y F F KN ==-=-∑ 2.77R F KN == 0(,)tan 6.2Ry R Rx F F X arc F ∠==- 2.3 力系如题2.3图所示。已知：F 1＝100N ，F 2=50N ，F 3=50N ，求力系的合力。 解：2.3图示可简化为如右图所示 080 arctan 5360 BAC θ∠=== 32cos 80Rx F X F F KN θ==-=∑ 12sin 140Ry F Y F F KN θ==+=∑ 161.25R F KN == ( ,)tan 60.25Ry R Rx F F X arc F ∠= = 2.4 球重为W ＝100N ，悬挂于绳上，并与光滑墙相接触，如题2.4 图所示。已知30α=， 数字电子技术基础考题 一、填空题：（每空3分，共15分） 1．逻辑函数有四种表示方法，它们分别是（真值表）、（逻辑图）、（逻辑表达式）和（卡诺图）。 2．将2004个“1”异或起来得到的结果是（0 ）。 3．由555定时器构成的三种电路中，（）和（）是脉冲的整形电路。4．TTL器件输入脚悬空相当于输入（高）电平。 5．基本逻辑运算有: （and ）、（not ）和（or ）运算。 6．采用四位比较器对两个四位数比较时，先比较（最高）位。 7．触发器按动作特点可分为基本型、（同步型）、（主从型）和边沿型；8．如果要把一宽脉冲变换为窄脉冲应采用（积分型单稳态）触发器 9．目前我们所学的双极型集成电路和单极型集成电路的典型电路分别是（TTL ）电路和（CMOS ）电路。 10．施密特触发器有（2）个稳定状态.，多谐振荡器有（0 ）个稳定状态。 11．数字系统按组成方式可分为功能扩展电路、功能综合电路两种；12．两二进制数相加时，不考虑低位的进位信号是（半）加器。 13．不仅考虑两个_______本位_____相加，而且还考虑来自___低位进位____相加的运算电路，称为全加器。 14．时序逻辑电路的输出不仅和___该时刻输入变量的取值______有关，而且还与_电路原来的状态_______有关。 15．计数器按CP脉冲的输入方式可分为__同步计数器和____异步计数器_。 16．触发器根据逻辑功能的不同，可分为_____rs______、______jk_____、___t________、___d________、___________等。 17．根据不同需要，在集成计数器芯片的基础上，通过采用__反馈归零法_________、__预置数法_________、__进位输出置最小数法__等方法可以实现任意进制的技术器。 18．4. 一个JK 触发器有 2 个稳态，它可存储 1 位二进制数。 19．若将一个正弦波电压信号转换成同一频率的矩形波，应采用多谐振荡器电路。20．把JK触发器改成T触发器的方法是 j=k=t 。 21．N个触发器组成的计数器最多可以组成2n 进制的计数器。 22．基本RS触发器的约束条件是rs=0 。 工程力学-课后习题答案 4-1 试求题4-1图所示各梁支座的约束力。设力 的单位为kN ，力偶矩的单位为kN m ，长度 单位为m ，分布载荷集度为kN/m 。(提示： 计算非均布载荷的投影和与力矩和时需应用积分)。 A B C D 0.8 0.8 0.4 0 00.7 2 ( A B C 1 2 q ( M= 30o A B C D 0.8 0.8 0.8 2 0.8 M = q =( 解： (b)：(1) 整体受力分析，画出受力图(平面任意 力系)； (2) 选坐标系Axy ，列出平衡方程； 0: 0.40 0.4 kN x Ax Ax F F F =-+==∑ ()0: 20.80.5 1.60.40.720 0.26 kN A B B M F F F =-?+?+?+?==∑ 0: 20.50 1.24 kN y Ay B Ay F F F F =-++==∑ 约束力的方向如图所示。 (c)：(1) 研究AB 杆，受力分析，画出受力图(平 面任意力系)； A B C 1 2 q M= 30o F F A F A y x d 2?x A B C D 0.8 0.8 0.4 00 0.7 2 F F A F A y (2) 选坐标系Axy ，列出平衡方程； 2 0()0: 3320 0.33 kN B Ay Ay M F F dx x F =-?-+??==∑? 2 0: 2cos300 4.24 kN o y Ay B B F F dx F F =-?+==∑? 0: sin 300 2.12 kN o x Ax B Ax F F F F =-==∑ 约束力的方向如图所示。 (e)：(1) 研究C ABD 杆，受力分析，画出受力图 (平面任意力系)； (2) 选坐标系Axy ，列出平衡方程； 0: 0x Ax F F ==∑ 0.8 ()0: 208 1.620 2.40 21 kN A B B M F dx x F F =??++?-?==∑? 0.8 0: 20200 15 kN y Ay B Ay F dx F F F =-?++-==∑? 约束力的方向如图所示。 A B C D 0.8 0.8 0.8 20.8 M = q =F F A F A y x 20 x d 高等数学一第6章课后习题详解 课后习题全解 习题6-2 ★ 1．求由曲线 x y =与直线 x y =所围图形的面积。 知识点：平面图形的面积 思路：由于所围图形无论表达为X-型还是Y-型，解法都较简单，所以选其一做即可 解： 见图6-2-1 ∵所围区域D 表达为X-型：?? ?<<< ∵所围区域D 表达为X-型：?????<<< <1 sin 2 0y x x π， （或D 表达为Y-型：???<<< ∴所围区域D 表达为Y-型：?? ?-<<<<-2 2 422y x y y ， ∴23 16 )32 4()4(2 2 32 222= -=--=- - ? y y dy y y S D （由于图形关于X 轴对称，所以也可以解为： 2316 )324(2)4(22 32 22=-=--=? y y dy y y S D ） ★★4．求由曲线 2x y =、24x y =、及直线1=y 所围图形的面积 知识点：平面图形面积 思路：所围图形关于Y 轴对称，而且在第一象限内的图形表达为Y-型时，解法较简单 解：见图6-2-4 ∵第一象限所围区域1D 表达为Y-型：? ??<<< 数字电子技术基础1 一．1．（1５分） 试根据图示输入信号波形分别画出各电路相应的输出信号波形L1、L2、L3、L4、和L5。设各触发器初态为“0”。 二．（15分） 已知由八选一数据选择器组成的逻辑电路如下所示。试按步骤分析该电路在M1、M2取不同值时（M1、M2取值情况如下表所示）输出F的逻辑表达式。 八选一数据选择器输出端逻辑表达式为：Y=Σm i D i,其中m i是S2S1S0最小项。 三．（8分） 试按步骤设计一个组合逻辑电路，实现语句“A>B”，A、B均为两位二进制数，即A （A1、A0），B（B1、B0）。要求用三个3输入端与门和一个或门实现。 四．（12分） 试按步骤用74LS138和门电路产生如下多输出逻辑函数。 74LS138逻辑表达式和逻辑符号如下所示。 五．（15分） 已知同步计数器的时序波形如下图所示。试用维持-阻塞型D触发器实现该计数器。要求按步骤设计。 六．（18分） 按步骤完成下列两题 1．分析图5-1所示电路的逻辑功能：写出驱动方程，列出状态转换表，画出完全状态转换图和时序波形，说明电路能否自启动。 2．分析图5-2所示的计数器在M=0和M=1时各为几进制计数器，并画出状态转换图。 图5-1 图5-2 七． 八．（10分） 电路下如图所示，按要求完成下列问题。 1．指出虚线框T1中所示电路名称. 2．对应画出V C 、V 01、A 、B 、C 的波形。并计算出V 01波形的周期T=？。 数字电子技术基础2 一．（20分）电路如图所示，晶体管的β＝100,Vbe=0.7v 。 （1）求电路的静态工作点; （2） 画出微变等效电路图, 求Au 、r i 和r o ； （3）若电容Ce 开路，则将引起电路的哪些动态参数发生变化？并定性说明变化趋势. 二．（15分）求图示电路中a U 、b U 、b U 、c U 及L I 。 三．（8分）逻辑单元电路符号和具有“0”、“1”逻辑电平输入信号X 1如下图所示，试分别画出各单元电路相应的电压输出信号波形Y 1、Y 2、Y 3。设各触发器初始状态为“0”态。 四．（8分）判断下面电路中的极间交流反馈的极性（要求在图上标出瞬时极性符号）。如为负反馈，则进一步指明反馈的组态。 （a ） （b ） 数字电子技术基础试题（一） 一、填空题 : （每空1分，共10分） 1． (30.25) 10 = ( ) 2 = ( ) 16 。 2 . 逻辑函数L = + A+ B+ C +D = 。 3 . 三态门输出的三种状态分别为：、和。 4 . 主从型JK触发器的特性方程= 。 5 . 用4个触发器可以存储位二进制数。 6 . 存储容量为4K×8位的RAM存储器，其地址线为条、数据线为条。 二、选择题： (选择一个正确的答案填入括号内，每题3分，共30分 ) 1.设下图中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（）图。 2.下列几种TTL电路中，输出端可实现线与功能的电路是（）。 A、或非门 B、与非门 C、异或门 D、OC门 3.对CMOS与非门电路，其多余输入端正确的处理方法是（）。 A、通过大电阻接地（>1.5KΩ） B、悬空 C、通过小电阻接地（<1KΩ） D、通过电阻接V CC 4.图2所示电路为由555定时器构成的（）。 A、施密特触发器 B、多谐振荡器 C、单稳态触发器 D、T触发器 5.请判断以下哪个电路不是时序逻辑电路（）。 A、计数器 B、寄存器 C、译码器 D、触发器 6．下列几种A/D转换器中，转换速度最快的是（）。 A、并行A/D转换器 B、计数型A/D转换器 C、逐次渐进型A/D转换器 B、 D、双积分A/D转换器 7．某电路的输入波形 u I 和输出波形 u O 如下图所示，则该电路为（）。 A、施密特触发器 B、反相器 C、单稳态触发器 D、JK触发器 8．要将方波脉冲的周期扩展10倍，可采用（）。 A、10级施密特触发器 B、10位二进制计数器 C、十进制计数器 B、D、10位D/A转换器 9、已知逻辑函数与其相等的函数为（）。 A、 B、 C、 D、 10、一个数据选择器的地址输入端有3个时，最多可以有（）个数据信号输出。 A、4 B、6 C、8 D、16 三、逻辑函数化简（每题5分，共10分） 1、用代数法化简为最简与或式 4日1-1试画出以下各题中圆柱或圆盘的受力图。与其它物体接触处的摩擦力均略去。 解： 1-2 试画出以下各题中AB 杆的受力图。 (a) B (b) (c) (d) A (e) A (a) (b) A (c) A (d) A (e) (c) (a) (b) 98 解： 1-3 试画出以下各题中AB 梁的受力图。 (d) (e) B B (a) B (b) (c) F B (a) (c) F (b) (d) (e) 解： 1-4 试画出以下各题中指定物体的受力图。 (a) 拱ABCD ；(b) 半拱AB 部分；(c) 踏板AB ；(d) 杠杆AB ；(e) 方板ABCD ；(f) 节点B 。 解： (a) F (b) W (c) (d) D (e) F Bx (a) (b) (c) (d) D (e) W (f) (a) D (b) C B (c) B F D 2-2 杆AC 、BC 在C 处铰接，另一端均与墙面铰接，如图所示，F 1和F 2作用在销钉C 上， F 1=445 N ，F 2=535 N ，不计杆重，试求两杆所受的力。 解：(1) 取节点C 为研究对象，画受力图，注意AC 、BC 都为二力杆， (2) 列平衡方程： 1 21 4 0 sin 60053 0 cos6005 207 164 o y AC o x BC AC AC BC F F F F F F F F F N F N =?+-==?--=∴==∑∑ AC 与BC 两杆均受拉。 2-3 水平力F 作用在刚架的B 点，如图所示。如不计刚架重量，试求支座A 和D 处的约束 力。 (d) F C (e) W B (f) F F BC F 1 F 283 高等数学上（修订版）（复旦出版社） 习题六 无穷数级 答案详解 1．写出下列级数的一般项： (1)111135 7 ++++ ； (2)2 2242462468x x x x x ++++?????? ； (3)3579 3579 a a a a -+-+ ； 解：(1)1 21 n U n =-； (2)()2 !! 2n n x U n = ； (3)() 21 1 121 n n n a U n ++=-+； 2．求下列级数的和： (1)()()() 11 11n x n x n x n ∞ =+-+++∑ ； (2) ( )1 221n n n n ∞ =+-++∑； (3)23 111 5 55+ ++ ； 解：(1)()()() ()()()()1 11111211n u x n x n x n x n x n x n x n = +-+++?? -= ?+-++++?? 284 从而()()()()()()() ()()()()()()()1111 1211212231111111211n S x x x x x x x x x n x n x n x n x x x n x n ?-+-= +++++++?? ++ - ?+-++++? ?? -= ?++++?? 因此() 1lim 21n n S x x →∞ =+，故级数的和为 () 121x x + (2)因为()()211n U n n n n =-+-++- 从而()()()() ()()()()3243322154432112112 1 12 21 n S n n n n n n n n =-+-----+-++---+-++-=+-++-=+-+++ 所以lim 12n n S →∞ =-，即级数的和为12-． (3)因为2111 5551115511511145n n n n S =+ ++????-?? ???? ?=-????=-?? ????? 从而1lim 4 n n S →∞ =，即级数的和为14 ． 3．判定下列级数的敛散性： (1) ( )1 1n n n ∞ =+-∑； (2) ()() 11111661111165451n n +++++???-+ ； (3) ()23133222213333 n n n --+-++- ； D C B A D C A B ++《数字电子技术》试卷 姓名：__ _______ 班级：__________ 考号：___________ 成绩：____________ 1.?有一数码10010011，作为自然二进制数时，它相当于十进制数（147），作为8421BCD 码时，它相当于十进制数（93 ）。 2.三态门电路的输出有高电平、低电平和（高阻）3种状态。 3．TTL 与非门多余的输入端应接（高电平或悬空）。 4．TTL 集成JK 触发器正常工作时，其d R 和d S 端应接（高）电平。 5. 已知某函数?? ? ??+??? ??++=D C AB D C A B F ，该函数的反函数F = （ ）。 6. 如果对键盘上108个符号进行二进制编码，则至少要（ 7）位二进制数码。 7. 典型的TTL 与非门电路使用的电路为电源电压为（5 ）V ，其输出高电平为（3.6）V ，输出低电平为（0.35）V ， CMOS 电路的电源电压为（ 3--18） V 。 8．74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A 2A 1A 0=110时，输出 01234567Y Y Y Y Y Y Y Y 应为（ ）。 9．将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM 。该ROM 有（ 11）根地址线，有（16）根数据读出线。 10. 两片中规模集成电路10进制计数器串联后，最大计数容量为（ 100）位。 11. ＝（AB ）。 12. 13 二、分） 1.?函数 A ．F(A,B,C)=∑m （0，2，4） B. (A,B,C)=∑m （3，5，6，7） C ．F(A,B,C)=∑m （0，2，3，4） D. F(A,B,C)=∑m （2，4，6，7） 2．8线—3线优先编码器的输入为I 0—I 7 ，当优先级别最高的I 7有效时，其输出012Y Y Y ??的值是（ C ）。 A ．111 B. 010 C. 000 D. 101 3．十六路数据选择器的地址输入（选择控制）端有（ C ）个。 A ．16 B.2 C.4 D.8 数字电子技术基础期末考试试卷 1. 时序逻辑电路一般由 和 两分组成。 2. 十进制数（56）10转换为二进制数为 和十六进制数为 。 3. 串行进位加法器的缺点是 ，想速度高时应采用 加法器。 4. 多谐振荡器是一种波形 电路，它没有稳态，只有两个 。 5. 用6个D 触发器设计一个计数器，则该计数器的最大模值M= 。 1．写出函数F (A,B,C,D) =A B C D E ++++的反函数。 =F 2．证明逻辑函数式相等：()()BC D D B C AD B B D ++++=+ 3．已知逻辑函数F= ∑（3,5,8,9，10，12）+∑d(0,1,2) （1）化简该函数为最简与或式： （2）画出用两级与非门实现的最简与或式电路图： 4．555定时器构成的多谐振动器图1所示，已知R 1=1K Ω，R 2=8.2K Ω，C=0.1μF 。试求脉冲宽度T ，振荡频率f 和占空比q 。 图1 5．某地址译码电路如图2所示，当输入地址变量A7-A0的状态分别为什么状态 时，1Y 、6Y 分别才为低电平（被译中）。 …… …… … … …… …密 … … …… … … … … 封 …… … … … … … … … … 装 … … … … … … … 订 … … … … … … … … … 线 … … … … … … … … … 学院 专业 （班级） 姓名 学号 …… … … … … 线 … 6．触发器电路就输入信号的波形如图3所示，试分别写出D触发器的Q和Q1的表达式，并画出其波形。 图 D= Q n+1= Q1= 7. 已知电路如图4所示，试写出: ①驱动方程； ②状态方程； ③输出方程； ④状态表； ⑤电路功能。图4 1．设计一个三变量偶检验逻辑电路。当三变量A、B、C输入组合中的“1”的个数为偶数时F=1，否则F=0。选用8选1数选器或门电路实现该逻辑电路。 要求： （1）列出该电路F(A,B,C)的真值表和表达式； （2）画出逻辑电路图。 A B C F 一、填空题 : （每空1分，共10分） 1． (30.25) 10 = ( 11110.01 ) 2 = ( 1E.4 ) 16 。 2 . 逻辑函数L = + A+ B+ C +D = (1)。 3 . 三态门输出的三种状态分别为：高电平、低电平和高阻态。 4 . 主从型JK 触发器的特性方程 = 。 5 . 用4个触发器可以存储4位二进制数。 6 . 存储容量为4K×8位的RAM 存储器，其地址线为12条、数据线为 8条。 1．八进制数 (34.2 ) 8 的等值二进制数为（11100.01 ） 2 ； 十进制数 98 的 8421BCD 码 为（ 10011000 ） 8421BCD 。 2 . TTL 与非门的多余输入端悬空时，相当于输入 高电平。 3 .图15所示电路 中 的最简逻辑表达式为AB 。 图 15 4. 一个 JK 触发器有 两 个稳态，它可存储 一 位二进制数。 5. 若将一个正弦波电压信号转换成同一频率的矩形波，应采用 多谐振荡器 电路。 6. 常用逻辑门电路的真值表如表1所示，则 F 1 、 F 2 、 F 3 分别属于何种常用逻辑门。 A B F 1 F 2 F 3 0 0 1 1 0 0 1 0 1 1 1 0 0 1 1 1 1 1 0 1 表 1 F 1 ；F 2 ；F 3 分别为：同或 ， 与非门 ， 或门 1.(11011)2 =（__27__）10 2.8421BCD 码的1000相当于十进制的数值 8 。 3．格雷码特点是任意两个相邻的代码中有__一__位二进制数位不同。 4．逻辑函数的反演规则指出，对于任意一个函数F ，如果将式中所有的__与或运算__互换，_原变量___互换，__反变量__互换，就得到F 的反函数 F 。 5．二极管的单向导电性是外加正向电压时 导通 ，外加反向电压时 截止 。 6．晶体三极管作开关应用时一般工作在输出特性曲线的 饱和 区和 截止 区。 7．TTL 三态门的输出有三种状态：高电平、低电平和 高阻 状态。 8. 集 电极开路门的英文缩写为 OC 门，工作时必须外加 上拉电阻 和 电源 。 9．一个2线－4线译码器，其输入端的数目与输出端数目相比较，后者较 多 。 10． 输出n 位代码的二进制编码器，一般有 __2n ____个输入信号端。 11．全加器是指能实现两个加数和___(低位)进位信号____三数相加的算术运算逻辑电路。 12．时序逻辑电路的输出不仅与 当前输入状态 有关，而且与 输出的原始状态 有关。 13．与非门构成的基本RS 锁存器的特征方程是 S+ n Q R ，约束条件是 RS=0 。数字电子技术基础试题及答案(一)
(完整版)数字电子技术基础模拟试题A及答案
工程力学课后习题答案(20200124234341)
微积分课后题答案第九章习题详解
工程力学课后习题答案主编佘斌
数字电子技术基础试题及答案 (1)
工程力学课后习题答案
数字电子技术基础习题及答案
工程力学-课后习题答案
中国人民大学出版社第四版高等数学一第6章课后习题详解
数字电子技术基础试卷及答案套
数字电子技术基础试卷及答案
《工程力学》课后习题解答48128
高等数学上复旦第三版 课后习题答案
数字电子技术基础试题及答案
数字电子技术基础试题及答案(一)
数字电子技术基础—试题—填空