数字电路期末总复习完整版(考试必过)

第1章数字逻辑概论一、进位计数制

1.十进制与二进制数的转换

2.二进制数与十进制数的转换

3.二进制数与16进制数的转换二、基本逻辑门电路第2章逻辑代数

表示逻辑函数的方法，归纳起来有：真值表，函数表达式，卡诺图，逻辑图及波形图等几种。

一、逻辑代数的基本公式和常用公式 1）常量与变量的关系Ａ+0＝Ａ与Ａ=?1Ａ

Ａ+1＝1与00=?A

A A +＝1与A A ?＝0 2）与普通代数相运算规律 a.交换律：Ａ+Ｂ＝Ｂ+Ａ

A B B A ?=?

b.结合律：（Ａ+Ｂ）+Ｃ＝Ａ+（Ｂ+Ｃ）

)()(C B A C B A ??=??

c.分配律：)(C B A ??＝+?B A C A ?

))()(C A B A C B A ++=?+）

3）逻辑函数的特殊规律

a.同一律：Ａ+Ａ+Ａ

b.摩根定律：B A B A ?=+，B A B A +=?

b.关于否定的性质Ａ＝A 二、逻辑函数的基本规则代入规则

在任何一个逻辑等式中，如果将等式两边同时出现某一变量Ａ的地方，都用一个函数Ｌ表示，则等式仍然成立，这个规则称为代入规则例如：C B A C B A ⊕?+⊕? 可令Ｌ＝C B ⊕

则上式变成L A L A ?+?＝C B A L A ⊕⊕=⊕ 三、逻辑函数的：——公式化简法

公式化简法就是利用逻辑函数的基本公式和常用公式化简逻辑函数，通常，我们将逻辑函数化简为最简的与—或表达式 1）合并项法：

利用Ａ+1=+A A 或A B A B A =?=?,将二项合并为一项，合并时可消去一个变量

例如：Ｌ＝B A C C B A C B A C B A =+=+)( 2）吸收法

利用公式A B A A =?+，消去多余的积项，根据代入规则B A ?可以是任何一个复杂的逻辑式

例如化简函数Ｌ＝E B D A AB ++

解：先用摩根定理展开：AB ＝B A + 再用吸收法Ｌ＝E B D A AB ++ ＝E B D A B A +++

＝)()(E B B D A A +++ ＝)1()1(E B B D A A +++ ＝B A +

3）消去法

利用B A B A A +=+ 消去多余的因子例如，化简函数Ｌ＝ABC E B A B A B A +++ 解：Ｌ＝ABC E B A B A B A +++ ＝)()(ABC B A E B A B A +++

＝)()(BC B A E B B A +++

＝))(())((C B B B A B B C B A +++++ =)()(C B A C B A +++ =AC B A C A B A +++ =C B A B A ++

4)配项法

利用公式C A B A BC C A B A ?+?=+?+?将某一项乘以（A A +），即乘以1，然后将其折成几项，再与其它项合并。例如：化简函数Ｌ＝B A C B C B B A +++ 解：Ｌ＝B A C B C B B A +++

＝)()(C C B A C B A A C B B A ++++?+? ＝C B A BC A C B A C B A C B B A ++++?+? ＝)()()(BC A C B A C B A C B C B A B A +++?++? ＝)()1()1(B B C A A C B C B A +++++?

＝C A C B B A ++? 2.应用举例

将下列函数化简成最简的与－或表达式 1）Ｌ＝A D DCE BD B A +++ 2) L=AC C B B A ++ 3) L=ABCD C B C A AB +++ 解：1）Ｌ＝A D DCE BD B A +++ ＝DCE A B D B A +++)( =DCE A B D B A ++ =DCE B A D B A ++ =DCE AB B A D B A +++))(( =DCE D B A ++ =D B A + 2) L=AC C B B A ++ =AC C B C C B A +++)( =AC C B C B A C B A +++ =)1()1(A C B B AC +++ =C B AC +

3) L=ABCD C B C A AB +++

=ABCD A A C B C A AB ++++)( =ABCD C B A C AB C A AB ++++ ＝)()(C B A C A ABCD C AB AB ++++

AB+

)

1(B

＝C

AB+

四、逻辑函数的化简—卡诺图化简法：

卡诺图是由真值表转换而来的，在变量卡诺图中，变量的取值顺序是按循环码进行排列的，在与—或表达式的基础上，画卡诺图的步骤是：

1.画出给定逻辑函数的卡诺图，若给定函数有n个变量，表示卡诺图矩形小方块有n2个。

2.在图中标出给定逻辑函数所包含的全部最小项，并在最小项内填1，剩余小方块填0.

用卡诺图化简逻辑函数的基本步骤：

1.画出给定逻辑函数的卡诺图

2.合并逻辑函数的最小项

3.选择乘积项，写出最简与—或表达式

选择乘积项的原则：

①它们在卡诺图的位置必须包括函数的所有最小项

②选择的乘积项总数应该最少

③每个乘积项所包含的因子也应该是最少的

A+

ABC

解：1.画出给定的卡诺图

2.选择乘积项：Ｌ＝C

AC+

例2.用卡诺图化简Ｌ＝C

F+

)

(

ABCD

解：1.画出给定4变量函数的卡诺图 2.选择乘积项

设到最简与—或表达式Ｌ＝C B A D B A C B ++ 例3.用卡诺图化简逻辑函数

Ｌ＝)14,12,10,7,5,4,3,1(m ∑ 解：1.画出4变量卡诺图

2.选择乘积项，设到最简与—或表达式Ｌ＝D AC D C B D A ++ 第3章逻辑门电路

门电路是构成各种复杂集成电路的基础，本章着重理解TTL 和CMOS 两类集成电路的外部特性：输出与输入的逻辑关系，电压传输特性。

1. TTL 与CMOS 的电压传输特性开门电平ON V —保证输出为额定低电平时所允许的最小输入高电平值

在标准输入逻辑时，ON V ＝1.8Ｖ

关门OFF V —保证输出额定高电平90%的情况下，允许的最大输入低电平值，在标准输入逻辑时，OFF V ＝0.8Ｖ

IL V —为逻辑0的输入电压典型值IL V ＝0.3Ｖ IH V —为逻辑１的输入电压典型值IH V ＝3.0Ｖ OH V —为逻辑１的输出电压典型值OH V ＝3.5Ｖ OL V —为逻辑0的输出电压典型值OL V ＝0.3Ｖ

AB 00000101111110

111111

V I

OFF V ON

V NH

IL V

对于TTL ：这些临界值为V V OH 4.2min =，V V OL 4.0max = V V IH 0.2min =,V V IL 8.0max = 低电平噪声容限：IL OFF NL V V V -= 高电平噪声容限：ON IH NH V V V -=

例：74ＬＳ00的V V OH 5.2min =）（ V V OL 4.0(=出最小） V V IH 0.2min =）（ V V IL 7.0max =）（

它的高电平噪声容限 ON IH NH V V V -=＝3－1.8＝1.2Ｖ它的低电平噪声容限 IL OFF NL V V V -=＝0.8－0.3＝0.5Ｖ 2.TTL 与COMS 关于逻辑0和逻辑1的接法

74ＨＣ00为CMOS 与非门采用+5Ｖ电源供电，输入端在下面四种接法下都属于逻辑0 ①输入端接地

②输入端低于1.5Ｖ的电源

③输入端接同类与非门的输出电压低于0.1Ｖ ④输入端接10ΩK 电阻到地

74LS00为TTL 与非门，采用+5Ｖ电源供电，采用下列4种接法都属于逻辑1

①输入端悬空

②输入端接高于2Ｖ电压

③输入端接同类与非门的输出高电平3.6Ｖ ④输入端接10ΩK 电阻到地第4章组合逻辑电路

一、组合逻辑电路的设计方法

根据实际需要，设计组合逻辑电路基本步骤如下：

1.逻辑抽象

①分析设计要求，确定输入、输出信号及其因果关系

②设定变量，即用英文字母表示输入、输出信号

③状态赋值，即用0和1表示信号的相关状态

④列真值表，根据因果关系，将变量的各种取值和相应的函数值用一张表格一一列举，变量的取值顺序按二进制数递增排列。

2.化简

①输入变量少时，用卡诺图

②输入变量多时，用公式法

3.写出逻辑表达式，画出逻辑图

①变换最简与或表达式，得到所需的最简式

②根据最简式，画出逻辑图

例，设计一个8421BCD检码电路，要求当输入量ABCD<3或>7时，电路输出为高电平，试用最少的与非门实现该电路。

解：1.逻辑抽象

①分由题意，输入信号是四位8421ＢＣＤ码为十进制，输出为高、低电平；

②设输入变量为DCBA，输出变量为Ｌ；

③状态赋值及列真值表

由题意，输入变量的状态赋值及真值表如下表所示。

2.化简

由于变量个数较少，帮用卡诺图化简 3.写出表达式

经化简，得到C B A D B A L ++= 4.画出逻辑图

二、用组合逻辑集成电路构成函数

①74LS151的逻辑图如右图图中，E 为输入使能端，低电平有效012S S S 为地址输入端，70~D D 为数据选择输入端，Y 、Y 互非的输出端，其菜单如下表。

Y ＝0127012201210120...S S S D S S S D S S S D S S S D ++++

i Y =i i i i

D m ∑∑==7

其中i m 为012S S S 的最小项

i D 为数据输入

当i D ＝1时，与其对应的最小项在表达式中出现当i D ＝0时，与其对应的最小项则不会出现

A B C D L 0000000000000000000000000000000011111111111111111111111111111111

1110000011

AB CD 00

0001011111

101111

00000

利用这一性质，将函数变量接入地址选择端，就可实现组合逻辑函数。

②利用入选一数据选择器74LS151产生逻辑函数AB C B A BC A L ++= 解：1）将已知函数变换成最小项表达式Ｌ＝AB C B A BC A ++ ＝)(C C AB C B A BC A +++

＝C AB ABC C B A BC A +++

2)将C AB ABC C B A BC A L +++= 转换成74LS151对应的输出形式i Y =i i i D m ∑∑=7

在表达式的第1项BC A 中A 为反变量，Ｂ、Ｃ为原变量，故BC A ＝011?3m

在表达式的第２项C B A ，中A 、C 为反变量，为B 原变量，故C B A ＝101?5m

同理 ABC =111?7m C AB =110?6m 这样Ｌ＝77665533D m D m D m D m +++ 将74LS151中m 7653D D D D 、、、取1 即7653D D D D ===＝1

4210D D D D 、、、取0，即4210D D D D ===＝0

由此画出实现函数Ｌ＝C AB ABC C B A BC A +++的逻辑图如下图示。

第5章锁存器和触发器

一、触发器分类：基本R-S 触发器、同步RS 触发器、同步Ｄ触发器、主从R-S 触发器、主从JK 触发器、边沿触发器{上升沿触发器（Ｄ触发器、JK 触发器）、下降沿触发器（Ｄ触发器、JK 触发器）二、触发器逻辑功能的表示方法

触发器逻辑功能的表示方法，常用的有特性表、卡诺图、特性方程、状态图及时序图。

对于第5章表示逻辑功能常用方法有特性表，特性方程及时序图对于第6章上述5种方法其本用到。三、各种触发器的逻辑符号、功能及特性方程 1.基本R-S 触发器逻辑符号逻辑功能

特性方程：

若0,1==S R ，则01

=+n Q

n Q R S Q

+=+1

若0,0==S R ，则11=+n Q

0=?S R （约束条件）若0,1==S R ，则n n Q Q =+1

若1,1==S R ，则Q Q =＝1（不

允许出现）

2.同步RS 触发器

n n Q R S Q +=+1（CP ＝1期间有效）若0,1==S R ，则01=+n Q

0=?S R （约束条件）若0,0==S R ，则11=+n Q

若0,1==S R ，则n n Q Q =+1 若1,1==S R ，则Q Q =＝1

处于不稳定状态

特性方程D Q

n =+1

(CP=1期间有效)

4.主从R-S 触发器

特性方程n n Q R S Q +=+1(作用后)

0=?S R 约束条件

逻辑功能

若0,1==S R ，CP 作用后，01=+n Q 若1,0==S R ，CP 作用后，11=+n Q 若0,0==S R ，CP 作用后，n n Q Q =+1 若1,1==S R ，CP 作用后，处于不稳定状态

Note: CP 作用后指ＣＰ由0变为1，再由1变为0时 5.主从JK 触发器

特性方程为：n n n Q K Q J Q +=+1(CP 作用后)

逻辑功能

若0,1==K J ，CP 作用后，11=+n Q 若1,0==K J ，CP 作用后，01=+n Q 若0,1==K J ，CP 作用后，n n Q Q =+1(保持) 若1,1==K J ，CP 作用后，n n Q Q =+1(翻转) 7. 边沿触发器

边沿触发器指触发器状态发生翻转在CP 产生跳变时刻发生，边沿触发器分为：上升沿触发和下降沿触发 1）边沿Ｄ触发器

其特性方程D Q n =+1(CP 上升沿到来时有效) ②下降沿Ｄ触发器

其特性方程D Q

n =+1

(CP 下降沿到来时有效)

2）边沿JK 触发器

①上升沿JK 触发器

其特性方程n n n Q K Q J Q +=+1 (CP 上升沿到来时有效) ②下降沿JK 触发器其特性方程n

n Q K Q J Q +=+1

(CP 下降沿到来时有效)

3）Ｔ触发器 ①上升沿Ｔ触发器

其特性方程n n Q T Q ⊕=+1(CP 上升沿到来时有效) ②下降沿Ｔ触发器

其特性方程:n n Q T Q ⊕=+1(CP 下降沿到来时有效)

端波形，设触发器初始状态为0.

由于所用触发器为下降沿触发的Ｄ触发器，

其特性方程为D Q n =+1＝n Q (CP 下降沿到来时) Ｂ=CP ＝n Q A ⊕

1t 时刻之前 1=n Q ，n Q ＝0，Ａ＝0

CP=B=0⊕0=0

1t 时刻到来时 0=n Q ，Ａ＝1

CP=B=1⊕0=1 0=n Q 不变

2t 时刻到来时Ａ＝0，0=n Q ，故B=CP=0，当CP 由1变为0

时，=+1n Q n Q ＝0＝1

当=+1n Q 1，而A=0?CP=1

3t 时刻到来时，A=1，1=n Q ?CP=A ⊕n Q =0

当CP ＝0时，=+1n Q n Q ＝0

当01=+n Q 时，由于A=1，故CP= A ⊕n Q =1

图Ａ图Ｂ

若电路如图C 所示，设触发器初始状态为0，C 的波形如图D 所示,试画出Ｑ及Ｂ端的波形

当特性方程D Q n =+1＝n Q （CP 下降沿有效）

1t 时刻之前，A=0, Q=0, CP=B=1=?n Q A

1t 时刻到来时Ａ＝1， 0=n Q 故CP=B=001=?=?n Q A

当CP 由1变为0时，=+1n Q n Q ＝1

当n Q ＝1时，由于A=1,故CP ＝11?，n Q 不变

2t 时刻到来时，ΘＡ＝0，n Q ＝1，故CP=B=01=?A

此时，CP 由1变为0时，=+1n Q n Q ＝0 当n Q ＝0时，由于Ａ＝0故CP=0?0=1

3t 时刻到来时，由于A=1，而n Q ＝0，故CP ＝0=?n Q A

当CP 由1变为0时，=+1n Q n Q ＝1

当Ｑ＝1时，由于Ａ＝1，故ＣＰ＝Ｂ＝111=?

图C 图D

例：试写出如图示电路的特性方程，并画出如图示给定信号CP 、Ａ、Ｂ作用下Ｑ端的波形，设触发器的初始状态为0.

解：由题意该触发器为下降沿触发器JK 触发器其特性方程

n n n Q K Q J Q +=+1（CP 下降沿到来时有效）

其中B A J ?= B A K +=

由JK 触发器功能： J=1, K=0 CP 作用后=+1

n Q

J=0, K=0 CP 作用后=+1n

Q 0 J=0, K=0 CP 作用后=+1n Q n Q J=1, K=1 CP 作用后=+1n Q n Q

第6章时序逻辑电路分类一、时序逻辑电路分类

1234

时序逻辑电路分为同步时序逻辑电路和异步时序逻辑电路，时序逻辑电路通常由组合逻辑电路和存贮电路两部分组成。二、同步时序电路分析

分析步骤：①确定电路的组成部分

②确定存贮电路的即刻输入和时序电路的即刻输出逻辑式 ③确定电路的次态方程 ④列出电路的特性表和驱动表 ⑤由特性表和驱动表画出状态转换图 ⑥电路特性描述。

例：分析如下图示同步时序电路的逻辑功能

解：①确定电路的组成部分

该电路由2个上升沿触发的T 触发器和两个与门电路组成的时序电路

②确定存贮电路的即刻输入和时序电路的即刻输出存贮电路的即刻输入：对于0FF ：A T o = 对于1FF ：n o AQ T 0= 时序电路的即刻输出： n n Q AQ I 01= ③确定电路的状态方程对于0FF ：n n Q A Q 010⊕=+

对于1FF ：n n n Q AQ Q 1011)(⊕=+ ④列出状态表和真值表

由于电路有2个触发器，故可能出现状态分别为00、01、10、11 设 00000==n n Q Q S 01001==n n Q Q S 10012==n n Q Q S 11013==n n Q Q S

⑤电路状态图为

⑥电路的特性描述

由状态图，该电路是一个可控模4加法计数器，当A=1时，在CP 上升沿到来后电路状态值加1，一旦计数到11状态，Y=1，电路状态在下一个CP 上升沿加到00，输出信号Y 下降沿可用于触发器进位操作，当A=0时停止计数。

001

11Q 1

n Q 0

n 000A=0A=1Q 1n+1

Q 0

n+1

0010010100100110

111

00Q 1

n Q 0

n 0A=0

A=1

Q 1n+1

Q 0

n+1

S 0S 1S 2S 3

0001

S 1S 2S 3S 0

例：试分析下图示电路的逻辑功能

解：①确定电路的组成部分

该电路由3个上升沿触发的D 触发器组成 ②确定电路的太方程

对于0FF ：n n Q D Q 2010==+（CP 上升沿到来有效）对于1FF ：n n Q D Q 0111==+（CP 上升沿到来有效）对于2FF ：n n Q D Q 1212==+（CP 上升沿到来有效）

③列出状态转换真值表

④由状态表转换真值表画出如下图示状态图

0S 、1S 、3S 、7S 、6S 、4S 这6个状态，形成了主循环电路，2S 、5S 为

无效循环

100000111101111111111110101Q 1

Q 2n

Q 1

n+1

Q 2

n+1

0001000000000000Q 0

Q 0

n+1

11110

Q 1n

Q 2

Q 1n+1

Q 2

n+1

Q 0

n+1

S 0

S 0S 1S 1S 2S 2S 3S 3S 4S 4S 5S 5S 6

S 6S 7S 7

有效循环

无效循环

⑤ 逻辑功能分析

由状态图可以看出，此电路正常工作时，每经过6个时钟脉冲作用后，电路的状态循环一次，因此该电路为六进制计数器，电路中有2个无效状态，构成无效循环，它们不能自动回到主循环，故电路没有自启动能力。三、同步时序电路设计

同步时序设计一般按如下步骤进行： 1）根据设计要求画出状态逻辑图； 2）状态化简； 3）状态分配；

4）选定触发器的类型，求输出方程、状态方程和驱动方程； 5）根据方程式画出逻辑图；

6）检查电路能否自启动，如不能自启动，则应采取措施加以解决。例：用JK 触发器设计一同步时序电路，其状态如下表所示，分析如图示同步时序电路。

10/0101

Q 1

Q 2

Q 1

n+1

Q 2

n+1

11000

01/0Y A=0A=111/000/1

11/000/001/010/1

解：

由题意，状态图已知，状态表已知。故进行状态分配及求状态方程，输出方程。

由于有效循环数N=4，设触发器个数为K,则k 2≥4 得到K=2. 故选用2个JK 触发器，将状态表列为真值表，求状态方程及输出方程。

Y 的卡偌图：

0+n Q 的卡偌图： 11+n Q 的卡偌图：

n n

n n n n n n Q Q A Q Q A Q AQ Q Q A Q 010*******+++=+

=n n n n n n Q Q A AQ Q Q A Q A 100100)()(+++ =（A )0n Q ⊕n n n Q Q A Q 101)(⊕+

将n n Q Q 011=+

=+11n Q （A )0n Q ⊕n n n Q Q A Q 101)(⊕+分别写成JK 触发器的标准形式：

000000001110111110110111101Q 1n Q 1n+1

Q 2n+10110000000000101Q 0n 01101A Y 000001A 010*******Q 1n Q 0n Y=Q 1n 1

Q 0n 101101

A 010*******Q 1n Q 0

n Q 0n+1

Q 0

n 000111

A 01

00011011Q 1n

Q 0

数字电子技术期末考试试卷

09级2011年数字电子技术考试试卷开课学院：通信工程学院一、填空题：（每空1分，共14分） 1、数制转换：，。 2、若A/D转换器（包括取样—保持电路）输入模拟电压信号的最高变化频率为10kHZ，则取样频率的下限为（）。 3、正数的补码和它的（）相同，负数的补码可通过将（）得到。 4、试列出3种输出端可以并联使用的门电路：（）、（）、（）。 5、（）和（）是构成各种复杂数字系统的基本逻辑单元。 6、（）和（）是衡量A/D转换器和D/A转换器性能优劣的主要标志。二、化简题：（每小题6分，共12分）（1）、用逻辑函数公式某法证明:

B’CD’+BC’D+ACD+A’BC’D’+A’B’CD+BC’D’+BCD=B’C+BC’+CD。（2）、试用卡诺图法化简下式，要求画出卡诺图，并勾圈化简：。三、由与非门构成的某表决电路如图1所示，其中ABCD表示4个人，L=1时表示决议通过。（共10分）（1）试分析电路，说明决议通过的情况有几种。（2）分析ABCD四个人中，谁的权利最大。

图1 四、某逻辑函数的真值表如表1.2所示，试将74HC153扩展为8选1数据选择器，再实现该逻辑函数。74HC153的功能与逻辑符号分别见表1.1和图2。（共15分）

五、已知74LS138的逻辑符号见图3，逻辑功能见表2.试画出用两片74LS138组成4线-16线译码器的接线图，并说明设计原理。（共10分）图3 表2、74LS138功能表使能端选择输入端输出端 S1 A2 A1 A0 × 1 0 ×××× ××× 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 0 1 0 0 0 0 0 0 1 0 1 0 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1

《数字电路》期末模拟试题及答案

- 1 - 一、填空题 1. PN 结具有单向导电性。正向偏置时，多子以扩散运动为主，形成正向电流；反向偏置时，少子漂移运动，形成反向饱电流。 2. 双极型晶体三极管输出特性曲线的三个工作区是放大区、截止区、饱和区。 3. 已知三态与非门输出表达式C AB F ?=，则该三态门当控制信号C 为高电平时，输出为高阻态。 4. 十进制数211转换成二进制数是(11010011)2；十六进制数是(D3)16。 5. 将若干片中规模集成电路计数器串联后，总的计数容量为每片计数容量的乘积。 6. 若用触发器组成某十一进制加法计数器，需要四个触发器，有五个无效状态。 7. 同步RS 触发器的特性方程为n 1n Q R S Q +=+；约束方程为RS=0 。 8. 下图所示电路中，Y 1 ＝B A Y 1=；Y 2 ＝；Y 3 ＝AB Y 3= 二、选择题 1. 下列函数中，是最小项表达式形式的是＿＿＿＿ c ＿＿＿＿＿。 A. Y=A+BC B. Y=ABC+ACD C. C B A C B A Y +?= D. BC A C B A Y +?= 2. 要实现n 1n Q Q =+,JK 触发器的J 、K 取值应为＿＿d ＿＿＿。 A ． J=0，K=0 B. J=0，K=1 C. J=1，K=0 D. J=1，K=1 3．数值[375]10与下列哪个数相等＿b ＿＿。 A ． [111011101]2 B. [567]8 C. [11101110]BCD D. [1F5]16 4．属于组合逻辑电路的是＿＿＿＿＿b ＿＿＿＿＿＿ A ．触发器 B. 全加器 C. 移位寄存器 D. 计数器 5．M 进制计数器状态转换的特点是：设定初态后，每来＿c ＿＿个计数脉冲CP ，计数器重新 B 2 B V CC Y 1

电子科技大学期末数字电子技术考试题a卷-参考答案教学内容

电子科技大学二零零九至二零一零学年第二学期期末考试数字逻辑设计及应用课程考试题 A 卷（120分钟）考试形式：闭卷考试日期2010年7月12日课程成绩构成：平时 20 分，期中 20 分，实验 0 分，期末 60 分一、To fill your answers in the blanks （1’×25） 1. If [X]10= - 110, then [X]two's-complement =[ 10010010 ]2, [X]one's-complement =[ 10010001 ]2. (Assumed the number system is 8-bit long) 2. Performing the following number system conversions: A. [10101100]2=[ 000111010010 ]2421 B. [1625]10=[ 0100100101011000 ]excess-3 C. [ 1010011 ]GRAY =[ 10011000 ]8421BCD 3. If ∑=C B A F ,,)6,3,2,1(, then F D ∑=C B A ,,( 1，4，5，6 )=C B A ,,∏(0，2，3，7 ). 4. If the parameters of 74LS-series are defined as follows: V OL max = 0.5 V , V OH min = 2.7 V , V IL max = 0.8 V , V IH min = 2.0 V , then the low-state DC noise margin is 0.3V ,the high-state DC noise margin is 0.7V . 5. Assigning 0 to Low and 1 to High is called positive logic. A CMOS XOR gate in positive logic is called XNOR gate in negative logic. 6. A sequential circuit whose output depends on the state alone is called a Moore machine. 7. To design a "001010" serial sequence generator by shift registers, the shift register should need 4 bit as least. 8. If we use the simplest state assignment method for 130 sates, then we need at least

数字电子技术期末复习题库及答案完整版

数字电子技术期末复习题库及答案 HEN system office room 【HEN16H-HENS2AHENS8Q8-HENH1688】

第1单元能力训练检测题一、填空题 1、由二值变量所构成的因果关系称为逻辑关系。能够反映和处理逻辑关系的数学工具称为逻辑代数。 2、在正逻辑的约定下，“1”表示高电平，“0”表示低电平。 3、数字电路中，输入信号和输出信号之间的关系是逻辑关系，所以数字电路也称为逻辑电路。在逻辑关系中，最基本的关系是与逻辑、或逻辑和非逻辑。 4、用来表示各种计数制数码个数的数称为基数，同一数码在不同数位所代表的权不同。十进制计数各位的基数是10，位权是10的幂。 5、8421 BCD码和2421码是有权码；余3码和格雷码是无权码。 6、进位计数制是表示数值大小的各种方法的统称。一般都是按照进位方式来实现计数的，简称为数制。任意进制数转换为十进制数时，均采用按位权展开求和的方法。 7、十进制整数转换成二进制时采用除2取余法；十进制小数转换成二进制时采用乘2取整法。 8、十进制数转换为八进制和十六进制时，应先转换成二进制，然后再根据转换的二进数，按照三个数码一组转换成八进制；按四个数码一组转换成十六进制。 9、逻辑代数的基本定律有交换律、结合律、分配律、反演律和非非律。 10、最简与或表达式是指在表达式中与项中的变量最少，且或项也最少。 13、卡诺图是将代表最小项的小方格按相邻原则排列而构成的方块图。卡诺图的画图规则：任意两个几何位置相邻的最小项之间，只允许一位变量的取值不同。 14、在化简的过程中，约束项可以根据需要看作1或0。二、判断正误题 1、奇偶校验码是最基本的检错码，用来使用PCM方法传送讯号时避免出错。（对） 2、异或函数与同或函数在逻辑上互为反函数。（对） 3、8421BCD码、2421BCD码和余3码都属于有权码。（错） 4、二进制计数中各位的基是2，不同数位的权是2的幂。（对）

数字电子技术基础期末考试试卷及答案1[1]

填空题 1． (30.25) 10 = ( ) 2 = ( ) 16 。 2 . 逻辑函数L = + A+ B+ C +D = 1 。 3 . 三态门输出的三种状态分别为：、和。 4 . 主从型JK触发器的特性方程= 。 5 . 用4个触发器可以存储位二进制数。 6 . 存储容量为4K×8位的RAM存储器，其地址线为 12 条、数据线为 8 条。二、选择题1.设下图中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（C ）图。 2.下列几种TTL电路中，输出端可实现线与功能的电路是（ D）。 A、或非门 B、与非门 C、异或门 D、OC门 3.对CMOS与非门电路，其多余输入端正确的处理方法是（D ）。 A通过大电阻接地（>1.5KΩ） B、悬空 C、通过小电阻接地（<1KΩ） D、通过电阻接V CC 4.图2所示电路为由555定时器构成的（A ）。 A、施密特触发器 B、多谐振荡器 C、单稳态触发器 D、T触发器 5.请判断以下哪个电路不是时序逻辑电路（C ）。 A、计数器 B、寄存器 C、译码器 D、触发器 6．下列几种A/D转换器中，转换速度最快的是（A ）。 A、并行A/D转换器 B、计数型A/D转换器 C、逐次渐进型A/D转换器 B、 D、双积分A/D转换器 7．某电路的输入波形 u I 和输出波形 u O 如下图所示，则该电路为（ C）。

A、施密特触发器 B、反相器 C、单稳态触发器 D、JK触发器 8．要将方波脉冲的周期扩展10倍，可采用（C ）。 A、10级施密特触发器 B、10位二进制计数器 C、十进制计数器 B、D、10位D/A转换器 9、已知逻辑函数与其相等的函数为（ D）。 A、 B、 C、 D、 10、一个数据选择器的地址输入端有3个时，最多可以有（ C）个数据信号输出。 A、4 B、6 C、8 D、16 三、逻辑函数化简（每题5分，共10分） 1、用代数法化简为最简与或式 Y= A + 2、用卡诺图法化简为最简或与式 Y= + C +A D，约束条件：A C + A CD+AB=0 四、分析下列电路。（每题6分，共12分） 1、写出如图1所示电路的真值表及最简逻辑表达式。

数字电子技术期末试题库

【数字电子技术】【试题库】一、填空题 1.电子电路中的信号可分为两大类，即模拟信号和。 2.数字信号是时间上和上都不连续的信号。 3.十进制数176转换成二进制数为。 4.二进制数11010011转换成十进制数为。 5.所谓二-十进制编码，就是用若干位二进制码元按一定的规律排列起来表示十进制数的过程，也称为码。 6.目前，国际最通用的处理字母、专用符号和文字的二进制代码就是美国标准信息交换码，即码。 ?+?=。 7.二进制数的逻辑运算0111 8. 二进制数的逻辑运算11=。 ⊕=。 9. 二进制数的逻辑运算11 +?=。 10.利用逻辑代数公式，对右式进行化简，A A B ++?=。 11.利用逻辑代数公式，对右式进行化简，A B A B 12.逻辑代数的三条重要规则分别是代入规则、反演规则和。 13.由n个逻辑变量组成的不同最小项个数为个。 14.由n个变量组成的“与或”逻辑表达式，若其中每一项均是关于n个逻辑变量的最小项，则称这一表达式为。 15.利用卡诺图求解最简逻辑表达式时，需要画方格圈，其中有三条要求：将2n个值为1的方格划为一个方格圈，方格圈的数量应（越少/越多）越好，方格圈所含的方格数应（越少/越多）越好。 16.三极管作为开关元件，通常工作在截止区和。 17.集成门电路主要有TTL门电路和。 18.三态门电路的输出有高电平、低电平和共3种状态。 19.TTL集成门电路是由半导体构成的，由于它工作速度快，带负载和抗干扰能力强，因而在数字电路中应该广泛。 20.根据逻辑功能的不同特点，数字逻辑电路可以分为两大类：组合逻辑电路和。 21.在组合逻辑电路中，当输入信号改变状态时，输出端可能出现干扰脉冲，从而导致逻辑电路产生错误输出的现象，称为。 22.触发器有两种稳定状态，即0状态和。 23.RS触发器由两个门电路首尾相连构成。 24.为了避免基本RS触发器输出存在不确定的情况，对其输入端设置了相应的约束条件是。

数字电路期末复习题

. 第一套一、选择题（本大题共10道小题，每小题2分，共20分。） 1. 用编码器对16个信号进行编码，其输出二进制代码的位数是( ) A.2位 B.3位 C.4位 D.16位 2. 逻辑函数F=(A+B)(B+C )的对偶式F ′=( ) A.B A +B C B.AB+B C C. B A +C D.AB+B C 3.一个8选一数据选择器的地址输入端有_______个。( ) A.1 B.2 C.3 D.4 4.同步时序电路和异步时序电路比较，其差异在于后者( ) A.没有触发器 B.没有统一的时钟脉冲控制 C.没有稳定状态 D.输出只与内部状态有关 5. 如下图所示电路中，只有______不能实现Q n+1 =n Q 。( ) 6.下列各函数等式中无冒险现象的函数式有（） A.F= F=C B +AC+A B+BC+A B +C A B.F=C A +BC+A B C.F=A C +BC+A B +A B D.C B +AC+A B 7.JK 触发器在CP 作用下，若状态必须发生翻转，则应使（） A.J=K=0 B.J=K=1 C.J=O ，K=1 D.J=1，K=0 8. 下列电路中，不属于组合逻辑电路的是( ) A.编码器 B.全加器 C.寄存器 D.译码器 9. 可以用来实现并/串转换和串/并转换的器件是( ) A.计数器 B.全加器 C.移位寄存器 D.存储器 10. 自动产生矩形波脉冲信号为( ) A.施密特触发器 B.单稳态触发器 C.T 触发器 D.多谐振荡器

1. 八进制数(34.2 ) 8的等值二进制数为；十进制数98 的8421BCD 码为。 2. 二极管内含PN结，PN结在导电性能上的最大特点是_______________。 3.函数 ) (D C A AB A Y+ + + = ，其反函数为，对偶式为。 4.常见的脉冲产生电路有，常见的脉冲整形电路有。 5. A/D转换器的主要参数有，。 6. 四位环型计数器和扭环形计数器，初始状态是1000，经过5个时钟脉冲后，状态分别为和。 7. 对于JK触发器的两个输入端，当输入信号相反时构成触发器，当输入信号相同时构成触发器。 8. 时序逻辑电路的输出不仅和____ ___有关，而且还与___ ________有关。 9. TTL或非门多余输入端应．三态门的输出除了有高、低电平外，还有一种输出状态叫态 10. D触发器的特征方程为，JK触发器的特征方程为。三、作图题（本大题共2道小题，每小题6分，共12分。） 1、如下图所示，根据CP波形画出Q波形。（设各触发器的初态均为1） 2、试说明如下图所示的用555 定时器构成的电路功能，求出U T+、U T-和ΔU T，得分阅卷人

数字电子技术期末考试题及答案(经典)

xxx~xxx学年第x学期《数字电子技术》期末复习题第一部分题目一、判断题（每题2分,共30分。描述正确的在题号前的括号中打“√”，错误的打“×”）【】1、二进制有0 ~ 9十个数码，进位关系为逢十进一。【】2、（325）8 ＞（225）10 【】3、十进制数整数转换为二进制数的方法是采用“除2取余法”。【】4、在二进制与十六进制的转换中，有下列关系：（100111010001）2=（9D1）16 【】5、8421 BCD码是唯一能表示十进制数的编码。【】6、十进制数85的8421 BCD码是101101。【】7、格雷码为无权码，8421 BCD为有权码。【】8、数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。【】9、逻辑变量的取值，１比０大。【】10、在逻辑代数中，逻辑变量和函数均只有0和1两个取值，且不表示数量的大小。【】11、逻辑运算1+1=1 【】12、逻辑运算A+1+0=A 【】13、因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。【】14、在时间和幅度上均不连续的信号是数字信号，所以语音信号是数字信号。【】15、逻辑函数的运算次序为：先算括号内，后算括号外；先求与，再求或，最后求非。【】16、AB A C BC AB A C ++=+ 【】17、逻辑函数表达式的化简结果是唯一的。【】18、逻辑真值表、逻辑表达式、逻辑图均是逻辑关系的描述方法。【】19、n个变量组成的最小项总数是2n个。【】20、逻辑函数的化简方法主要有代数化简法和卡诺图化简法。【】21、逻辑函数化简过程中的无关项一律按取值为0处理。【】22、数字电路中晶体管工作在开关状态，即不是工作在饱和区，就是工作在截止区。【】23、TTL或非门的多余输入端可以接高电平。【】24、某一门电路有三个输入端A、B、C，当输入A、B、C不全为“1”时，输出Y为“0”，输入A、B、C全为高电平“1”时，输出Y为“1”，此门电路是或门电路。【】25、将三输入与非门中的两个输入端都接高电平，就可以实现非门功能。【】26、基本的逻辑关系有与、或、非三种，其实现单元电路分别为与非门和或非门两种。【】27、CMOS门电路的输入电流大于TTL门电路的输入电流。【】28、组合逻辑电路的基本组成单元是门电路。【】29、组合电路没有记忆功能。【】30、组合电路是一种具有记忆功能的逻辑电路。

数字电子期末考试练习题

第一部分门电路一、填空题 1. 数字集成电路按开关元件不同，可分为 TTL 集成电路和 CMOS 集成电路两大类。 2. 数字电路中的三种基本逻辑门电路是与门、或门、非门。 3.三态门是在普通门的基础上增加控制电路构成的，它的三种输出状态是高电平、低电平和高阻态。 4. 与门、与非门的闲置输入端应接高电平；或门、或非门的闲置输入端应接低电平。 5. 图1所示三态门在1EN =时，Y 的输出状态是高阻态。 6. 利用TTL 与非门实现输出线与应采用 OC 门，实现总线传输应采用三态门。 7. 图2为几种常见逻辑门电路的逻辑符号，试分别写出其名称和逻辑表达式。名称逻辑表达式名称逻辑表达式（a ）与门 Y=AB ；（b ）非门；（c ）与非门；（d ）或非门。 8. 当决定某一件事情的多个条件中有一个或一个以上具备时，该件事情就会发生，这种关系称为或逻辑关系。二、选择题 1. 下列几种逻辑门中，能用作反相器的是 C 。 A. 与门 B. 或门 C. 与非门 2. 下列几种逻辑门中，不能将输出端直接并联的是 B 。 A. 三态门 B. 与非门 C. OC 门 3. TTL 与非门的输入端在以下四种接法中，在逻辑上属于输入高电平的是 C 。 A. 输入端接地 B. 输入端接同类与非门的输出电压 C. 输入端经10k Ω电阻接地 D. 输入端经51Ω电阻接地 4. TTL 与非门的输入端在以下4种接法中，在逻辑上属于输入低电平的是 D 。 A. 输入端经10k Ω电阻接地 B. 输入端接同类与非门的输出电压 C. 输入端悬空 D. 输入端经51Ω电阻接地 5. 逻辑电路如图3所示，该电路实现的逻辑关系为 C 。 A. Y AB = B. Y AB = C. Y AB = D. Y A B =+ EN EN ＆ ▽ Y A B 图1 填空题5用图＆ A B Y (a Y A B ＆ Y A B ≥1 (d) (c) 图2 填空题7用图 1 A (b

数字电路期末考试试卷及答案

2010-2011学年度第一学期 09级电子技术基础（数字部分）期末考试试卷一、填空题（本大题共15小题，每空1分，总计30分） 1、 (127)10= ( )2= ( ) 8421BCD。 2、5个变量可构成个最小项，全体最小项之和为。 3、基本逻辑运算有、、 3种。 4、描述逻辑函数各个变量取值组合和函数值对应关系的表格叫。 5、3线—8线译码器74LS138处于译码状态时，当输入A2A1A0=011时，输出= 。 6、对于T触发器，当T= 时，触发器处于保持状态。 7、某计数器的输出波形如图1所示，该计数器是进制计数器。 CP Q 1 Q 2 Q （图1） 8、触发器有个稳定状态，用来寄存和。这种无外加触发信号时能维持原态不变的功能称功能。在外加触发信号作用下，触发器状态。 9、要完成二进制代码转换为十进制数，应选择的电路是：。 10、所谓计数器，是指能和输入脉冲个数的逻辑部件，它是利用触发器的功能来实现的。 11、对于JK触发器，若J=K，则可完成触发器的逻辑功能；若K= J，则可完成触发器的逻辑功能。 12、加法器是用来完成二进制数的加法运算的，它分为和。 13、用表示某些特定含义的代码就称为编码；而把的过程称为，它是编码的逆过程。 14、一个十进制加法计数器需要由个JK触发器组成。 15、3位二进制计数器累计脉冲个数为；4位二进制计数器累计脉冲个数为。二、单项选择题（本大题共10小题，每小题2分，总计20分） 1、要将方波脉冲的周期扩展16倍，可采用：。 A、16进制计数器 B、十位二进制计数器 2、能实现串行数据变换成并行数据的是：。 A、编码器 B、译码器 C、移位寄存器 D、二进制计数器3、构成4位寄存器应选用个触发器。 A、2 B、4 C、6 D、8 4、对于由3个D触发器组成的单向移位寄存器，3位串行输入数码全部输入寄存器并全部串行输出，则所需要的移位脉冲的数量为。 A、12 B、6 C、3 D、2 5、具有“置0”、“置1”、“保持原状”、“状态翻新”，被称为全功能的触发器的是。 A、D触发器 B、T触发器 C、JK触发器 D、同步RS触发器 6、在触发脉冲作用下，每来一个触发脉冲，触发器的状态就翻转一次的触发器是：。 A、D触发器 B、T，触发器 C、JK触发器 D、同步RS触发器 7、对于基本RS触发器，若S=R=0，则。 A、Q=Q=0 B、Q=Q=1 C、Q=1，Q=0 D、Q=1，Q=0 8、存储8位二进制信息要个触发器。 A、2 B、4 C、6 D、8 9、对于一个共阳极型数码管，若译码器输出送数码管驱动的abcdefg=0000110，则显示的字符为。 A、2 B、3 C、E D、F 10、在下列逻辑电路中，不是组合逻辑电路的是：。 A、译码器 B、运算放大器 C、全加器 D、编码器三、问答及作图题（本大题共4小题，每小题8分，共32分） 1、触发器的描述方法有哪些？请列举其中四种。 2、异步计数器在结构上有何特点？同步计数器在结构上有何特点？ 3、两个D触发器构成的电路如图二所示，设初态Q0=Q1=1，试画出在5个脉冲作用下Q0、 Q、Q1 、 1 Q端的输出波形。 CP （图二） Q Q Q1 CP 1 Q

《数字电路》期末模拟试题及答案 3

1. 当PN 结外加正向电压时，PN 结中的多子＿＿＿＿＿＿形成较大的正向电流。 2. NPN 型晶体三极管工作在饱和状态时，其发射结和集电结的外加电压分别处于＿＿＿＿＿＿偏置和＿＿＿＿＿＿＿偏置。 3. 逻辑变量的异或表达式为：_____________________B A =⊕。 4. 二进制数A=1011010；B=10111，则A -B=＿＿＿＿＿＿＿。 5. 组合电路没有＿＿＿＿＿＿功能，因此，它是由＿＿＿＿＿＿组成。 6. 同步RS 触发器的特性方程为：Q n+1 =＿＿＿＿＿＿,其约束方程为：＿＿＿＿＿＿。 7. 将BCD 码翻译成十个对应输出信号的电路称为＿＿＿＿＿＿＿＿，它有＿＿＿个输入端，＿＿＿＿输出端。 8. 下图所示电路中，Y 1 Y 3 ＝＿＿＿＿＿＿。 1. 四个触发器组成的环行计数器最多有＿＿＿＿个有效状态。 A.4 B. 6 C. 8 D. 16 2. 逻辑函数D C B A F +=，其对偶函数F * 为＿＿＿＿＿＿＿＿。 A ．()()D C B A ++ B. ()()D C B A ++ C. ()()D C B A ++ 3. 用8421码表示的十进制数65，可以写成＿＿＿＿＿＿。 A ．65 B. [1000001]BCD C. [01100101]BCD D. [1000001]2 4. 用卡诺图化简逻辑函数时，若每个方格群尽可能选大，则在化简后的最简表达式中。 A ．与项的个数少 B . 每个与项中含有的变量个数少 C . 化简结果具有唯一性 A 1 A B 3

5. 已知某电路的真值表如下，该电路的逻辑表达式为。 A ．C Y = B . AB C Y = C ．C AB Y += D ．C C B Y += 化简下列逻辑函数，写出最简与或表达式: 1．证明等式:AB B A B A B A +?=+ 2． Y 2＝Σm （0，1，2，3，4，5，8，10，11，12） 3． Y 3＝ABC C AB C B A C B A + ++? 分析设计题: 1．双四选一数据选择器如图所示，其功能表达式如下。现要实现八选一数据选择器的功能（地址信号为 A 2A 1A 0，数据输入端信号为 D 7 ~ D 0 ），请画出电路连接图。 1A A A A D Y =(2D Y =( ２．TTL

数字逻辑电路期末考试试卷及答案

期末考试试题（答案）一、选择题（每小题2分，共20分） 1．八进制（273）8中，它的第三位数2 的位权为___B___。 A．(128)10B．(64)10C．(256)10 D．(8)10 2. 已知逻辑表达式C B C A AB F+ + =，与它功能相等的函数表达式 _____B____。 A．AB F=B．C AB F+ = C．C A AB F+ =D．C B AB F+ = 3. 数字系统中，采用____C____可以将减法运算转化为加法运算。 A．原码B．ASCII码C．补码D．BCD码4．对于如图所示波形,其反映的逻辑关系是___B_____。 A．与关系B．异或关系C．同或关系D．无法判断 5．连续异或1985个1的结果是____B_____。 A．0B．1 C．不确定D．逻辑概念错误 6. 与逻辑函数D C B A F+ + + =功能相等的表达式为___C_____。 A．D C B A F+ + + =B．D C B A F+ + + = C．D C B A F=D．D C B A F+ + = 7．下列所给三态门中，能实现C=0时，F=AB；C=1时，F为高阻态的逻辑功能的是____A______。 B A F & ? F B A &

8. 如图所示电路，若输入CP脉冲的频率为100KHZ，则输出Q的频率为_____D_____。 A． 500KHz B．200KHz C． 100KHz D．50KHz 9．下列器件中，属于时序部件的是_____A_____。 A．计数器B．译码器C．加法器D．多路选择器 10．下图是共阴极七段LED数码管显示译码器框图，若要显示字符“5”，则译码器输出a～g应为____C______。 A． 0100100 B．1100011 C． 1011011 D．0011011 二、填空题（每小题2分，共20分） 11.TTL电路的电源是__5__V，高电平1对应的电压范围是__2.4-5____V。 12.N 个输入端的二进制译码器，共有___N2____个输出端。对于每一组输入代码，有____1____个输出端是有效电平。 13.给36个字符编码，至少需要____6______位二进制数。 14.存储12位二进制信息需要___12____个触发器。

数字电路期末试卷

2015-2016年第一学年度汕尾市职业技术学校电子线路期末考试(开卷) 班级___________ 姓名__________ 分数__________ 一选择题（本大题共十道小题，每小题2分） 1、模拟电路中晶体管大多工作于( )。 A．放大状态 B.截止状态 C.击穿状态 D.饱和状态 2、当逻辑函数有n个变量时，共有( )个变量取值组合？ A. n B. 2n C. n2 D. 2n 3、十进制数25用8421BCD码表示为( )。 A、10 101 B、0010 0101 C、100101 D、100101 4、下列逻辑式中，正确的逻辑公式是( )。 A．A+B=A B B. A+B=A B + C. A+B=AB D. A+= 00 5、二输入端的与非门，其输入端为A、B，输出端为Y,则其表达式Y= （）。 A、AB B、AB C、B A+D、A+B 6、逻辑式A+BC=( )。 A .A+ B B.A+ C C.（A+B）（A+C） D.B+C 7、辑电路如图示，其逻辑式为( )。 A.F=A+BC B、F=A B C ?+ C、F=A B C ++D、F=A·BC

1 1& ≥1 1F A B C 8、一个T触发器，在T=0时，加上时钟脉冲，则触发器（）。 A、保持原态 B、置0 C、置1 D、翻转 9、欲对全班43个学生以二进制代码编码表示，最少需要二进制码的位数是（）。 A、5 B、6 C、8 D、43 10、下列电路中，不属于组合逻辑电路的是( ) A．译码器B．全加器 C．寄存器 D．编码器二填空题（本大题共十小题每小题2分） 1、数字信号的特点是在上和上都是断续变化的，其高电平和低电平常用和来表示。 2、OC门的输出端可并联使用，实现________功能；三态门可用来实现 ______________。 3、(35)10 =（）2 = ( )8421BCD 4、基本逻辑运算有________、________、________3种。 5、在RS、JK、T和D触发器中，_____触发器的逻辑功能最多。 6、组合电路由________________构成，它的输出只取决于_ ________________ 而与原状态无关。

《数字电路》期末模拟试题及答案

数字电子电路模拟试题-3 题号一二三四总分得分一、填空题（共30分） 1. 逻辑变量的异或表达式为： _____________________ =⊕B A B A B A + 2. 二进制数A=1011010；B=10111，则A -B=＿＿(1000011)2＿＿＿＿＿。 3. 组合电路没有＿＿＿＿＿＿功能，因此，它是由＿＿＿＿＿＿组成。 4. 同步RS 触发器的特性方程为：Q n+1 =＿＿＿＿＿＿,其约束方程为：＿＿＿＿＿＿。 5. 将BCD 码翻译成十个对应输出信号的电路称为＿＿＿＿＿＿＿＿，它有＿＿＿个输入端，＿＿＿＿输出端。 6. 下图所示电路中，Y 1 ＝＿＿＿＿＿＿；Y 2 ＝＿＿＿＿＿＿；Y 3 ＝＿＿＿＿＿＿。二、选择题(共 20分) 1. 四个触发器组成的环行计数器最多有＿＿＿＿个有效状态。 A.4 B. 6 C. 8 D. 16 2. 逻辑函数D C B A F +=，其对偶函数F * 为＿＿＿＿＿＿＿＿。 A ．( )()D C B A ++ B. ()()D C B A ++ C. ()()D C B A ++ 得分评卷人得分评卷人 A 1 B Y 2 A B C Y 1 A B Y 3

3. 用8421码表示的十进制数65，可以写成＿＿＿＿＿＿。 A ．65 B. [1000001]BCD C. [01100101]BCD D. [1000001]2 4. 用卡诺图化简逻辑函数时，若每个方格群尽可能选大，则在化简后的最简表达式中。 A ．与项的个数少 B . 每个与项中含有的变量个数少 C . 化简结果具有唯一性 5. 已知某电路的真值表如下，该电路的逻辑表达式为。 A ．C Y = B . AB C Y = C ．C AB Y += D ．C C B Y += A B C Y A B C Y 0 0 0 0 1 0 0 0 0 0 1 1 1 0 1 1 0 1 0 0 1 1 0 1 0 1 1 1 1 1 1 1 三、化简下列逻辑函数，写出最简与或表达式：（共20分） 1．证明等式:AB B A B A B A +?=+ 2． Y 2＝Σm （0，1，2，3，4，5，8，10，11，12） 3． Y 3＝ABC C AB C B A C B A +++? 四、分析设计题 (共 30分) 1．双四选一数据选择器如图所示，其功能表达式如下。现要实现八选一数据选择器的功能（地址信号为 A 2A 1A 0，数据输入端信号为 D 7 ~ D 0 ），请画出电路连接图。 101130112011101101S A A D A A D A A D A A D Y ?++?+?=)( 201230122012101202S A A D A A D A A D A A D Y ?++?+?=)( 得分评卷人得分评卷人 Y 1 Y 2 A S

山东大学数字电子技术期末试卷及答案.

试卷A 一、选择题（从每小题的四个备选答案中，选出一个正确答案，并将其号码填在括号内，每小题2分，共20分） 1.将十进制数（18）10转换成八进制数是[ ] ①20 ②22 ③21 ④23 2. 三变量函数 ()BC A C B A F+ = , ,的最小项表示中不含下列哪项[ ] ①m2 ②m5 ③m3 ④m7 3.一片64k×8存储容量的只读存储器（ROM），有[ ] ①64条地址线和8条数据线②64条地址线和16条数据线 ③16条地址线和8条数据线④16条地址线和16条数据线 4.下列关于TTL与非门的输出电阻描述中，正确的是[ ] ①门开态时输出电阻比关态时大②两种状态都是无穷大输出电阻 ③门关态时输出电阻比开态时大④两种状态都没有输出电阻 5.以下各种ADC中，转换速度最慢的是[ ] ①并联比较型②逐次逼进型 ③双积分型④以上各型速度相同 6. 关于PAL器件与或阵列说法正确的是[ ] ①只有与阵列可编程②都是可编程的 ③只有或阵列可编程④都是不可编程的 7. 当三态门输出高阻状态时，输出电阻为[ ] ①无穷大②约100欧姆 ③无穷小④约10欧姆 8.通常DAC中的输出端运算放大器作用是[ ] ①倒相②放大 ③积分④求和 9. 16个触发器构成计数器，该计数器可能的最大计数模值是[ ] ①16 ②32 ③162④216 10.一个64选1的数据选择器有（）个选择控制信号输入端。[ ] ① 6 ②16 ③32 ④64

二、填空题（把正确的内容填在题后的括号内。每空1分，共15分。） 1．已知一个四变量的逻辑函数的标准最小项表示为 ()()13,11,9,8,6,4,3,2,0,,,m d c b a F ∑=，那么用最小项标准表示=* F ，以及=F ，使用最大项标准表示=F ，以及 =F 。 2．具有典型实用意义的可编程逻辑器件包括，，，。 3．为了构成4K ×16bit 的RAM ，需要块1K ×8bit 的RAM ，地址线的高位作为地址译码的输入，地址译码使用的是译码器。 4．在AD 的量化中，最小量化单位为Δ，如果使用四舍五入法，最大量化误差为 Δ，如果使用舍去小数法，最大量化误差为 Δ。 5．如果用J-K 触发器来实现T 触发器功能，则T,J,K 三者关系为；如果要用J-K 触发器来实现D 触发器功能，则D,J,K 三者关系为。三、简答题（每小题5分，共10分） 1．用基本公式和定理证明下列等式： ()ABC BC A C AB B C AB ++=+ 2．给出J-K 触发器的特征方程，状态转移真值表，状态转移图。四、分析题（25分） 1．8选1数据选择器CC4512的逻辑功能如表4.1所示。试写出图4.1所示电路输出端 F 的最简与或形式的表达式。（9分）表4.1 CC4512功能表 2. 如图4.2电路由CMOS 传输门构成。试写出输出端的逻辑表达式。（8分）

数字电子技术基础期末考试试卷及答案

数字电子技术基础试题（一）一、填空题 : （每空1分，共10分） 1． (30.25) 10 = ( ) 2 = ( ) 16 。 2 . 逻辑函数L = + A+ B+ C +D = 1 。 3 . 三态门输出的三种状态分别为：、和。 4 . 主从型JK触发器的特性方程= 。 5 . 用4个触发器可以存储位二进制数。 6 . 存储容量为4K×8位的RAM存储器，其地址线为 12 条、数据线为 8 条。二、选择题： (选择一个正确的答案填入括号内，每题3分，共30分 ) 1.设下图中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下, 输出电压波形恒为0的是：（C ）图。 2.下列几种TTL电路中，输出端可实现线与功能的电路是（ D）。 A、或非门 B、与非门 C、异或门 D、OC门 3.对CMOS与非门电路，其多余输入端正确的处理方法是（D ）。

A、通过大电阻接地（>1.5KΩ） B、悬空 C、通过小电阻接地（<1KΩ） B、 D、通过电阻接V CC 4.图2所示电路为由555定时器构成的（A ）。 A、施密特触发器 B、多谐振荡器 C、单稳态触发器 D、T触发器 5.请判断以下哪个电路不是时序逻辑电路（C ）。 A、计数器 B、寄存器 C、译码器 D、触发器 6．下列几种A/D转换器中，转换速度最快的是（A ）。 A、并行A/D转换器 B、计数型A/D转换器 C、逐次渐进型A/D转换器 B、 D、双积分A/D转换器 7．某电路的输入波形 u I 和输出波形 u O 如下图所示，则该电路为（ C）。 A、施密特触发器 B、反相器 C、单稳态触发器 D、JK触发器 8．要将方波脉冲的周期扩展10倍，可采用（C ）。 A、10级施密特触发器 B、10位二进制计数器 C、十进制计数器 B、D、10位D/A转换器 9、已知逻辑函数与其相等的函数为（ D）。 A、 B、 C、 D、 10、一个数据选择器的地址输入端有3个时，最多可以有（ C）个数据信号输出。 A、4 B、6 C、8 D、16 三、逻辑函数化简（每题5分，共10分） 1、用代数法化简为最简与或式

山东师范大学数字电路期末考试试卷

第1页（共8页）第2页（共8页）《数字电路》试卷姓名：__ _______ 班级：__________ 考号：___________ 成绩：____________ 本试卷共 6 页，满分100 分；考试时间：90 分钟；考试方式：闭卷题号一二三四（1）四（2）四（3）四（4）总分得分 1. 有一数码10010011，作为自然二进制数时，它相当于十进制数（），作为8421BCD 码时，它相当于十进制数（）。 2.三态门电路的输出有高电平、低电平和（）3种状态。 3．TTL 与非门多余的输入端应接（）。 4．TTL 集成JK 触发器正常工作时，其d R 和d S 端应接（）电平。 5. 已知某函数??? ??+??? ??++=D C AB D C A B F ，该函数的反函数F =（）。 6. 如果对键盘上108个符号进行二进制编码，则至少要（）位二进制数码。 7. 典型的TTL 与非门电路使用的电路为电源电压为（）V ，其输出高电平为（）V ，输出低电平为（）V ， CMOS 电路的电源电压为（） V 。 8．74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A 2A 1A 0=110时，输出 01234567Y Y Y Y Y Y Y Y 应为（）。 9．将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM 。该ROM 有（）根地址线，有（）根数据读出线。 10. 两片中规模集成电路10进制计数器串联后，最大计数容量为（）位。 11. 下图所示电路中， Y 1＝（）；Y 2 ＝（）；Y 3 ＝（）。 12. 某计数器的输出波形如图1所示，该计数器是（）进制计数器。 13．驱动共阳极七段数码管的译码器的输出电平为（）有效。二、单项选择题（本大题共15小题，每小题2分，共30分）（在每小题列出的四个备选项中只有一个是最符合题目要求的，请将其代码填写在题后的括号内。错选、多选或未选均无分。） 1. 函数F(A,B,C)=AB+BC+AC 的最小项表达式为( ) 。 A ．F(A,B,C)=∑m （0，2，4） B. (A,B,C)=∑m （3，5，6，7） C ．F(A,B,C)=∑m （0，2，3，4） D. F(A,B,C)=∑m （2，4，6，7） 2．8线—3线优先编码器的输入为I 0—I 7 ，当优先级别最高的I 7有效时，其输出012Y Y Y ??的值是（）。 A ．111 B. 010 C. 000 D. 101 3．十六路数据选择器的地址输入（选择控制）端有（）个。 A ．16 B.2 C.4 D.8 4. 有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP 作用下，四位数据的移位过程是（）。 A. 1011--0110--1100--1000--0000 B. 1011--0101--0010--0001--0000 C. 1011--1100--1101--1110--1111 D. 1011--1010--1001--1000--0111 5．已知74LS138译码器的输入三个使能端（E 1=1， E 2A = E 2B =0）时，地址码A 2A 1A 0=011，则输出 Y 7 ～Y 0是( ) 。 A. 11111101 B. 10111111 C. 11110111 D. 11111111 6. 一只四输入端或非门，使其输出为1的输入变量取值组合有( )种。 A ．15 B ．8 C ．7 D ．1 7. 随机存取存储器具有( )功能。 A.读/写 B.无读/写 C.只读 D.只写 8．N 个触发器可以构成最大计数长度（进制数）为( )的计数器。 A.N B.2N C.N 2 D.2N 9．某计数器的状态转换图如下，其计数的容量为( ) A ．八 B. 五 C. 四 D. 三 A B Y 1 Y 2 Y 3 000 001 010 011 100 101 110 111

《数字电路》期末模拟试题及答案

一、填空题 1. PN 结具有单向导电性。正向偏置时，多子以扩散运动为主，形成正向电流；反向偏置时，少子漂移运动，形成反向饱电流。 2. 双极型晶体三极管输出特性曲线的三个工作区是放大区、截止区、饱和区。 3. 已知三态与非门输出表达式C AB F ?=，则该三态门当控制信号C 为高电平时，输出为高阻态。 4. 十进制数211转换成二进制数是()2；十六进制数是(D3)16。 5. 将若干片中规模集成电路计数器串联后，总的计数容量为每片计数容量的乘积。 6. 若用触发器组成某十一进制加法计数器，需要四个触发器，有五个无效状态。 7. 同步RS 触发器的特性方程为n 1n Q R S Q +=+；约束方程为RS=0 。 8. 下图所示电路中，Y 1 ＝B A Y 1= 2Y 3 ＝AB Y 3= 二、选择题 1. 下列函数中，是最小项表达式形式的是＿＿＿＿c ＿＿＿＿＿。 A. Y=A+BC B. Y=ABC+ACD C. C B A C B A Y +?= D. BC A C B A Y +?= 2. 要实现n 1n Q Q =+,JK 触发器的J 、K 取值应为＿＿d ＿＿＿。 A ． J=0，K=0 B. J=0，K=1 C. J=1，K=0 D. J=1，K=1 3．数值[375]10与下列哪个数相等＿b ＿＿。 A ． [1]2 B. [567]8 C. []BCD D. [1F5]16 4．属于组合逻辑电路的是＿＿＿＿＿b ＿＿＿＿＿＿ A ．触发器 B. 全加器 C. 移位寄存器 D. 计数器 A B 2 A B Y 1

5．M 进制计数器状态转换的特点是：设定初态后，每来＿c ＿＿个计数脉冲CP ，计数器重新回到初态。 A ． M-1 B. M+1 C. M 6．为了把杂乱的、宽度不一的矩形脉冲信号，整形成具有固定脉冲宽度的矩形波信号输出，我们应选用＿b ＿＿电路。 A ．施密特触发器 B. 单稳态触发器 C. 多谐震荡器三、化简下列逻辑函数，写出最简与或表达式 1． D C B CD A B A Y 1++++= 2． Y 2＝Y 2(A,B,C)=Σm （0，2，3，4，5，7） 3． Y 3＝Y 3(A,B,C,D)=Σm （1，3，5，7，9）+Σd （10，11，12，13，14，15）四、分析设计题