数电课程设计计时器

某某学院本科生课程设计

《数字电子技术》课程设计

设计题目：篮球竞赛30s计时器逻辑电路设计专业：电子信息科学与技术

班级：12 信息本

学生姓名：某某

学号：0014000

指导教师：张三（副教授）

2013年12月20日

篮球竞赛30s计时器逻辑电路设计

某某

（某某学院电子信息工程学院，省名市名邮编）

摘要：基于数字电路课程设计是电子技术学习中非常重要的一个环节，是将理论知识和实践能力相统一的环节，是真正锻炼学生能力的环节。

在许多领域中计时器均得到普遍应用，诸如在体育比赛，定时报警器、游戏中的倒计时，交通信号灯、红绿灯、行人灯、交通信号控制机、还可以用来做为各种药丸，药片，胶囊在指定时间提醒用药等等，由此可见计时器在现代社会是何其重要的。

在篮球比赛中，规定了队员的持球时间不能超过30S，否则就犯规了。本课程设计的“篮球竞赛30S计时器”，可用于篮球比赛中，用于对队员持球时间30S的限制。一旦队员的持球时间超过了30S，它自动的报警从而判定此队员的犯规。

篮球竞赛30S计时器具有计时、暂停、清零、报警的功能，整个电路的设计借助于Proteus仿真软件和数字逻辑电路，并在Proteus下设计和进行仿真，得到了预期的结果。再通过实际焊接和调试来现实实现这些功能。

关键词：计时器；脉冲发生器；数码显示；清零；报警

第一章设计任务

篮球竞赛30S计时器

1. 具有显示30S计时功能；

2．设置外部操作开关，控制计数器的直接清零，启动和暂停/连续功能；

3．在直接清零时，要求数码显示器灭灯；

4．计时器为30S递减计时，计时间隔为1S；

5．计时器递减计时到零时，数码显示器不能灭灯，同时发出光电报警信号。

第二章方案设计及比较

2.1 设计方案

根据目前所学的知识，主要有以下两种设计方法

（1）.方案一：

图2.1 方案一篮球竞赛30S计时器电路

（2）.方案二;

图2.2 方案二篮球竞赛30S计时器电路

2.2 方案比较

方案一：虽然元器件也挺多，但对比与方案二更多，而且需要的芯片也更少，这样所需成本更少，线路更简单些，焊起来也更快。

方案二：结构复杂，线路很多，用的元器件也比较多，而且要用到两个555芯片，需要的芯片也更多，这样在实际焊的过程中工作量比较大。

所以，综合考虑，选择方案一较好。

第三章单元电路分析与设计

3.1 电路设计原理

篮球竞赛30S计时器的总体参考方案框图如图 3-1 所示。它包括秒脉冲发生器，30S计时器，单元译码显示部分，报警电路和外部操作信号五大块组成，其中外部操作信号包括置数启动，暂停和清零电路。

图3.1 篮球竞赛30S计时器设计总框图

3.2 单元模块

3.2.1 脉冲产生电路（555定时器）

555定时器主要是通过外接电阻R和电容器C构成充、放电电路,并由两个比较器来检测电容器上的电压,以确定输出电平的高低和放电开关管的通断。这就很方便地构成从微秒到数十分钟的延时电路、以及多谐振荡器、单稳态触发器、施密特触发器等脉冲波形产生和整形电路。

NE555为8脚时基集成电路，各脚主要功能（集成块图在下面）

1地 GND 2触发

3输出 4复位

5控制电压 6门限(阈值)

7放电 8电源电压Vcc

用555定时器构成多谐振荡器：

用555定时器构成多谐振荡器电路如图(a)所示。电路没有稳态,只有两个暂

稳态,也不需要外加触发信号,利用电源V

CC 通过R

和R

向电容器C充电,使u

逐渐

升高,升到2V

CC /3时,u

跳变到低电平,放电端D导通,这时,电容通过电阻R

和D端

放电,使u

C 下降,降到V

/3时,u

跳变到高电平,D端截止,电源V

又通过R

和R

向

电容器C充电。如此循环,振荡不停, 电容器C在V

CC /3和2V

/3之间充电和放电,

输出连续的矩形脉冲,其波形如图(b)所示。

3.2 脉数发生器示意图

输出信号u

O 的脉宽t

、t

、周期T的计算公式如下:

t W1＝0.7(R

＋R

)C （3.2.1 – 1）

t W2＝0.7R

C （3.2.1 – 2）

T＝t

W1＋t

＝0.7(R

＋2R

) （3.2.1 – 3）

这里的脉数发生器R

1 =51 KΩ,R

= 47 KΩ,C =1 uf

周期T = 0.1 s

3.2.2 计时器

计时器部分由两片74Ls192和一片74Ls161组成

（1）. 74LS161是常用的四位二进制可预置的同步加法计数器，它可以灵活的运用在各种数字电路，以及单片机系统中实现分频器等很多重要的功能.

图3.3 74Ls161引脚图

管脚图介绍：

时钟CP和四个数据输入端P0~P3

清零/MR

使能CEP，CET

置数PE

数据输出端Q0~Q3

图3.4 74Ls161功能表

从74LS161功能表功能表中可以知道，当清零端CR=“0”，计数器输出Q3、Q2、Q1、Q0立即为全“0”，这个时候为异步复位功能。当CR=“1”且LD=“0”时，在CP信号上升沿作用后，74LS161输出端Q3、Q2、Q1、Q0的状态分别与并行数据输入端D3，D2，D1，D0的状态一样，为同步置数功能。而只有当CR=LD=EP=ET=“1”，CP脉冲上升沿作用后，计数器加1。74LS161还有一个进位输出端CO，其逻辑关系是CO= Q0·Q1·Q2·Q3·CET。合理应用计数器的清零功能和置数功能，一片

74LS161可以组成16进制以下的任意进制分频器。

这里将74Ls161置数为6，计数从6到15变成十进制计数器，脉数发生器周期为

0.1秒，经过74Ls161,每循环一次，TC进位端发生一个高信号，于是相当于TC端是发出周期为1秒的脉冲信号。

(2).74LS192 为可预置的十进制同步加/减计数器（双时钟），其清除端是异步的。

图3.5 74Ls192引脚图

引出端符号

TCD 错位输出端（低电平有效）

TCU 进位输出端（低电平有效）

CPD 减计数时钟输入端（上升沿有效）

CPU 加计数时钟输入端（上升沿有效）

MR 异步清除端

P0～P3 并行数据输入端

PL 异步并行置入控制端（低电平有效）

Q0～Q3 输出端

当清除端（MR）为高电平时，不管时钟端（CPD、CPU）状态如何，即可完成清除功能；预置是异步的，当置入控制端（PL）为低电平时，不管时钟CP的状态如何，输出端（Q0～Q3）即可预置成与数据输入端（P0～P3）相一致的状态；计数是同步的，靠CPD、CPU同时加在4个触发器上而实现。在CPD、CPU上升沿作用下Q0～Q3 同时变化，从而消除了异步计数器中出现的计数尖峰。当进行加计数或减计数时可分别利用CPD或CPU，此时另一个时钟应为高电平。当计数上溢出时，进位输出端（TCU）输出一个低电平脉冲，其宽度为CPU低电平部分的低电平脉冲；当计数下溢出时，错位输出端（TCD）输出一个低电平脉冲，其宽度为CPD低电平

部分的低电平脉冲。当把TCD和TCU分别连接后一级的CPD、CPU，即可进行级联.

74Ls192设计部分如下：

图3.6 74Ls192设计

高片74Ls192置数为3，低片74Ls92置数为0，低位CP接74Ls161的TC（15管脚）。当低位74Ls92从0减为9时，借位端发出信号，使高位74Ls92从3到2，低位每计数十下，高位减一下。

3.2.3 单元译码显示部分

单元译码显示部分也由两部分组成，一部分是74Ls48，一部分是共阴数码管。

（1）. 74LS48芯片是一种常用的七段数码管译码器驱动器，常用在各种数字电路和单片机系统的显示系统中。

图3.7 74LS48引脚图

图3.8 数字显示译码器

图3.9 BCD七段译码器真值表（2）.共阴数码管

图3.10 共阴数码管引脚图

译码管和数码管的连接:

图3.11 单元译码显示部分

3.2.4 报警电路

图3.12 光电报警电路

BO1为低位74LS192的借位端，BO2为高位74LS192的借位端，到低位从0到9时，BO1发出“0”信号，但不会使发光二级管亮灯，只有当计数器见到00时，B01和BO2同时发出“0”信号，才能使发光二级管发光，产生报警作用。

3.2.5 外部操作信号

外部操作信号由置数，暂停，清零三部分构成。

1、操作“清零”开关，要求计数器清零，当开关闭合是继续工作，开关打开是使两片74ls192的清零端为高电位，于是清零端工作。

2、闭合“启动”开关，计数器应完成置数功能，显示器显示30，断开“启动”开关，计数器开始进行递减计数。

3、当“暂停/连续”开关处于闭合时，发出低电平，通过与555的输出端与非，从而使与非后的信号一直为高电位，即脉冲信号失效，显示器保持不变。当此开关处于打开时，计数器继续累计计数。

第四章总原理图

根据上述设计思路和参数设计得到总电路原理图：

图4.1 总电路原理图

第五章实物图的连接与调试

5.1 实物图的连接

1. 准备数字电路试验箱一个，74LS48两块、74LS192两块 CC4011一块。

2. 检测各元件逻辑功能的完整性。

3. 连接实物电路，按要求进行实验。

5.2 调试仪器和设备

万用表示波器导线镊子

5.3 实物图的调试

(1).连接好实物图后打开电源，合上置数开关S1，结果如图5.31显示

图5.31 实物连接图

(2).发现计时器计数太快，周期差不多是0.1秒，发现电容弄错了，于是把电容改小了十倍，再测试周期正常为1秒。

(3).电路开始倒计时。如图5.32所示

图5.32 倒计时中

5.4 电路的调试结果及分析

经多次调试后连接5V直流电源后，数码管首先显示数字为00，闭合置数开关，数字显示为30，打开置数开关，计数器开始计时，从30一直到00，计数期间按下暂停键，数码管显示不变，打开后继续计算，当数码管到了00时，发光二极管发亮同时数码管显示不变，停在00。结果与设计要求都符合，说明这次设计成功。

第六章实验总结

在本次的课程设计中通过自己选题，找材料，分析、设计等，也掌一些软件的操作方法，这为以后的学习做了铺垫。整个设计实现了从单一的理论学习到解决实际问题的转变。通过本次的课程设计，最大的收获就是提高了自身的动手能力，培养了寻求解决问题的能力和团队精神,也增强了其它方面的能力。在设计中，充分应用所学的知识。这次实践让人受益匪浅，在摸索该如何设计电路使之实现所需功能的过程中，特别有趣，培养了大家的设计思维，增强了实际操作能力。在让大家体会到设计电路艰辛的同时，更体会到成功的喜悦和快乐。

这次设计所用的的仿真软件工具是Multisim，总体上感觉Multisim这软件还不错，以后多练习，以便更好的运用。

参考文献

[1].余孟尝.数字电子技术基础简明教程（第二版）.高等教育出版社，1999.

[2].陈大钦.电子技术基础实验.高等教育出版社，2000.

[3].唐颖、马杰、王海云.数字电路.重庆大学出版设，2004。

[4] 阎石.数字电子技术基础.北京：高等教育出版社，2006.

[5] 代启化．Proteus在电路系统设计中的应用.2006.

[6] 肖景和．CMOS数字电路应用300例.中国电力出版社,2006.

数字电子技术》课程设计评分表

设计题目：XXXX 学生姓名：某某指导教师签名：年月日

数字电路电子时钟课程设计

数字电路电子时钟课程设计整个数字钟由时间计数电路、晶体振荡电路、校正电路、整点报时电路组成。其中以校正电路代替时间计数电路中的时、分、秒之间的进位，当校时电路处于正常输入信号时，时间计数电路正常计时，但当分校正时，其不会产生向时进位，而分与时的校位是分开的，而校正电路也是一个独立的电路。电路的信号输入由晶振电路产生，并输入各电路方案论证：方案一数字电子钟由信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路等组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用555构成的振荡器加分频器来实现。优点：数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，因此得到了广泛的使用。方案二秒、分计数器为60进制计数器，小时计数器为24进制计数器。实现这两种模数的计数器采用中规模集成计数器74LS90构成。优点：简单易懂，比较好调试。 1 设计原理数字电子钟由信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路等组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用555构成的振荡器加分频器来实现。将标准秒脉冲信号送入“秒计数器”，该计数器采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计数器，可以实现一天24h的累计。译码显示电路将“时、分、秒”计数器的输出状态经七段显示译码器译码，通过六位LED显示器显示出来。整点报时电路是根据计时系统的输出状态产生一

数字电路课程设计数字时钟

《数字时钟》技术报告概要数字钟是一个将“时”，“分”，“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时，显示满刻度为23时59分59秒。一个基本的数字钟电路主要由秒信号发生器、“时、分、秒、”计数器、译码器及显示器组成。由于采用纯数字硬件设计制作，与传统的机械表相比，它具有走时准，显示直观，无机械传动装置等特点。本设计中的数字时钟采用数字电路实现对“时”、“分”、“秒”的显示和调整。经过采用各种集成数字芯片搭建电路来实现相应的功能。具体用到了555震荡器，74LS90及与非，异或等门集成芯片等。该电路具有计时和校时的功能。在对整个模块进行分析和画出总体电路图后，对各模块进行仿真并记录仿真所观察到的结果。实验证明该设计电路基本上能够符合设计要求！一、系统结构。（1）功能。此数字钟能显示“时、分、秒”的功能，它的计时周期是24 小时，最大能显示23时59分59秒，并能对时间进行调整和校对，相对于机械式的手表其更为准确。

（2）系统框图。系统方框图1 （3）系统组成。 1.秒发生器：由555芯片和RC组成的多谐振荡器，其555上3的输出频率由接入的电阻与电容决定。 2.校时模块：由74LS03中的4个与非门和相应的开关和电阻构成。 3.计数器：由74LS90中的与非门、JK触发器、或门构成相应芯片串接得到二十四、六十进制的计数器，再由74LS90与74LS08相

连接而得到秒、分、时的进分别进位。 4.译码器：选用BCD锁存译码器4511，接受74LS90来的信号，转换为7段的二进制数。 5.显示模块：由7段数码管来起到显示作用，经过接受CD4511的信号。本次选用的是共阴型的CD4511。二、各部分电路原理。三、秒发生器：555电路内部（图2-1）由运放和RS触发器共同组成，其工作原理由8处接VCC，C1处当Uco=2/3Vcc>u11时运放输出为1，同理C2也一样。最终如图3接口就输出矩形波，而形成的秒脉冲。图2-1 内部结构图

电子抢答器数电课程设计

设计题目：智力竞赛电子抢答器设计要求及技术指标: 1、抢答器电路分为抢答电路设计和必答电路设计。 2、抢答电路设计具体要求：（1）抢答组数分为四组，序号为1~4。（2）优先判断与指示电路设计。（3）主持人清除上次抢答结果的电路设计。（4）主持人给选手打分电路与选手得分累计显示电路设计。 3、必答电路设计具体要求：（1）30秒必答倒计时电路设计。（2）超时短暂报警。第 1 章电路设计简介 1 原理电路设计： 1.1 电路总体工作框图图1：课程设计的总体框图

整个电路框图如上图所示，主要可分为三个部分，第一部分为四路选手抢搭电路，这部分电路主要采用了四个74LS595来实现四位选手仅选可选通一路的功能实现，并结合使用多个四路与非门(即74LS10)来实现其对计时电路的控制。第二部分为计时电路，其通过两个级联的74LS161与555定时器来实现计时功能，并通过其对于声音警示电路控制。第三部分为选手计分电路，需用了可加可减的74LS192来实现对于选手的加减积分功能。整个电路在学校提供的开发板上，其中所需使用的LED灯、按钮按照开发板作相应的调整。第 2 章硬件电路的组成 1电路工作原理当第一位选手按下按钮，74LS373锁存器构成的选通电路就会将低电平传至二极管led的负极，此时若有其他选手再按下按钮，其会导致74LS373处于锁存数据状态，从而使已经亮的小灯不会受到其他选手按钮的影响，另一方面已经选通一路会通过锁存器阻止其他路数据的传入。另一方面四位按钮通过控制74LS161来实现对计时电路的控制，以使得当有选手按下按钮时计时才开始。计时电路由两个异步清零的模十计数器构成，对其清零通过对于其清零端与使能端置低电平完成，而两位已内置好74LS48的数码管通过与74LS161的输出管脚来实现时间的显示。因为电路要求30秒计时，所以使用计时十位的74LS161的低两位作为是否到达30s的判断信号，当Q1、Q0均为1的时候就是到达30s，此时通过与非门输出来控制扬声器以及停止计时。选手计分电路通过使用可加可减的74LS192来完成，当其5管脚为上升沿是，其数值加一；而当4管脚为上升沿时，其数值减一。而上升的产生则通过使用电源、地与一个按钮完成。选手分数的显示通过使74LS192的输出管脚与已内置好74LS48的数码管相连来完成。总体电路的设计思路如上，后期搭建电路过程中依据实际情况做了小幅调整，当整体思路未变。 1.1总体电路原理图如下:

《数字电路课程设计》

实验三旋转灯光电路与追逐闪光灯电路一、实验目的 1．熟悉集成电路CD4029、CD4017、74LS138的逻辑功能。 2．学会用74LS04、CD4029、74LS138组装旋转灯光电路。 3. 学会用CD4069、CD4017组装追逐闪光灯电路。二、实验电路与原理 1．旋转灯光电路：图3-1 旋转灯光电路将16只发光二极管排成一个圆形图案，按照顺序每次点亮一只发光二极管，形成旋转灯光。实现旋转灯光的电路如图3-1所示，图中IC1、R1、C1组成时钟脉冲发生器。IC2为16进制计数器，输出为4位二进制数，在每一个时钟脉冲作用下输出的二进制数加“1”。计数器计满后自动回“0”，重新开始计数，如此不断重复。输入数据的低三位同时接到两个译码器的数据输入端，但是否能有译码器输出取决于使能端的状态。输入数据的第四位“D”接到IC3的低有效使能端G2和IC4的高有效使能端G1，当4位二进制数的高位D为“0”时，IC4的G1为“0”，IC4的使能端无效，IC4无译码输出，而IC3的G2为“0”，IC3使能端全部有效，低3位的CBA数据由IC3译码，输出D＝0时的8个输出，即低8位输出（Y0～Y7）。当D为“1”时IC3的使能端处于无效状态，IC3无译码输出；IC4的使能端有效，低3位CBA数据由IC4译码，输出D＝1时的8个输出，即高8位输出（Y8～Y15）。由于输入二进制数不断加“1”，被点亮的发光二极管也不断地改变位置，形成灯光地“移动”。改变振荡器的振荡频率，就能改变灯光的“移动速度”。

注意：74LS138驱动灌电流的能力为8mA，只能直接驱动工作电流为5mA的超高亮发光二极管。若需驱动其他发光二极管或其他显示器件则需要增加驱动电路。 2. 追逐闪光灯电路图 3-2 追逐闪光灯电路（ 1）． CD 401 7 的管脚功能 CD4017集成电路是十进制计数／时序译码器，又称十进制计数／脉冲分频器。它是4000系列CMOS数字集成电路中应用最广泛的电路之一，其结构简单，造价低廉，性能稳定可靠，工艺成熟，使用方便。它与时基集成电路555一样，深受广大电子科技工作者和电子爱好者的喜爱。目前世界各大通用数字集成电路厂家都生产40171C，在国外的产品典型型号为CD4017，在我国，早期产品的型号为C217、C187、CC4017等。（2）CD4017C管脚功能 CMOSCD40171C采用标准的双列直插式16脚塑封，它的引脚排列如图3-3(a)所示。 CC4017是国标型号，它与国外同类产品CD4017在逻辑功能、引出端和电参数等方面完全相同，可以直接互换。本书均以CD40171C为例进行介绍，其引脚功能如下： ①脚(Y5)，第5输出端；②脚(Y1)，第1输出端，⑧脚(Yo)，第0输出端，电路清零时，该端为高电平，④脚(Y2)，第2输出端；⑤脚(Y6)，第6输出端；⑥脚(Y7)，第7输出端；⑦脚(Y3)，第3输出端；⑧脚(Vss)，电源负端；⑨脚(Y8)，第8输出端，⑩脚(Y4)，第4输出端；11脚(Y9)，第9输出端，12脚(Qco)，级联进位输出端，每输入10个时钟脉冲，就可得一个进位输出脉冲，因此进位输出信号可作为下一级计数器的时钟信号。13脚(EN)，时钟输入端，脉冲下降沿有效；14脚(CP)，时钟输入

数电课程设计数字电子钟

数字电子技术课程设计数字电子钟指导老师：小组成员：

目录摘要 (3) 第一节系统概述 (4) 第二节单元电路设计与分析 (6) 第三节电路的总体设计与调试 (11) 第四节设计总结 (13) 附录部分芯片功能参数表 (14) 参考文献 (17)

摘要数字钟是一个将“时”，“分”，“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时，显示满刻度为23时59分59秒。一个基本的数字钟电路主要由秒信号发生器、“时、分、秒、”计数器、译码器及显示器组成。由于采用纯数字硬件设计制作，与传统的机械表相比，它具有走时准，显示直观，无机械传动装置等特点。本设计中的数字时钟采用数字电路实现对“时”、“分”、“秒”的显示和调整。通过采用各种集成数字芯片搭建电路来实现相应的功能。具体用到了555震荡器，74LS90及与非，异或等门集成芯片等。该电路具有计时的功能。在对整个模块进行分析和画出总体电路图后，对各模块进行仿真并记录仿真所观察到的结果。实验证明该设计电路基本上能够符合设计要求！关键词振荡器、计数器、译码显示器、Multisim

第一节系统概述数字电子钟是由多块数字集成电路构成的，其中有振荡器，分频器，校时电路，计数器，译码器和显示器六部分组成。振荡器和分频器组成标准秒信号发生器，不同进制的计数器产生计数，译码器和显示器进行显示，通过校时电路实现对时，分的校准。 1.1实验目的 1).掌握组合逻辑电路、时序逻辑电路及数字逻辑电路系统的设计、安装、测试方法； 2).进一步巩固所学的理论知识，提高运用所学知识分析和解决实际问题的能力； 3).提高电路布局﹑布线及检查和排除故障的能力； 4).培养书写综合实验报告的能力。 1.2 主要内容熟悉Multisim10.0仿真软件的应用；设计一个具有显示、校时、整点报时和定时功能的数字时钟,.能独立完成整个系统的设计；用Multisim10.0仿真实现数字时钟的功能。 1.3 系统设计思路与总体方案数字时钟基本原理的逻辑框图如下所示：

数电课程设计抢答器

数电课程设计——抢答器 1220223 16 左杉2014.6.25 设计目的掌握四人智力竞赛抢答器电路的设计方法。设计任务与要求（1）4名选手编号为：1，2，3，4。各有一个抢答按钮S0 ~ S4表示。，按钮的编号与选手的编号对应。（2）给主持人设置一个控制按钮，用来控制系统清零（抢答显示数码管灭灯）和抢答的开始控制开关S。（3）抢答器具有数据锁存和显示的功能。抢答开始后，若有选手按动抢答按钮，该选手编号立即锁存，并在抢答显示器上显示该编号，同时扬声器给出音响提示，封锁输入编码电路，禁止其他选手抢答。抢答选手的编号一直保持到主持人将系统清零为止。一．抢答器的基本功能 1.设计一个抢答器，可同时供四名选手或四个代表队参加比赛，编号为一，二，三，四，各用一个抢答按钮，分别用四个开关表示。 2.给节目主持人设置一个控制开关，用来控制系统的清零（编号显示数码管灭灯）和抢答的开始。

3.抢答器具有数据锁存和显示的功能，抢答开始后，若有选手按动抢答按钮，编号立即锁存，并在LED数码管上显示出选手的编号，并且给出出声响提示，封锁输入电路，实现优先锁存，禁止其他选手抢答，优先抢答选手的编号一直保持到主持人将系统清零为止。二．使用元件芯片：74ls75，74ls147，74ls48，74ls08，74ls04，74ls00 其他器件：5个单刀单掷开关，一个7段数码管，一个蜂鸣器，一个三极管，导线若干。三．具体原理为 1）抢答器电路该部分主要是由74LS75实现的，此元件是低端有效。当四个选手抢答时，输入的信号为“1”，用74LS20将这四个选手在75芯片对应的非输出端与主持人的主控开关相与非，接入75的使能端（E0/1和E2/3），这样就通过“0”，把75锁定，完成锁定功能。

数电课程设计报告数字钟的设计

数电课程设计报告第一章设计背景与要求设计要求第二章系统概述 2.1设计思想与方案选择 2.2各功能块的组成 2.3工作原理第三章单元电路设计与分析 3.1各单元电路的选择 3.2设计及工作原理分析第四章电路的组构与调试 4.1遇到的主要问题 4.2现象记录及原因分析 4.3解决措施及效果 4.4功能的测试方法，步骤，记录的数据第五章结束语 5.1对设计题目的结论性意见及进一步改进的意向说明5.2总结设计的收获与体会附图（电路总图及各个模块详图）参考文献

第一章设计背景与要求一．设计背景与要求在公共场所，例如车站、码头，准确的时间显得特别重要，否则很有可能给外出办事即旅行袋来麻烦。数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确度和直观性，且无机械装置，具有更长的使用寿命，因此得到了广泛的使用。数字钟是一种典型的数字电路，包括了组合逻辑电路和时序电路。设计一个简易数字钟，具有整点报时和校时功能。（1）以四位LED数码管显示时、分，时为二十四进制。（2）时、分显示数字之间以小数点间隔，小数点以1Hz频率、50%占空比的亮、灭规律表示秒计时。（3）整点报时采用蜂鸣器实现。每当整点前控制蜂鸣器以低频鸣响4次，响1s、停1s，直到整点前一秒以高频响1s，整点时结束。（4）才用两个按键分别控制“校时”或“校分”。按下校时键时，是显示值以0~23循环变化；按下“校分”键时，分显示值以0~59循环变化，但时显示值不能变化。二．设计要求电子技术是一门实践性很强的课程，加强工程训练，特别是技能的培养，对于培养学生的素质和能力具有十分重要的作用。在电子信息类本科教学中，课程设计是一个重要的实践环节，它包括选

(完整版)数字电路课程设计--数字时钟

《数字时钟》技术报告概要数字钟是一个将“ 时”，“分”，“秒”显示于人的视觉器官的计时装置。它的计时周期为24 小时，显示满刻度为23 时59 分59 秒。一个基本的数字钟电路主要由秒信号发生器、“时、分、秒、”计数器、译码器及显示器组成。由于采用纯数字硬件设计制作，与传统的机械表相比，它具有走时准，显示直观，无机械传动装置等特点。本设计中的数字时钟采用数字电路实现对“时” 、“分”、“秒” 的显示和调整。通过采用各种集成数字芯片搭建电路来实现相应的功能。具体用到了555 震荡器，74LS90 及与非，异或等门集成芯片等。该电路具有计时和校时的功能。在对整个模块进行分析和画出总体电路图后，对各模块进行仿真并记录仿真所观察到的结果。实验证明该设计电路基本上能够符合设计要求！一、系统结构。（1）功能。此数字钟能显示“时、分、秒”的功能，它的计时周期是24 小时，最大能显示23 时59 分59 秒，并能对时间进行调整和校对，相对于机械式的手表其更为准确。 2）系统框图

系统方框图 1 （3）系统组成。 1.秒发生器：由555 芯片和RC 组成的多谐振荡器，其555 上3 的输出频率由接入的电阻与电容决定。 2.校时模块：由74LS03 中的4 个与非门和相应的开关和电阻构成。 3.计数器：由74LS90 中的与非门、JK 触发器、或门构成相应芯片串接得到二十四、六十进制的计数器，再由74LS90 与74LS08 相连接而得到秒、分、时的进分别进位。 4.译码器：选用BCD 锁存译码器4511，接受74LS90 来的信号，转换为7 段的二进制数。

5.显示模块：由7 段数码管来起到显示作用，通过接受CD4511 的信号。本次选用的是共阴型的CD4511 。二、各部分电路原理。 1.秒发生器：555 电路内部（图2-1）由运放和RS 触发器共同组成，其工作原理由8处接VCC ，C1 处当 Uco=2/3Vcc>u11 时运放输出为1，同理C2 也一样。最终如图3 接口就输出矩形波，而形成的秒脉冲。图 2-2 555 功能表 2.校时模块：校时模块主要由74LS03中的4个与非门构成（图2-3），由其功能图看得出只要有一个输入端由H 到L 或者从L 到H 都会使输出端发生高低变化。因此通过开关的拨动产生高低信号从而对时、分处的计数器起到调数作用。

数电课程设计(抢答器)

课程设计任务书学生姓名：专业班级：指导教师：工作单位：信息工程学院题目: 多路数字定时抢答器设计初始条件：本课程设计，要求用集成电路：74LSl48，74LS279，74LS48，74LSl92，NE555，74LS00，74LSl21和其它器件等，实现八路定时抢答功能。用蜂鸣器作声电器件，工作电源Vcc为+5V。要求完成的主要任务:（包括课程设计工作量及其技术要求，以及说明书撰写等具体要求） 1、课程设计工作量：1周内完成对多路数字定时抢答器的设计、仿真、装配与调试。 2、技术要求： ①可同时供8名选手（或代表队）参赛，其编号分别是0到7，各用一个抢答按钮，按钮的编号与选手的编号相对应。给节目主持人设置一个控制开关，用来控制系统的清零(编号显示数码管灭灯)和抢答的开始。 ②抢答器具有数据锁存和显示的功能。抢答开始后，若有选手按动抢答按钮，编号立即锁存，并数码管上显示选手的编号，同时扬声器给出声音提示；同时封锁输入电路，禁止其它选手抢答。优先抢答选手的编号一直保持到主持人将系统清零为止。 ③抢答器具有定时抢答的功能，且一次抢答的时间可以由主持人设定(如30秒)。当主持人启动“开始”键后，要求定时器立即进行减计时，并用显示器显示，同时扬声器发出短暂的声响，声响持续时间0．5秒左右。 ④参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答时刻的时间，并保持到主持人将系统清零为止；如果定时抢答的时间已到，而没有选手抢答时，本次抢答无效，系统进行短暂的报警，并封锁输入电路，禁止选手超时后抢答，定时显示器上显示00。 ⑤确定设计方案，按功能模块的划分选择元、器件和中小规模集成电路，设计分电路，画出总体电路原理图，阐述基本原理。 3、查阅至少5篇参考文献。按《武汉理工大学课程设计工作规范》要求撰写设计报告书。全文用A4纸打印，图纸应符合绘图规范。指导教师签名：年月日系主任（或责任教师）签名：年月日

数电课程设计题目汇总资料

数电课程设计题目选一、设计并制作一数字式温度计〖基本要求〗采用电桥法，利用PT~100热电阻对0~200℃测温范围进行测量并送LED数码管显示，要求测量分辨率为0.1℃,数据测量间隔时间为5秒。〖提高要求〗1)针对不同的铂热电阻讨论不同的温度信号测量办法 2)利用电路对测温电路进行非线性校正，提高测温精度(电路非线性校正和EPROM查表法非线性校正两种方法) 3)讨论误差的形成因素和减少误差的措施 4)进行简单的温度开关控制〖参考原理框图〗系统参考原理框图如下：〖主要参考元器件〗 MCl4433(1)，LM324(1)，七段数码管(4)，CD4511(1),MC1413(1),铂热电阻使用普通精密电位器代替。二、十二小时电子钟〖基本要求〗利用基本数字电路制作小时电子钟，要求显示时分秒；并能实现校时和校分的功能。〖提高要求〗1)针对影响电子钟走时精度的因素提出改进方案 2)增加日期显示 3)实现倒计时功能 4)整点报时(非语音报时) 5)定时功能〖参考原理框图〗：

三、电平感觉检测仪〖基本要求〗：采用光电式摇晃传感器，其检测范围为±90℃，每摇晃一度传感器就输出一个脉冲信号给计数单元，在给定时间内测量到的脉冲数目就能表明该人的电平感觉，测试时采用头戴式传感器、闭上双目，单脚立地：保持静止，开始测试。定时时间为1分钟〖提高要求〗〖参考原理、框图〗：〖主要参考元器件〗CD4060，555，74LS74 四、便携式快速心律计基本要求〗利用数字电路制作一便携式快速心律计，用于在较短时间内测量脉搏跳动速率：并使用LED显示。〖提高要求〗1）提高测量精度的方法 2)设计能比较准确测量1S内心跳的电路〖参考原理框图〗〖主要参考元器件〗CD4060，4528，4518；4511，14526 五、数字式定时开关〖基本要求〗设计并制作一数字式定时开关，此开关采用BCD拨盘预置开关时间，其最大定时时间为9秒，计数时采用倒计时的方式并通过一位LED数码管显示。此开关预置时间以后通过另一按钮控制并进行倒计时，当时间显示为0时，开关发出开关信号，输出端呈现高电平，开关处于开态，再按按钮时，倒计时又开始。计时时间到驱动扬声器报警。〖提高要求〗l)输出部分加远距离(100m)继电器进行控制 2）延长定时时间 3)探讨提高定时精度的方法〖参考原理框图〗〖主要参考元器〗：CC4511,CC14522,CD4060

数电设计数字钟基于QUARTUS

大连理工大学本科实验报告题目：数电课设——多功能数字钟课程名称：数字电路课程设计学院（系）：电信学部专业：电子与通信工程班级：学生姓名： *************** 学号：*************** 完成日期：成绩： 2010 年 12 月 17 日题目：多功能数字时钟一．设计要求 1)具有‘时’、‘分’、‘秒’的十进制数字显示（小时从00～23） 2)具有手动校时校分功能 3)具有整点报时功能，从59分50秒起，每隔2秒钟提示一次 4)具有秒表显示、计时功能（精确至百分之一秒），可一键清零 5)具有手动定时，及闹钟功能，LED灯持续提醒一分钟 6)具有倒计时功能，可手动设定倒计时范围，倒计时停止时有灯光提示，可一键清零二．设计分析及系统方案设计 1. 数字钟的基本功能部分，包括时、分、秒的显示，手动调时，以及整点报时部分。基本模块是由振荡器、分频器、计数器、译码器、显示器等几部分组成。利用DE2硬件中提供的50MHZ晶振，经过分频得到周期为1s的时钟脉冲。将该信号送入计数器进行计算，并把累加结果以“时”“分”“秒”的形式通过译码器由数码管显示出来。进入手动调时功能时，通过按键改变控制计数器的时钟周期，使用的时钟脉冲进行调时计数（KEY1调秒，LOAD2调分，LOAD3调时），并通过译码器由七位数码管显示。

从59分50秒开始，数字钟进入整点报时功能。每隔两秒提示一次。（本设计中以两个LED灯代替蜂鸣器，进行报时） 2. 多功能数字钟的秒表功能部分，计时范围从00分秒至59分秒。可由输入信号（RST1）异步清零，并由按键（EN1）控制计时开始与停止。将DE2硬件中的50MHZ晶振经过分频获得周期为秒的时钟脉冲，将信号送入计数器进行计算，并把累计结果通过译码器由七位数码管显示。 3.多功能数字钟的闹钟功能部分，通过按键（KEY1，KEY2，KEY3）设定闹钟时间，当时钟进入闹钟设定的时间（判断时钟的时信号qq6,qq5与分信号qq4，qq3分别与闹钟设定的时信号r6,r5与分信号r4,43是否相等），则以LED灯连续提示一分钟。 4. 多功能数字钟的倒计时功能部分，可通过按键（LOAD7调秒,LOAD8调分，LOAD9调时）设定倒计时开始时刻。倒计时的时钟与数字钟的时钟相同，每迎到一个时钟上升沿，则计数器减一。计数器减至00时，分钟位、秒钟位恢复至59，时钟位恢复至23。倒计时结束时（即00时00分00秒），控制LED灯亮，表示倒计时结束。本设计通过数据选择器控制译码器，使数码管独立显示，各功能之间互不影响。当LOAD4为高电平，则对秒表信号进行译码，数码管显示秒表数据；当LOAD4为低电平，LOAD5为高电平，则对闹钟信号进行译码，数码管显示闹钟数据；当LOAD4，LOAD5为低电平,LOAD6为高电平，则对倒计时信号进行译码，数码管显示倒计时信号数据；当LOAD4，LOAD5，LOAD6全为低电平，则对正常时钟信号进行译码，数码管显示时钟信号数据。附图1：系统总体结构框图

数电课程设计报告-抢答器

课程设计报告题目数字抢答器设计课程名称数字电子技术院部名称龙蟠学院专业自动化班级M11自动化学生姓名王栋明学号1121112015指导教师赵国树金陵科技学院教务处制

目录第一章设计要求 (5) 第二章总体参考方案 2.1 总体参考方案框图 (5) 2.2 总体参考时序逻辑 (6) 第三章单元电路设计 3.1 定时电路 3.1.1 电路设计 (6) 3.1.2 元件说明 (7) 3.2 开关阵列电路 3.2.1 电路设计 (8) 3.3 门控电路 3.3.1 电路设计 (8) 3.2.2 元件说明 (9) 3.4 编码电路 3.4.1 电路设计 (11) 3.4.2 元件说明 (12) 3.5 报警电路 3.5.1 电路设计 (13) 3.5.2 元件说明 (13) 3.6 显示电路

3.6.1 电路设计 (13) 3.6.2 元件说明 (13) 第四章整体电路图 (15) 第五章各部分功能的实现 5.1 按下S1启动定时30S，开始抢答，LED灯亮 (15) 5.2 某位选手抢答有效 (16) 5.3 清零、灭灯、复位 (16) 第六章心得体会

第一章设计要求 1. 数字抢答器应具有数码锁存、显示功能，抢答组数分为八组，即序号0、1、 2、3、4、5、6、7，优先抢答者按动本组开关，组号立即锁存到LED显示器上，同时封锁其它组号。 2. 系统设置外部清除键，按动清除键，LED显示器自动清零灭灯。 3. 数字抢答器定时为30秒，启动起始键后，要求：①30秒定时器开始工作； ②蜂鸣器要短暂报警；③发光二极管亮灯。 4. 抢答者在30秒内抢答，抢答有效，终止定时；30秒定时到，无抢答者本次抢答无效，系统短暂报警，发光二极管灭灯。第二章总体参考方案 2.1、总体参考方案框图 2.2、总体参考时序逻辑它包括定时电路、门控电路、译码显示电路、8线-3线优先编码器、RS锁存器和报警电路等六个部分组成。其中定时电路、门控电路、译码显示电路及8线-3线优先编码器三部分的时序配合尤为重要，当启动外部操作开关（起始键）时，定时器开始工作，同时打开门控电路，输出有效，8线-3线优先编码器等待

数字电子钟课程设计报告-数电

华东交通大学理工学院课程设计报告书所属课程名称数字电子技术课程设计题目数字电子钟课程设计分院电信分院专业班级10电信2班学号20100210410201 学生姓名陈晓娟指导教师徐涢基 20 12 年12 月18 日

目录第1章课程设计内容及要求 (3) 第2章元器件清单及主要器件介绍 (5) 第3章原理设计和功能描述 (10) 第4章数字电子钟的实现 (15) 第5章实验心得 (17) 第6章参考文献 (18)

第1章课程设计内容及要求 1.1 数字钟简介 20世纪末，电子技术获得了飞速的发展。在其推动下，现代电子产品几乎渗透了社会的各个领域，有力地推动了社会生产力的发展和社会信息化程度的提高，同时也使现代电子产品性能进一步提高、产品更新换代的节奏也越来越快。数字钟已成为人们日常生活中必不可少的生活日用品。广泛用于个人家庭以及车站、码头、剧场、办公室等公共场所，给人们的生活、学习、工作、娱乐带来极大的方便。由于数字集成电路技术的发展和采用了先进的石英技术，使数字钟具有走时准确、性能稳定、集成电路有体积小、功耗小、功能多、携带方便等优点。因此本次设计就用数字集成电路和一些简单的逻辑门电路来设计一个数字式电子钟，使其完成时间及星期的显示功能。多功能数字钟采用数字电路实现对“时”、“分”、“秒”数字显示的计时装置。具有时间显示、走时准确、显示直观、精度、稳定等优点，电路装置十分小巧,安装使用也方便而受广大消费的喜爱。 1.2 设计目的 1. 掌握组合逻辑电路、时序逻辑电路及数字逻辑电路系统的设计、安装、测试方法；

2. 进一步巩固所学的理论知识，提高运用所学知识分析和解决实际问题的能力； 3. 提高电路布局，布线及检查和排除故障的能力。 1.3 设计要求 1. 设计一个有“时”、“分”、“秒”（23小时59分59秒）显示，且有校时功能的电子钟。 2. 用中小规模集成电路组成电子钟，并在实验箱上进行组装、调试。 3. 画出框图和逻辑电路图、写出设计、实验总结报告。 4. 整点报时。在59分59秒时输出信号，音频持续1s，在结束时刻为整点。

数电课程设计数字电子时钟样本

数字逻辑课程设计说明书题目: 多功能数字钟专业: 计算机科学与技术班级: 姓名: 学号: 完成日期: -9 一、设计题目与要求

设计题目: 多功能数字钟设计要求: 1.准确计时, 以数字形式显示时、分、秒的时间。 2.小时的计时能够为”12翻1”或”23翻0”的形式。 3.能够进行时、分、秒时间的校正。二、设计原理及其框图 1.数字钟的构成数字钟实际上是一个对标准频率?( 1HZ) 进行计数的计数电路。由于计数的起始时间不可能与标准时间( 如北京时间) 一致, 故需要在电路上加一个校时电路。图 1 所示为数字钟的一般构成框图。图1 数字电子时钟方案框图

⑴多谐振荡器电路多谐振荡器电路给数字钟提供一个频率1Hz 的信号, 可保证数字钟的走时准确及稳定。 ⑵时间计数器电路时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成。其中秒个位和秒十位计数器、分个位和分十位计数器为60 进制计数器。而根据设计要求, 时个位和时十位计数器为24 进制计数器。 ⑶译码驱动电路译码驱动电路将计数器输出的8421BCD 码转换为数码管需要的逻辑状态, 而且为保证数码管正常工作提供足够的工作电流。 ⑷数码管数码管一般有发光二极管( LED) 数码管和液晶( LCD) 数码管。本设计提供的为LED数码管。 2.数字钟的工作原理 ⑴多谐振荡器电路 555 定时器与电阻R1、 R2, 电容C1、 C2 构成一个多谐振荡器, 利用电容的充放电来调节输出V0, 产生矩形脉冲波作为时钟信号, 因为是数字钟, 因此应选择的电阻电容值使频率为1HZ。 ⑵时间计数单元六片74LS90 芯片构成计数电路, 按时间进制从右到左构成从低位向高位的进位电路, 并经过译码显示。在六位LED 七段显示起

数电课程设计报告《八路数字抢答器》

数字电路课程设计数字抢答器设计报告姓名：学号：专业：电子信息工程系指导教师： 2012年04 月18 日

八路数字抢答器一、设计目的及任务 1．设计的目的通过八路数字抢答器的设计实验，要求大家回顾所学数字电子技术的基础理论和基础实验，掌握组合电路、时序电路、编程器件和任意集成电路的综合使用及设计方法，熟悉掌握优先编码器、触发器、计数器、单脉冲触发器、555电路、译码/驱动电路的应用方法，熟悉掌握时序电路的设计方法。达到数字实验课程大纲所要求掌握的基本内容。 2.设计的任务及要求（1）基本功能 ①设计一个智力竞赛抢答器，可同时供8名选手或8个代表队参赛，他们的选号分别是0、1、2、3、4、5、6、7，各用一个抢答按钮，按钮的编号对应分别是S0、S1、S2、S3、S4、S5、S6、S7。 ②给节目主持人设置一个控制开关，用来控制系统的清零（编号显示数码管灭灯）和抢答器的开始。 ③抢答器具有数据锁存和显示的功能。抢答开始后，若有选手按动抢答按钮，编号立即锁存，并在LED数码管上显示出选手的编号。此外，要封锁输入电路，禁止其他选手抢答。优先抢答选手的编号一直保持主持人将系统清零为止。（2）扩展功能 ①抢答器具有定时抢答的功能，且一次抢答的时间可以由主持人设定（如30秒）。当节目支持人启动“开始”键后，要求定时器立即减计时，并用显示器显示。 ②参加选手在设定的时间内抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答时刻的时间，并保持到主持人将系统清零为止。 ③如果定时抢答的时间已到，却没有选手抢答时，本次抢答无效，系统短暂报警，并封锁输入电路，禁止选手超时后抢答，时间显示器上显示00。二、电路设计总方案及原理框图 1. 设计思路（1）本题的根本任务是准确判断出第一抢答者的信号并将其锁存。实现这一功能可选择使用触发器或锁存器等。在得到第一信号之后应立即将电路的输入封锁，即使其他组的抢答信号无效。同时还必须注意，第一抢答信号应该在主持人发出抢答命令之后才有效。

8路抢答器的设计报告(数字电路课程设计)资料

《数字电子技术》课程设计报告 8路智力抢答器设计与制作设计要求： 1、可同时供8名选手或8个代表队参加比赛； 2、主持人控制系统的清零（编号显示数码管灭灯）和抢答的开始； 3、抢答器具有数据锁存和显示的功能； 4、抢答器具有定时抢答的功能，且一次抢答的时间可以由主持人设定； 5、具有报警功能。成绩：评阅人： XX科技学院理学院

8路智力抢答器设计与制作 8路智力抢答器是一种用数字电路技术实现由主持人控制、定时抢答、报警功能的装置。他是在规定的时间内进行抢答。一旦有人抢答，显示器上会同时显示抢答时间和抢答选手号码。当超出规定时间时，即使抢答，不会显示选手号码。 8路智力抢答器包括组合逻辑电路和时序电路。通过此次设计与制作，进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于8路智力抢答器包括组合逻辑电路和时叙电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。一、设计要求（一）设计指标 1、计一个智力竞赛抢答器，可同时供8名选手或8个代表队参加比赛，他们的编号分别是0、1、 2、 3、 4、 5、 6、7，各用一个抢答按钮，按钮的编号与选手的编号相对应，分别是S0——S7。 2、给节目主持人设置一个控制开关，用来控制系统的清零（编号显示数码管灭灯）和抢答的开始。 3、抢答器具有数据锁存和显示的功能。抢答开始后，若有选手按动抢答按钮，编号立即锁存，并在LED数码管行显示出选手的编号，

同时扬声器给出音响提示。此外，要封锁输入电路，禁止其他选手抢答。优先抢答选手的编号一直保持到主持人将系统清零为止。 4、抢答器具有定时抢答的功能，且一次抢答的时间可以由主持人设定（如30s）。当节目主持人启动“开始”键后，要求定时器立即减计时，并用显示器显示，同时扬声器发出短暂的声响。 5、参赛选手在设定的时间内抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答时刻的时间，并保持到主持人将系统清零为止。 6、如果定时抢答的时间已到，却没有选手抢答时，本次抢答无效，系统短暂报警，并封锁输入电路，禁止选手超时后抢答，时间显示器上显示00。（二）设计要求 1、画出电路原理图（或仿真电路图）； 2、元器件及参数选择； 3、电路仿真与调试；（三）制作要求自行装配和调试，并能发现问题和解决问题。（四）编写设计报告写出设计与制作的全过程，附上有关资料和图纸，有心得体会。二、原理框图抢答器系统原理框图如下所示。它由主体电路和扩展电路两部分组成，主体电路完成基本抢答后，选手按动抢答键时，能显示选手的编号，同时能封锁输入电路，禁止其他选手抢答，扩展电路完成定时

数电课程设计数字电子钟说明书

数字电子技术电路课程设计题目：数字钟课程设计学院：XXXXX 专业：XXXXX 班级：XXXX 姓名：XXXX 学号：XXXXX 指导老师：XXXXX

一、设计目的数字钟是一种用数字电子技术实现时，分，秒计时的装置，具有较高的准确性和直观性等各方面的优势，而得到广泛的应用。此次设计数字电子钟是为了了解数字钟的原理，在设计数字电子钟的过程中，用数字电子技术的理论和制作实践相结合，进一步加深数字电子技术课程知识的理解和应用，同时学会使用Multisim电子设计软件。二、设计要求 1.显示时，分，秒，用24小时制 2.能够进行校时，可以对数字钟进行调时间 3.能够正点报时（用555产生断续音频信号）；三、设计方案比较方案一、采用中小规模集成电路实现采用集成逻辑电路设计具有能实现，时、分、秒计时功能和定点报时功能，计时模块采用时钟信号触发，不需要程序控制。方案二：EDA技术实现采用EDA作为主控制器外围电路进行电压，时钟控制、键盘和LED控制。但此方案逻辑电路复杂，外围设备多，灵活性较低，不利于扩展方案三、单片机编程实现此方案采用单片机编程来设计和控制。综上，根据自身的知识和方案比较，采用方案一，因为方案一简便灵活，扩展性好，同时符合此次数子电子知识设计的要求。四、设计过程和说明 1.数字电子钟计时和显示功能的实现（1）采用两片十进制计数器74LS160N扩展连接，设计60进制的计数器，显示0到59，在59时采用置数的方法，将两片74LS160N同时置数至0，以循环显示0到59。（图）

（2）24进制亦采用两片十进制计数器74LS160N扩展连接，设计24进制的计数器，显示0到23，在23时采用置数的方法，将两片74LS160N同时置数至0，以循环显示0到23（图）

数字电路课程设计--数字抢答器

智力竞赛抢答器一、本次课程设计目的 1．结合所学的数字电路的理论知识来完成数字电路课程设计。 2．在数字电路的课程设计中，熟悉数字电路的逻辑设计过程以及集成电路的使用。 3．学会利用一些没学过的来设计电路。 4。学会用软件方法仿真电路。二、本次课程设计安排 1、时间安排略。 2、地点安排 S2403实验室。智力竞赛抢答器 1 设计目的（1）熟悉集成电路的引脚安排及使用方法。（2）掌握各芯片的逻辑功能及使用方法。（3）了解面包板结构及其接线方法。（4）了解数字抢答器的组成及工作原理。（5）熟悉数字抢答器的设计与制作。（6）学会用软件方法仿真电路。 2 设计思路（1）设计抢答器电路。（2）设计可预置时间的定时电路。（3）设计报警电路。（选做）（4）设计时序控制电路。（选做） 3 设计过程 3.1方案论证

图 1 数字抢答器框图数字抢答器总体方框图如图1所示。，其工作原理为：接通电源后，主持人将开关拨到“清除”状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置于“开始”状态，宣布“开始”抢答器工作。定时器倒计时，扬声器给出声响提示。选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示、扬声器提示。当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。如果再次抢答必须由主持人再次操作“清除”和“开始”状态开关。 3.2电路设计抢答器电路如图2所示。图2 数字抢答器电路该电路完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号；二是禁止其他选手按键操作无效。

电子时钟课程设计_数电课程设计数字电子时钟的实现

电子时钟课程设计_数电课程设计数字电子时钟的实现课程设计报告设计题目：数字电子时钟的设计与实现班级：学号：姓名：指导教师：设计时间：摘要钟表的数字化给人们生产生活带来了极大的方便，大大的扩展了原先钟表的报时。诸如，定时报警、按时自动打铃、时间程序自动控制等，这些，都是以钟表数字化为基础的。功能数字钟是一种用数字电路实现时、分、秒、计时的装置，与机械时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，因此得到了广泛的使用。从原理上讲，数字钟是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。因此，此次设计与制作数字钟就是为了了解数字钟的原理，从而学会制作数字钟，而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及使用方法。通过此次课程设计可以进一步学习与各种组合逻辑电路与时序电路的原理与使用方法。通过仿真过程也进一步学会了Multisim 7的使用方法与注意事项。

本次所要设计的数字电子表可以满足使用者的一些特殊要求，输出方式灵活，如可以随意设置时、分、秒的输出，定点报时。由于集成电路技术的发展，，使数字电子钟具有体积小、耗电省、计时准确、性能稳定、维护方便等优点。关键词：数字钟，组合逻辑电路，时序电路，集成电路目录摘要 (1) 第1章概述 (3) 第2章课程设计任务及要求 (4) 2.1设计任务 (4) 2.2设计要求 (4) 第3章系统设计 (6) 3.1方案论证 (6) 3.2系统设计 (6) 3.2.1 结构框图及说明 (6) 3.2.2 系统原理图及工作原理 (7) 3.3单元电路设计 (8) 3.3.1 单元电路工作原理 (8) 3.3.2 元件参数选择···································14 第 4章软件仿真 (15) 4.1仿真电路图 (15) 4.2仿真过程 (16)

大连理工大学数字电路课程设计报告_多功能数字时钟设计说明

理工大学本科实验报告题目：多功能数字时钟设计课程名称：数字电路与系统课程设计学院（系）：信息与通信工程学院专业：电子信息工程班级：学生：学号：完成日期： 2014年7月16日

2014 年 7 月 16 日题目：多功能数字时钟设计 1 设计要求 1) 具有“时”、“分”、“秒”及“模式”的十进制数字显示功能； 2) 具有手动校时、校分功能，并能快速调节、一键复位（复位时间12时00分00秒）； 3) 具有整点报时功能，从00分00秒起，亮灯十秒钟； 4) 具有秒表功能（精确至百分之一秒），具有开关键，可暂停、可一键清零； 5) 具有闹钟功能，手动设置时间，并可快速调节，具有开关键，可一键复位（复位时间12时00分00秒），闹钟时间到亮灯十秒钟进行提醒； 6) 具有倒计时功能（精确至百分之一秒），可手动设置倒计时时间，若无输入，系统默认60秒倒计时，且具有开关键，计时时间到亮灯十秒钟进行提醒，可一键复位（复位时间默认60秒）。 2 设计分析及系统方案设计 2.1 模式选择模块：按键一进行模式选择，并利用数码管显示出当前模式。模式一：时钟显示功能；模式二：时钟调节功能；模式三：闹钟功能；模式四：秒表功能；模式五：倒计时功能。 2.2 数字钟的基本功能部分：包括时、分、秒的显示，手动调时，以及整点报时部分。基本模块是由振荡器、分频器、计数器、译码器、显示器等几部分组成。利用DE2硬件中提供的50MHZ晶振，经过分频得到周期为1s的时钟脉冲。将该信号送入计数器进行计算，并把累加结果以“时”“分”“秒”的形式通过译码器由数码管显示出来。具有复位按键1，在时钟模式下按下复位键后对时钟进行复位，复位时间12时00分00秒。进入手动调时功能时，通过按键调节时间，每按下依次按键2，时钟时针加一，按下按键2一秒未松手，时钟时针每秒钟加十；按键1对分针进行控制，原理与时针相同并通过译码器由七位数码管显示。从00分00秒开始，数字钟进入整点报时功能（本设计中以一个LED灯代替蜂鸣器，进行报时），亮灯10秒钟进行提示。 2.3多功能数字钟的秒表功能部分：计时围从00分00.00秒至59分59.99秒。可由复位键0异步清零，并由开关1控制计时开始与停止。将DE2硬件中的50MHZ晶振经过分频获得周期为0.01秒的时钟脉冲，将信号送入计数器进行计算，并把累计结果通过译码器由七位数码管显示 2.4多功能数字钟的闹钟功能部分：进入闹钟功能模式后，通过按键2（设定小时）和按键1（设定分钟）设定闹钟时间，当按下按键一秒未松手时，可进行快速设定时间。当时钟进入闹钟设定的时间（判断时钟的时信号时针，分针分别与闹钟设定的时信号时针、分针是否相等），则以LED灯连续亮10秒钟进行提示，并由开关0控制闹钟的开和关。 2.5 多功能数字钟的倒计时功能部分：可通过按键3（设定分针）和按键2（设定秒针）

数电课程设计 计时器