三态门verilog

三态门verilog
三态门verilog

双向口-三态门的电路

IC专业技术文章2008-12-06 14:59:24 阅读119 评论0 字号:大中小订阅

1.TTL三态门电路工作原理:

三态门电路的基本结构如下图所示:

(1)图1给出了三态门的电路结构图及图形符号。其中控制端EN为低电平时,P点为高电平,二极管D截止,电路工作状态和普通的与非门没有区别。这时Y=A*B,可能是高电子也可能是低电平,视A、B 的状态而定。而当控制端EN为高电平时(EN=1),P点为低电平,它控制T1发射极,把VBl钳位在1V,使T2、T5载止。同时二极管D导通,T4的基极电位被钳在1V,使T4载止。由于T4、T5同时载止,所

以输出端呈高阻状态.

(2)图2中是将CMOS反相器的输出端同一个模拟开关相串联,即可组成三态门。图中T1、T2组成反相器,TG和反相器3组成模拟开关,其工作原理是:当控制端电压EN# =1时,由于模拟开关断开,输出端与电源及地线都相当于开路,故呈现高阻抗状态。当EN#=0时,模拟开关闭合,输出端Y取决于反相器的输入电压。若A= OV,则T2截止,T1导通,Y=VDD,输出高电平;若A=1,则T2导通,T1载

止,Y=OV,输出低电平

2.三态门电路的应用

三态门电路的应用电路如下:

(1)多路信号分时传递

在一些复杂的数字系统中,为了减少各个单元电路之间连接线的数目,希望能在同一条导线上分时传递若干个门电路的输出信号。这时可采用图3所示的连接方式。图中G1-Gn。均为三态与非门。只要在工作时控制各个门的En端轮流等于“1”,而且任何时候仅有一个等于“1”就可以把各个门的输出信号轮流送

到公共的传输线一总线上而互不干扰。

(2)用作双向传输的总线接收器

在数字系统中常利用三态输出门电路实现数据的双向传输。

在图4电路中,当EN=1时,G1工作而G2为高阻抗,内存数据D0经G1反相后送到总线上去。

当EN=0时,G2工作而G1为高阻抗,来自总线的数据经G2反相后由D1送入内存。

3.分析完双向口三态门电路后,说明inout端口的verilog实现方法

当inout端口不输出时,将三态门置高阻。这样信号就不会因为两端同时输出而出错了(如图4所示)

对双向口,我们可以将其理解为2个分量:一个输入分量,一个输出分量。另外还需要一个控制信号控制输出分量何时输出。此时,我们就可以很容易地对双向端口建模。

例如:

module bidirection_io(inner_port,out_en,outer_port);

input out_en;

inout[7:0] inner_port;

inout[7:0] outer_port;

assign outer_port=(out_en==1)?inner_port:8'hzz; //assign 1

assign inner_port=(out_en==0)?outer_port:8'hzz; //assign 2

endmodule

如下图所示:

数字电路基础考试题9答案

A 卷 一.选择题(18) 1.以下式子中不正确的是( C ) a .1?A =A b .A +A=A c . B A B A +=+ d .1+A =1 2.已知B A B B A Y ++=下列结果中正确的是( ) a .Y =A b .Y =B c .Y =A +B d .B A Y += 3.TTL 反相器输入为低电平时其静态输入电流为( ) a .-3mA b .+5mA c .-1mA d .-7mA 4.下列说法不正确的是( ) a .集电极开路的门称为OC 门 b .三态门输出端有可能出现三种状态(高阻态、高电平、低电平) c .O C 门输出端直接连接可以实现正逻辑的线或运算 d 利用三态门电路可实现双向传输 5.以下错误的是( ) a .数字比较器可以比较数字大小 b .实现两个一位二进制数相加的电路叫全加器 c .实现两个一位二进制数和来自低位的进位相加的电路叫全加器 d .编码器可分为普通全加器和优先编码器 6.下列描述不正确的是( ) a .触发器具有两种状态,当Q=1时触发器处于1态

6.A 7.B 8.A 9. B b.时序电路必然存在状态循环 c.异步时序电路的响应速度要比同步时序电路的响应速度慢 d.边沿触发器具有前沿触发和后沿触发两种方式,能有效克服同步触发器的空翻现象 7.电路如下图(图中为下降沿Jk触发器),触发器当前状态Q3Q2Q1为“011”,请问时钟作用下,触发器下一状态为() a.“110”b.“100”c.“010”d.“000” 8、下列描述不正确的是() a.时序逻辑电路某一时刻的电路状态取决于电路进入该时刻前所处的状态。 b.寄存器只能存储小量数据,存储器可存储大量数据。 c.主从JK触发器主触发器具有一次翻转性 d.上面描述至少有一个不正确 9.下列描述不正确的是() a.EEPROM具有数据长期保存的功能且比EPROM使用方便 b.集成二—十进制计数器和集成二进制计数器均可方便扩展。 c.将移位寄存器首尾相连可构成环形计数器 d.上面描述至少有一个不正确 二.判断题(10分) 1.TTL门电路在高电平输入时,其输入电流很小,74LS系列每个输入端的输入电流在40uA以下() 2.三态门输出为高阻时,其输出线上电压为高电平() 3.超前进位加法器比串行进位加法器速度慢() 4.译码器哪个输出信号有效取决于译码器的地址输入信号() 5.五进制计数器的有效状态为五个() 6.施密特触发器的特点是电路具有两个稳态且每个稳态需要相应的输入条件维持。() 7.当时序逻辑电路存在无效循环时该电路不能自启动() 8.RS触发器、JK触发器均具有状态翻转功能()

数字电路第三章习题与答案

第三章集成逻辑门电路 一、选择题 1. 三态门输出高阻状态时,()是正确的说法。 A.用电压表测量指针不动 B.相当于悬空 C.电压不高不低 D.测量电阻指针不动 2. 以下电路中可以实现“线与”功能的有()。 A.与非门 B.三态输出门 C.集电极开路门 D.漏极开路门 3.以下电路中常用于总线应用的有()。 A.TSL门 B.OC门 C. 漏极开路门 D.CMOS与非门 4.逻辑表达式Y=AB可以用()实现。 A.正或门 B.正非门 C.正与门 D.负或门 5.TTL电路在正逻辑系统中,以下各种输入中()相当于输入逻辑“1”。 A.悬空 B.通过电阻2.7kΩ接电源 C.通过电阻2.7kΩ接地 D.通过电阻510Ω接地 6.对于TTL与非门闲置输入端的处理,可以()。 A.接电源 B.通过电阻3kΩ接电源 C.接地 D.与有用输入端并联 7.要使TTL与非门工作在转折区,可使输入端对地外接电阻RI()。 A.>RON B.<ROFF C.ROFF<RI<RON D.>ROFF 8.三极管作为开关使用时,要提高开关速度,可( )。 A.降低饱和深度 B.增加饱和深度 C.采用有源泄放回路 D.采用抗饱和三极管 9.CMOS数字集成电路与TTL数字集成电路相比突出的优点是()。 A.微功耗 B.高速度 C.高抗干扰能力 D.电源范围宽 10.与CT4000系列相对应的国际通用标准型号为()。 A.CT74S肖特基系列 B. CT74LS低功耗肖特基系列 C.CT74L低功耗系列 D. CT74H高速系列 11.电路如图(a),(b)所示,设开关闭合为1、断开为0;灯亮为1、灯灭为0。F 对开关A、B、C的逻辑函数表达式()。

三态输出电路

三态输出电路 就是具有高电平、低电平和高阻抗三种输出状态的门电路,又称三态门输出电路。在固态机互联板电路,“I/O”板电路中,除了以上几种组合门电路,三态门电路也是必不可少的。 一、电路组成 三态门电路主要有TTL三态门电路和CMOS三态门电路. 不难看出,二种输出三态门电路都是在普通门电路的基础上附加控制电路而构成. 二、工作原理 (1)TTL三态门电路工作原理图1给出了三态门的电路结构图及图形符号。其中控制端·EN为低电平时(面=口/,P点为高电平,二极管D截止,电路工作状态和普通的与非门没有区别。这时Y=·A’B,可能是高电子也可能是低电平,视A、B的状态而定。而当控制端EN为高电平时(EN=1),P点为低电平,它控制T1发射极,把VBl钳位在1V,使T,、T5载止。同时二极管D导通,T4的基极电位被钳在1V,使T4载止。由于T4、T5同时载止,所以输出端呈高阻状态o (2)图2中是将CMOS反相器的输出端同一个模拟开关相串联,即可组成三态门。图中T,、T2组成反相器,TG和反相器3组成模拟开关,其工作原理是:当控制端电压Ve =1时,由于模拟开关断开,输出端与电源Vm,输出端与地都相当于开路,故呈现高阻抗状态。当Ve=OV时,模拟开关闭合,输出电压VY取决于反相器的输入电压。若V4= OV,则T1截止,T2导通,VY=VDD,输出高电平;若Va=1,则Tl导通,T2载止,VY=OV,输出低电平。 上述电路中,控制端EN为低电平时与非门处于工作状态,所以该电路为低电平有效同样还有高电平有效控制电路。 三、三态门电路的应用 (1)多路信号分时传递 在一些复杂的数字系统(象固态机的互联板,U0板等)中,为了减少各个单元电路之间连线的数目,希望能在同一条导线上分时传递若干个门电路的输出信号。这时可采用图3所示的连接方式。图中G1-Gn。均为三态与非门。只要在工作时控制各个门的En端轮流等于“1”,而且任何时候仅有一个等于“1”就可以把各个门的输出信号轮流送到公共的传输线一总线上而互不干扰。 (2)用作双向传输的总线接收器 利用三态输出门电路还能实现数据的双向传输。固态机数据传送这种功能也是常用的。 在图4电路中,当E。=1时,C:工作而C2为高阻抗,数据D。经C1反相后送到总线上去。当皿=0时,C2工作而C1为高阻抗,来自总线的数据经C2反相后由D,送出。 三态输出门电路(TS(Three-state output Gate)门)

三态逻辑与非门基本输出状态及其应用电路解析

三态逻辑与非门基本输出状态及其应用电路解析 我们常说三态门,那么三态门到底是什么呢?三态又指的是哪三态呢?别急,接下来我会你具体讲解什么是三态门,以及它的应用电路解析。 什么是三态门?三态门,是指逻辑门的输出除有高、低电平两种状态外,还有第三种状态——高阻状态的门电路高阻态相当于隔断状态。三态门都有一个EN控制使能端,来控制门电路的通断。可以具备这三种状态的器件就叫做三态(门,总线,。..。..)。 举例来说: 内存里面的一个存储单元,读写控制线处于低电位时,存储单元被打开,可以向里面写入;当处于高电位时,可以读出,但是不读不写,就要用高电阻态,既不是+5v,也不是0v 计算机里面用1和0表示是,非两种逻辑,但是,有时候,这是不够的, 比如说,他不够富有但是他也不一定穷啊,她不漂亮,但也不一定丑啊, 处于这两个极端的中间,就用那个既不是+也不是―的中间态表示,叫做高阻态。 高电平,低电平可以由内部电路拉高和拉低。而高阻态时引脚对地电阻无穷,此时读引脚电平时可以读到真实的电平值。 高阻态的重要作用就是I/O(输入/输出)口在输入时读入外部电平用. 1. 三态门的特点 三态输出门又称三态电路。它与一般门电路不同,它的输出端除了出现高电平、低电平外,还可以出现第三个状态,即高阻态,亦称禁止态,但并不是3个逻辑值电路。 2. 三态逻辑与非门 三态逻辑与非门如图Z1123所示。这个电路实际上是由两个与非门加上一个二极管D2组成。虚线右半部分是一个带有源泄放电路的与非门,称为数据传输部分,T5管的uI1、uI2称为数据输入端。而虚线左半部分是状态控制部分,它是个非门,它的输入端C称为控制端,或称许可输入端、使能端。 当C端接低电平时,T4输出一个高电平给T5 ,使虚线右半部分处于工作状态,这样,电

基本的逻辑运算表示式-基本逻辑门电路符号

基本的逻辑运算表示式-基本逻辑门电路符号 1、与逻辑(AND Logic) 与逻辑又叫做逻辑乘,通过开关的工作加以说明与逻辑的运算。 从上图看出,当开关有一个断开时,灯泡处于灭的,仅当两个开关合上时,灯泡才会亮。于是将与逻辑的关系速记为:“有0出0,全1出1”。 图(b)列出了两个开关的组合,以及与灯泡的,用0表示开关处于断开,1表示开关处于合上的; 灯泡的用0表示灭,用1表示亮。 图(c)给出了与逻辑门电路符号,该符号表示了两个输入的逻辑关系,&在英文中是AND的速写,开关有三个则符号的左边再加上一道线就行了。 逻辑与的关系还用表达式的形式表示为: F=A·B 上式在不造成误解的下可简写为:F=AB。 2、或逻辑(OR Logic) 上图(a)为一并联直流电路,当两只开关都处于断开时,其灯泡不会亮;当A,B两个开关中有一个或两个一起合上时,其灯泡就会 亮。如开关合上的用1表示,开关断开的用0表示;灯泡的亮时用1表示,不亮时用0表示,则可列出图(b) 的真值表。这种逻辑关系通常讲的“或逻辑”,从表中可看出,只要输入A,B两个中有一个为1,则输出为1,否则为0。 或逻辑可速记为:“有1出1,全0出0”。 上图(c)为或逻辑门电路符号,通常用该符号来表示或逻辑,其方块中的“≥1”表示输入中有一个及一个的1,输出就为1。 逻辑或的表示式为: F=A+B 3、非逻辑(NOT Logic) 非逻辑又常称为反相运算(Inverters)。下图(a)的电路实现的逻辑功能非运算的功能,从图上看出当开关A 合上时,灯泡反而灭;当开关断开时,灯泡才会亮,故其输出F的与输入A的相反。非运算的逻辑表达式为 图(c)给出了非逻辑门电路符号。

数电题 第3章 练习题答案

1.CMOS电路的两个主要优点是和。(低功耗,抗干 扰能力强) 2.代表门电路抗干扰能力的参数是。(噪声容限) 3.三态门输出的三种状态分别为:、和。(0) (1)(高阻) 4.在CMOS门电路的输入端与电源之间接一个1KΩ电阻,相当于在 该输入端输入电平。(高) 5.能够实现“线与”的TTL门电路叫,能够实现“线与”的 CMOS门电路叫。(OC门)(OD门) 6.在CMOS门电路的输入端与电源之间接一个1KΩ电阻,相当于在 该输入端输入电平。(高) 7.在逻辑电路中,三极管通常工作在和状态。(饱 和)(截止) 8.使用TTL与非门时下列做法中错误的是()。(C) A、不用的输入端空着或剪去; B、将各输入端并联作非门用; C、将几个门的输出端并联作线与 9.下列几种TTL电路中,输出端可实现线与功能的电路是()。(D) A、或非门 B、与非门 C、异或门 D、OC门 10.对CMOS与非门电路,其多余输入端正确的处理方法是()。(D) A、通过大电阻接地(>1.5KΩ); B、悬空; C、通过小电阻 接地(<1KΩ);D、通过电阻接VCC

11.使用TTL与非门时下列做法中错误的是()。(C) A、不用的输入端空着或剪去; B、将各输入端并联作非门用; C、将几个门的输出端并联作线与 12.对CMOS与非门电路,其多余输入端正确的处理方法是()。(D) A、通过大电阻接地(>1.5KΩ); B、悬空; C、通过小电阻接地(<1KΩ); D、通过电阻接V DD 13.使用TTL与非门时下列做法中错误的是()。(C) A、不用的输入端空着或剪去; B、将各输入端并联作非门 用;C、将几个门的输出端并联作线与

实验三 三态门

实验三三态门 一、实验目的 1.熟悉计三态输出门的逻辑功能和使用方法。 2.掌握用三态门构成公共总线的特点和方法。 二、实验器材 1.数字逻辑实验箱 2.双踪示波器 3.与非门74LS00(1片)、三态门74LS125(1片) 三、预习要求 1.复习三态门有关知识,了解其逻辑功能及管脚。 2.复习三态门实现总线传输的方法。 四、实验原理 1.三态门(TS) 三态门有三种输出状态:高电平输出、低电平输出和高阻输出状态。常见的三态门有控制端高电平有效和低电平有效两种类型。三态输出门除了有多输入三态与非门,还经常做成单输入、单输出的总线驱动器,并且输入与输出有同相和反相两种类型。例如:74LS125就是单输入、单输出的控制端 低电平有效的同相三态输出门。即E=0时,Y=A;E=1时为高阻态。三态门主要用途之一是实现总线传输,各三态门输出端可以并联使用一个传输通道,以选通的方式传送多路信息。使用时注意输出端并接的三态门只能有一个处于工作状态(E=0)。其余必须处于高阻状态(E=1)。三态门驱动能 力强,开关速度快,在中大规模集成电路中广泛采用三态门输出电路,作为计算机和外围电路的接口电路。 如图2-1为三态门逻辑符号。 A B 图2-1 三态门逻辑符号 五、实验内容 1.三态门逻辑功能测试: 查出三态门74LS125的引脚图,验证各三态门逻辑功能。按图2-1(A)在实验箱上连线,先接上电源和地线,然后用逻辑电平控制输入端A和使能端E,用L显示输出Y的状态,实验结果填入下表:表2-1 74LS125逻辑功能表:

2.用三态门74LS125构成公共总线: 要求:用三个三态门构成一条公共总线,参考图21(B)。使三个输入端状态分别为“0”、“1”、CP,观测公共总线输出状态。 (1)按上述要求画出公共总线的逻辑图。 (2)在实验箱上连线:A1、0(GND),A2、1(Vcc),A3、CP(1KHz或100KHz信号源输出),三个使能端E1……E3分别由三个逻辑开关控制其电平的高低。 (3)检查线路无误后,通电测试。用双踪示波器测试输入和输出的状态及波形并记录。 注意:三态门74LS125的使能端是低电平有效,做总线传输时,要求只有需传输信息的那个三态门的使能端E=0,进入工作状态,其余各门皆处于禁止状态E=1(呈高阻态)。否则,将造成逻辑混乱和 损坏芯片。 六、实验报告要求 1.按实验要求画出有关电图图,记录观察到的数据和波形。 2.分析波形变化的原因。 七、思考题 1.三态门的工作原理和特点是什么? 2.设计用两个三态门构成一条双向总线,画出电路图并测试。

OC门和三态门相关知识

OC门和三态门(双击自动滚屏) 集电极开路门电路(OC门) 在TTL与非门电路中将T4解掉换成电阻R c(如下图): 动画演示图下:

其逻辑功能并没有改变,仍有 A=B=1, T5导通,输出端为低电平Y=0。 A、B中只要有一个0, T 5 截止,输出端为高电平5V(TTL与非门输出高电平Yv OH=3.6V),Y=1。 由R 4取代T 4 ,显然逻辑功能未变,但速度大为降低。 把R4不做在集成电路的内部(T5的集电极处于开路状态),使用OC门集成块时,用户必须选定合适的阻值,将R c接到门的输出端与电源之间,该OC门才能具有稳定的逻辑功能(如不把R c接进去,任其集电极开路,该电路不具备正常的逻辑功能)。这种电路称为集电极开路门电路——简称OC门。用如下符号表示: OC门的最大特点是具有线与功能。几个OC门共用一个R c (输出端并接在一起),其输出为单个OC门输出之积(与)。

三态输出门电路(TS(Three-state output Gate)门)

上图为三态门输出门电路的原理图。在图中,如果将虚线方框内的两个反相器和一个二极管剪掉,剩下的部分就是典型的TTL与非门电路。 所谓三态是指输出端而言。普通的TTL与非门其输出极的两个晶体管T4、T5始终保持一个导通,另一个截止的推拉状态。T4导通,T5截止,输出高电平Y=1;T4截止,T5导通,输出低电平,Y=0。三态门除了上述两种状态外,又出现了T4、T5同时截止的第三种状态。因为晶体管截止时c、e之间是无穷大阻抗,输出端Y对地、对电源(v cc)阻抗无穷大。因此这第三种状态也称高阻状态。 现对三种状态进行分析: 控制信号可在E N处加入,也可在处加入: E N=0,=1,则C=0,v B1=0.9V,v c2=0.9V v B4=v c2=0.9V,T4截止(T4导通的电位v B4>1.4V) v B1=0.9V,T5截止,输出端Y为高阻状态。 E N=1,=0,C=1,对与非门另两个A、B输入端无影响,为正常的与非门电路。 当A=B=1,则T2、T5导通,v c2=1.0V(前已分析)。二极管D处于反相截止状态(因为其阳极电压v c2=1.0V,小于阴极C点电位v IH=3.4V),在电路中不起作

三态输出门电路及应用

三态输出门电路及应用 史明科 所谓三态门,就是具有高电平、低电平和高阻抗三种输出状态的门电路。我们以前国产发射机控制电路中,尤其逻辑控制电路中,像“或(66‘与”“非”及它们组合的门电路常常使用,但却没有三态门电路的应用。在固态机互联板电路,“I/O”板电路中,除了以上几种组合门电路,三态门电路也是必不可少的。 一、电路组成 三态门电路主要有TIL三态门电路和 CMOS三态门电路,其电路结构及逻辑符号分别如下: 不难看出,二种输出三态门电路都是在普通门电路的基础上附加控制电路而构成。 二、工作原理

(1)TTL三态门电路工作原理图1给出了三态门的电路结构图及图形符号。其中控制端·EN为低电平时(面=口/,P点为高电平,二极管D截止,电路工作状态和普通的与非门没有区别。这时Y=·A’B,可能是高电子也可能是低电平,视A、B的状态而定。而当控制端EN为高电平时(EN=1),P点为低电平,它控制T1发射极,把VBl钳位在1V,使T,、T5载止。同时二极管D导通,T4的基极电位被钳在1V,使T4载止。由于T4、T5同时载止,所以输出端呈高阻状态o (2)图2中是将CMOS反相器的输出端同一个模拟开关相串联,即可组成三态门。图中T,、T2组成反相器,TG和反相器3组成模拟开关,其工作原理是:当控制端电压Ve =1时,由于模拟开关断开,输出端与电源 Vm,输出端与地都相当于开路,故呈现高阻抗状态。当Ve=OV时,模拟开关闭合,输出电压VY 取决于反相器的输入电压。若V4= OV,则T1截止,T2导通,VY=VDD,输出高电平;若Va=1,则Tl导通,T2载止,VY=OV,输出低电平。 上述电路中,控制端EN为低电平时与非门处于工作状态,所以该电路为低电平有效同样还有高电平有效控制电路。 三、三态门电路的应用 (1)多路信号分时传递

三态门(总线)

2.2 三态门 1.基本原理 在数字系统中,常常需要把多个门电路的输出端连接在一起,比如接到数据总线上。但一般的门电路都只有两个输出状态:输出高电平状态与输出低电平状态。把这些门电路的输出端连接在一起,在某一个时刻,可能会出现一个以上的门电路的输出同时为高电平状态或者低电平状态,这样就会引起逻辑电平的不确定。使用三态门可以很好地解决这个问题。三态门电路有三个输出状态:输出高电平状态、输出低电平状态,以及输出高阻状态。当三态门电路输出为高阻状态时,三态门的输出端相当于开路,对总线上连接的其它器件没有影响。我们可以利用三态门的这个优点对需要通过总线的数据进行分时传送,这样数据的传送就不会出现混乱了。 简单的三态门电路如图2.2.1a所示,图2.2.1b是它的代表符号。其中EN为片选信号输入端,A为数据输入端,L为数据输出端。 图2.2.1 三态门电路 (a) 电路图(b) 代表符号

当EN=0时,TP2和TN2同时导通,为正常的非门,输出L=- A;当EN=1 时,TP2和TN2同时截止,输出为高阻状态。所以,这是一个低电平有效的三态门。 三态门的真值表如表2.2.1所示。由真值表可以得出逻辑表达式:当EN=0 时,L=- A;当EN=1时,L=Z。其中Z表示高阻状态。 表2.2.1 三态门的真值表 2.实现方案 通过FPGA来实现三态门的功能有以下几种方式: (1) 用case语句和if….else语句来实现。先判断EN是否等于1,如果EN 等于1,则输出端L=Z;如果不等于1,再判断A是否等于0,如果等于0,则输出端L=1,如果不等于0,则输出端L=0。 (2) 用if….else语句来实现。先判断EN是否等于1,如果EN等于1,则输出端L=Z;如果不等于1,则输出L=~A。 (3) 用“?:”语句来实现,输出端L=EN ? 1’bZ : (~A)。 3.FPGA的实现 下面以第三种方案为例来进行FPGA的实现。 (1) 创建工程并设计输入 ①在E:\project\目录下,新建名为notif的新工程 器件族类型(Device Family)选择“Virtex2P”, 器件型号(Device)选“XC2VP30 ff896 -7”, 综合工具(Synthesis Tool)选“XST (VHDL/Verilog)”,

基本逻辑门电路符号与口诀

无论多么复杂的单片机电路,都是由若干基本电路单元组成的。 2.2.1 常用的逻辑门电路最基本的门电路是与、或、非门,把它们适当连接可以实现任意复杂的逻辑功能。用小规模集成电路构成复杂逻辑电路时,最常用的门电路是与(AND)、或(OR)、非(INV BUFF)、恒等(BUFF)、与非(NAND)、或非(NOR)、异或(XOR)。主要是因为这7种电路既可以完成基本逻辑功能,又具有较强的负载驱动能力,便于完成复杂而又实用的逻辑电路设计。 1.与门与门是一个能够实现逻辑乘运算的、多端输入、单端输出的逻辑电路,逻辑函数式:F = A·B 其记忆口诀为:有0出0,全1才1。 2.或门或门是一个能够实现逻辑加运算的多端输入、单端输出的逻辑电路,逻辑函数式:F = A+B 其记忆口诀为:有1出1,全0才0。 3.非门实现非逻辑功能的电路称为非门,有时又叫反相缓冲器。非门只有一个输入端和一个输出端,逻辑函数式是:F =A非 非门逻辑符号4.恒等门实现恒等逻辑功能的电路称为恒等门,又叫同相缓冲器。恒等门只有一个输入端和一个输出端,逻辑函数式是:F = A同相缓冲器和反相缓冲器在数字系统中用于增强信号的驱动能力。 5.与非门与和非的复合运算称为与非运算,逻辑函数式是:F = A.B非其记忆口诀为:有0出1,全1才0。 6.或非门

或与非的复合运算称为或非运算,逻辑函数式是:F = A+B非其记忆口诀为:有1出0,全0才1。 7.异或门异或逻辑也是一种广泛应用的复合逻辑,其记忆口诀为:相同出0,不同出1。 逻辑门电路是单片机外围电路运算、控制功能所必需的电路。在单片机系统中我们经常使用集成逻辑电路(常称为集成电路)。一片集成逻辑门电路中通常含有若干个逻辑门电路,如7400为4重二输入与非门,即7400内部有4个二输入的与非门。 高速CMOS74HC逻辑系列集成电路具有低功耗、宽工作电压、强抗干扰的特性,是单片机外围通用集成电路的首选系列。随着单片机内部功能的不断增强和硬件软件化,外部所用的逻辑门电路将越来越少。8.门电路的国标符号与国际流行符号常用门电路国标符号与国际流行符

如何判断输出的高低电平(三态门)

如何判断输出的高低电平 (三态门)

什么是三态门? 三态门,是指逻辑门的输出除有高、低电平两种状态外,还有第三种状态——高阻状态的门电路。高阻态相当于隔断状态(电阻很大,相当于开路)。三态门都有一个EN控制使能端,来控制门电路的通断。可以具备这三种状态的器件就叫做三态(门,总线,......)。 计算机里面用 1和0表示是,非两种逻辑,但是,有时候,这是不够的,比如说,他不够富有,但是他也不一定穷啊;她不漂亮,但也不一定丑啊,处于这两个极端的中间,就用那个既不是+也不是―的中间态表示,叫做高阻态。高电平,低电平可以由内部电路拉高和拉低。而高阻态时引脚对地电阻无穷,此时读引脚电平时可以读到真实的电平值。高阻态的重要作用之一就是I/O(输入/输出)口在输入时读入外部电平用。 高阻态相当于该门和它连接的电路处于断开的状态。(因为实际电路中你不可能去断开它,所以设置这样一个状态使它处于断开状态)。三态门是一种扩展逻辑功能的输出级,也是一种控制开关。主要是用于总线的连接,因为总线只允许同时只有一个使用者。通常在数据总线上接有多个器件,每个器件通过OE/CE之类的信号选通。如器件没有选通的话它就处于高阻态,相当于没有接在总线上,不影响其它器件的工作。 如果你的设备端口要挂在一个总线上,必须通过三态缓冲器。因为在一个总线上同时只能有一个端口作输出,这时其他端口必须在高阻态,同时可以输入这个输出端口的数据。所以你还需要有总线控制

管理,访问到哪个端口,那个端口的三态缓冲器才可以转入输出状态,这是典型的三态门应用。如果在线上没有两个以上的输出设备, 当然用不到三态门,而线或逻辑又另当别论了。

三态门电路

什么是三态门信号 三态信号(Tri-State或T/S),它与一般门电路不同,它的输出端除了出现高电平、低电平外,还可以出现第三个状态,即高阻态,亦称禁止态,但并不是3个逻辑值电路。具备这三种状态的器件就叫做三态门。一般门与其它电路的连接,无非是两种状态,1或者0,在比较复杂的系统中,为了能在一条传输线上传送不同部件的信号,研制了相应的逻辑器件称为三态门,三态门除了有这两种状态以外还有一个高阻态,就是高阻抗,相当于该门和它连接的电路处于断开的状态。(因为实际电路中你不可能去断开它,所以设置这样一个状态使它处于断开状态)。三态门是一种扩展逻辑功能的输出级,也是一种控制开关,主要是用于总线的连接,因为总线只允许同时只有一个使用者。通常在数据总线上接有多个器件,每个器件通过CS之类的信号选通,如器件没有选通的话它就处于高阻态,相当于没有接在总线上,不影响其它器件的工作。只有被选通的设备获得总线使用权的设备才能驱动信号,而没有获得总线使用权的设备则不能够驱动信号。为了防止总线上各个设备之间的冲突,那些接在总线上设备需要先将输出信号置为三态,相当于总线断开,避免与总线上的其它设备发生冲突。这种输出端口便是带三态的输出端口。 持续三态信号(Sustained Tri-State或s/t/s,或称STS),是一个低电平有效的三态信号,在某一时刻有一个且只可能有一个设备驱动,驱动这个信号为低的设备在它释放对这个信号控制之前(也即是使这个信号浮空)必须驱动这个信号为高电平并至少维持这个高电平一个时钟周期。新的设备只有在原先拥有这个信号的设备释放对这个信号控制之后才可以驱动这个信号。s/t/s的信号需要上拉电阻,以使没有任何设备驱动他时,保持一个无效电平,即高电平。这个上拉电阻由主控制设备提供。 三态逻辑与非门 三态逻辑与非门如下图所示。这个电路实际上是由两个与非门加上一个二极管D2组成。虚线右半部分是一个带有源泄放电路的与非门,称为数据传输部分,T5管的u I1、u I2称为数据输入端。而虚线左半部分是状态控制部分,它是个非门,它的输入端C称为控制端,或称许可输入端、使能端。

5、三态门的设计

三态门的设计 三态门是具有三种输出状态的器件,有MOS型和双极型两种,下面我们对P型MOS三态门的设计进行讨论。 1.实验原理 P型MOS三态门有两个输入端B、A和一个输出端dataout,输出端有高阻、0、1三个P型MOS三态门应具备的脚位: 输入端:B、A: 输出端:dataout。 2.文本输入 (1)建立新文件:选取窗口菜单File—New,出现对话框,选Text Editor file 选项,单击OK按钮,进入文本编辑画面。 (2)保存:选取窗口菜单File—save as,出现对话框,键入文件名tri.vhd,单击OK按钮(保存路径不能含有中文名字)。 (3)通过如下操作把当前设计项目设置成工程文件:选择菜单File|Project|Set

Project to Current File命令,即将当前设计文件设置成Project。选择此项后可以看到标题栏显示出所设文件的路径。 (4)选择实际编程器件型号:选取窗口菜单Assign—Device,出现对话框,选择AcEXlK系列的EPlK30TCl44一3。 (5)输入VHDL源程序: LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY tri_v IS port( datain:in STD_LOGIC; outen: in STD_LOGIC; dataout:out STD_LOGIC); end tri_v; architecture a of tri_v is begin process(outen,datain) begin if outen='0'then dataout<='Z'; else dataout<=datain; end if; end process; end a; (6)保存并编译:选取窗口菜单File—Project—Save&Compile,即可进行编译,将错误改正,直到没有错误为止。 3.软件仿真 (1)进入波形编辑窗口:选取窗口菜单MAX+plus II—Waveform Editor,进入波形编辑窗口。

传输门和三态门什么区别

传输门和三态门什么区别 传输门和三态门什么区别三态门就是指输出有三种状态(0,1,高阻)的门。传输门就是指可以控制通路通断的门,导通时,一端的信号可以传到另一端,不导通时,一端信号不能传到另一端。两者不是对等关系,数字电路中三态门可以有各种实现方法,其中一种就是用传输门实现。 注:高阻态(Z态)指的就是门的输出脚的两个驱动TTL或MOS管(即上拉网络和下拉网络)都处于截止状态时的输出状态。 三态门三态门(Three-stategate)是一种重要的总线接口电路。 三态指其输出既可以是一般二值逻辑电路,即正常的高电平(逻辑1)或低电平(逻辑0),又可以保持特有的高阻抗状态。高阻态相当于隔断状态(电阻很大,相当于开路)。 三态门结构高阻态是一个数字电路里常见的术语,指的是电路的一种输出状态,既不是高电平也不是低电平,如果高阻态再输入下一级电路的话,对下级电路无任何影响,和没接一样,如果用万用表测的话有可能是高电平也有可能是低电平,随它后面接的东西定。 处于高阻抗状态时,输出电阻很大,相当于开路,没有任何逻辑控制功能。高阻态的意义在于实际电路中不可能断开电路。三态电路的输出逻辑状态的控制,是通过一个输入引脚实现的。 三态门都有一个EN控制使能端,来控制门电路的通断。可以具备这三种状态的器件就叫做三态器件。当EN有效时,三态电路呈现正常的“0”或“1”的输出;当EN无效时,三态电路给出高阻态输出。 三态门在双向端口中运用时,如图1所示,设置Z为控制项,当Z=1时,三态门呈高阻状态,上面的线路不通只能输入,当Z=0时,三态门呈正常高低电平的输出状态,可输出,即O路通。三态门是一种扩展逻辑功能的输出级,也是一种控制开关。主要是用于总线的连接,因为总线只允许同时只有一个使用者。通常在数据总线上接有多个器件,每个器件通过OE/CE之类的信号选通。如器件没有选通的话它就处于高阻态,相当于没有接在总线上,不影响其它器件的工作。

电路常识性概念(7)-三态门与高阻态

电路常识性概念(7)-三态门与高阻态 2009-03-1719:35 三态门,是指逻辑门的输出除有高、低电平两种状态外,还有第三种状态——高阻状态的门电路。高阻态相当于隔断状态(电阻很大,相当于开路)。三态门都有一个EN控制使能端,来控制门电路的通断。可以具备这三种状态的器件就叫做三态(门,总线,......). 计算机里面用1和0表示是,非两种逻辑,但是,有时候,这是不够的,比如说,他不够富有,但是他也不一定穷啊;她不漂亮,但也不一定丑啊,处于这两个极端的中间,就用那个既不是+也不是―的中间态表示,叫做高阻态。高电平,低电平可以由内部电路拉高和拉低。而高阻态时引脚对地电阻无穷,此时读引脚电平时可以读到真实的电平值。高阻态的重要作用之一就是I/O(输入/输出)口在输入时读入外部电平用。 高阻态相当于该门和它连接的电路处于断开的状态。(因为实际电路中你不可能去断开它,所以设置这样一个状态使它处于断开状态)。三态门是一种扩展逻辑功能的输出级,也是一种控制开关。主要是用于总线的连接,因为总线只允许同时只有一个使用者。通常在数据总线上接有多个器件,每个器件通过 OE/CE之类的信号选通。如器件没有选通的话它就处于高阻态,相当于没有接在总线上,不影响其它器件的工作。 如果你的设备端口要挂在一个总线上,必须通过三态缓冲器。因为在一个总线上同时只能有一个端口作输出,这时其他端口必须在高阻态,同时可以输入这个输出端口的数据。所以你还需要有总线控制管理,访问到哪个端口,那个端口的三态缓冲器才可以转入输出状态,这是典型的三态门应用。如果在线上没有两个以上的输出设备,当然用不到三态门,而线或逻辑又另当别论了。 ++++++++++++++++++++++++++++++++++++ 高阻态这是一个数字电路里常见的述语,指的是电路的一种输出状态,既不是高电平也不是低电平,如果高阻态再输入下一级电路的话,对下级电路无任何影响,和没接一样,如果用万用表测的话有可能是高电平也有可能是低电平,随它后面接的东西定。 高阻态的实质:电路分析时高阻态可做开路理解。你可以把它看作输出(输入)电阻非常大。他的极限可以认为悬空。也就是说理论上高阻态不是悬空,它

数电实验之三态输出门与集电极开路门

三态输出门与集电极开路门 一、实验目的 1.学习中规模集成门电路的使用。 2.掌握三态输出门的逻辑功能。 3.学会三态输出门的应用。 二 实验原理 三态门是一种特殊的门电路,它与普通的门电路有所不同,它的输出端除了通常为高、低电平两种状态外,还有第三种输出状态—高阻状态,处于高阻状态时,电路与负载之间相当于开路。它有一个控制端(禁止端或使能端)。三态门按逻辑功能及控制方式来分有各种不同类型,本实验所采用的型号是74LS125为三态输出四总线缓冲器。 三态门主要用途之一是分时实现总线传输,即用一个传输通道(总线),以选通方式传送多路信息。电路中将若干个三态门输出端直接接在一总线上,使用时,要求只有一个传输信息的TS 三态输出门控制端处于使能,而其余各TS 门的控制端均处于禁止态。因为由理论课学习我们知道TS 门输出端不允许并联使用。所以显然不能同时有两个或两个以上的TS 门的控制端处于使能。 2. 本实验所用OC 与非门(集电极开路门)型号为74LS03(2输入四与非门)。OC 与非门的输出管的集电极是悬空的,工作时输出端必须通过一只外接电阻R L 和电源V CC ’相连接,以保证输出电平符合电路要求。 OC 门的应用主要有以下三个方面 1、 利用电路的“线与”特性,可方便的完成某些特定的逻辑功能。 如下图13.2(A )所示,将两个OC 与非门输出端直接并联在一起,则它们的输出 Y = F A +F B = 21A A ·21B B =2121B B A A 即把两个或两个以上OC 与非门“线与”后,可完成“与或非”的逻辑功 能。 2、实现多路信息采集,使两路以上的信息共用一个传输通道(总线)。 3、实现逻辑电平的转换,以推动荧光数码管、继电器、MOS 器件等多种数字集成电路。

三态门输出高阻状态时

习题四 一、选择题 1. 三态门输出高阻状态时,是不正确的说法。 A.用电压表测量指针不动 B.相当于悬空 C.电压不高不低 D.测量电阻指针不动 2. 门电路的平均传输延迟时间是()。 A t pd = t PHL B t pd = t PLH C t pd=(t PHL + t PLH)/2 D t pd=(t PHL- t PLH)/2 3.与C T4000系列相对应的国际通用标准型号为。 A.C T74S肖特基系列 B.C T74L S低功耗肖特基系列 C.C T74L低功耗系列 D.C T74H高速系列 4. 所谓三极管工作在饱和状态,是指三极管( )。 A 发射结正偏置,集电结反偏置 B 发射结正偏置,集电结正偏置 C 发射结反偏置,集电结正偏置 D 发射结反偏置,集电结反偏置 3. TTL与非门的关门电平是0.8V,开门电平是2V,当其输入低电平为0.4V,输入高电 平为3.2V 时,其低电平噪声容限为( ) A 1.2V B 1.2V C 0.4V D 1.5V 4. 对TTL与非门多余输入端的处理,不能将它们( )。 A 与有用输入端并联 B 接地 C 接高电平 D 悬空 5. 输出端可直接连在一起实现“线与’’逻辑功能的门电路是( )。 A 与非门 B 或非门 C 三态门 D OC门 6. 为实现数据传输的总线结构,要选用( )门电路。 A 或非 B O C C 三态 D 与或非 7. 标准TTL电路的开门电阻R ON=3KΩ,一个3输入端与门的A端接一个电阻R到地,要实 现Y=BC,则R的取值应( )。 A 小于700 B 大于3kΩ C 小于3kΩ D 可取任意值 二、判断题 1.TTL与非门的多余输入端可以接固定高电平。() 2.当TTL与非门的输入端悬空时相当于输入为逻辑1。() 3.普通的逻辑门电路的输出端不可以并联在一起,否则可能会损坏器件。()4.两输入端四与非门器件74LS00与7400的逻辑功能完全相同。() 5.CMOS或非门与TTL或非门的逻辑功能完全相同。()

什么是三态门

什么是三态门? 三态逻辑与非门电路以 及三态门电路 2008年05月26日 12:48 互联网作者:佚名用户评论(1) 关键字: 什么是三态门? 三态门,是指逻辑门的输出除有高、低电平两种状态外,还有第三种状态——高阻状态的门电路高阻态相当于隔断状态。三态门都有一个EN控制使能端,来控制门电路的通断。可以具备这三种状态的器件就叫做三态(门,总线,......). 举例来说: 内存里面的一个存储单元,读写控制线处于低电位时,存储单元被打开,可以向里面写入;当处于高电位时,可以读出,但是不读不写,就要用高电阻态,既不是+5v,也不是0v 计算机里面用 1和0表示是,非两种逻辑,但是,有时候,这是不够的, 比如说,他不够富有但是他也不一定穷啊,她不漂亮,但也不一定丑啊, 处于这两个极端的中间,就用那个既不是+也不是―的中间态表示,叫做高阻态。 高电平,低电平可以由内部电路拉高和拉低。而高阻态时引脚对地电阻无穷,此时读引脚电平时可以读到真实的电平值. 高阻态的重要作用就是I/O(输入/输出)口在输入时读入外部电平用. 1. 三态门的特点 三态输出门又称三态电路。它与一般门电路不同,它的输出端除了出现高电平、低电平外,还可以出现第三个状态,即高阻态,亦称禁止态,但并不是3个逻辑值电路。 2. 三态逻辑与非门 三态逻辑与非门如图Z1123所示。这个电路实际上是由两个与非门加上一个二极管D2组成。虚线右半部分是一个带有源泄放电路的与非门,称为数据传输部分,T5管的u I1、u I2称为数据输入端。而虚线左半部分是状态控制部分,它是个非门,它的输入端C称为控制端,或称许可输入端、使能端。 当C端接低电平时,T4输出一个高电平给T5,使虚线右半部分处于工作状态,这样,电路将按与非关系

三态门输出高阻状态时

门电路 一、选择题 1.三态门输出高阻状态时,是正确的说法。 A.用电压表测量指针不动 B.相当于悬空 C.电压不高不低 D.测量电阻指针不 动 2.以下电路中可以实现“线与”功能的有。 A.与非门 B.三态输出门 C.集电极开路门 D.漏极开路门 3.以下电路中常用于总线应用的有。 A.TTL门 B.OC门 C. 漏极开路门 D.CMOS与非门 4.TTL电路在正逻辑系统中,以下各种输入中 相当于输入逻辑“1”。 A.悬空 B.通过电阻2.7kΩ接电源 C.通过电阻2.7kΩ接地 D.通过电阻510Ω接地 5.对于TTL与非门闲置输入端的处理,可以 。 A.接电源 B.通过电阻3kΩ接电源 C.接地 D.与有用输入端并联 6.CMOS数字集成电路与TTL数字集成电路相比突出的优点是 。 A.微功耗 B.高速度 C.高抗干扰能力 D.电源范围宽 二、判断题 1.当TTL与非门的输入端悬空时相当于输入为逻辑1。() 2.普通的逻辑门电路的输出端不可以并联在一起,否则可能会损坏器件。() 3.三态门的三种状态分别为:高电平、低电平、不高不低的电压。() 4.一般TTL门电路的输出端可以直接相连,实现线与。() 5.TTL OC门(集电极开路门)的输出端可以直接相连,实现线与。() 三、填空题

1.集电极开路与非门的简称为 门,应用时必须在输出端外接一个 到 。 2.OC门称为 门,多个OC门输出端并联到一起可实现 功能。 四、综合题 1.如图所示各门电路均为TTL 电路,分别指出电路Y1、Y2、Y3、Y4的输出状 态(高电平、低电平或高阻态)。 2.如图所示各门电路均为 CC4000 系列的 CMOS 电路,分别指出电路Y1、Y2、 Y3、Y4的输出状态是高电平还是低电平。 3.为实现图中输出端表达式的逻辑关系,请合理地将多余端C 进行处理。图 ( a )~( c )为 CMOS 电路,图( d )为 TTL 电路。 4.如图中的各个门电路是TTL门电路,写出各个门的输出状态(0、1或高阻)或逻

三态输出门的测试

实验报告四 20100810410 计科四班阚琛琛 【实验内容】 1.测试三态门的静态逻辑功能,比较有无负载时候的区别; 2.观察三态门在使能端有、无效时输入输出波形的变化; 3.测量三态门传输时的延迟时间; 4.测试三态门的电压传输特性曲线。 【实验环境】 74LS125; 示波器; 信号发生器; 实验箱; 万用表; 若干导线。 【实验电路】 电路说明:如图所示,引脚14接VCC,7接GND,使能端接十六位逻辑电平之一 1.在测试芯片静态逻辑功能时,输入分别接5V直流电压及地,在加上使能端 时输出接一个发光二级管; 2.在测试动态逻辑功能时,输入接实验箱上的CP连续脉冲,并将输入输出都 连接在示波器上; 3.在测试延迟时间时,输入接实验箱上的5MHZ的方波,再将输入输出接在示 波器上; 4.在测试传输特性曲线时,输入接信号发生器产生的三角波,再将输入输出都 连在示波器上显示。 【实验过程】 1.安插上74LS125芯片,按照上图说明连接电路,控制使能端有效与否,测得

能端输入有效时,为禁止状态,输出高阻态,接二极管时不发光。 2.调整使能端,分别产生波形如下: 使能无效: 使能有效: 则在使能无效时,输入出波形大致一致,当使能有效时,输出为一直线,即为高阻态。 3.调整电路,则输入输出波形为:

则在图上读出延迟时间为63.2us. 4.由信号发生器产生一个0-4.68V、1600HZ左右的三角波,调节示波器,显示 电压传输特性曲线如图: 则测得阀值电压为1.12V. 【实验总结】 1.在测三态门的静态逻辑功能时,要注意无负载时的连接方式,此时不能用导 线接上二极管,否则跟有负载时的结果是一样的;

相关文档
最新文档