硬件设计规范-射频电路设计

硬件设计规范

――射频电路设计一． 前言

二． 射频电路设计规范

2．1射频电路原理图设计

2．2射频电路摆件和走线设计

2．3射频电路调试

2．4天线设计

三． 总结

一射频电路设计规范说明

随着公司项目的增多，设计工作也随着繁重，射频电路设计涉及整个手机项目始终，因此有必要形成一个设计规范，对射频电路设计人员起一个指导作用，了解整个射频电路设计的流程和相应该做的工作，能够让设计工作变得更加规范、简捷、明了，提高设计效率，减少和避免设计失误和错误， 整体提高公司射频电路的设计能力。

二射频电路设计规范

2．1 射频电路原理图设计

就射频电路而言不同的手机开发平台，射频电路基本类似，现以MTK平台述说射频电路设计，射频电路原理图主要包括Transceiver+PA＋FEM＋TCXO四个主要器件，外加RLC组成射频电路。

射频前端之前用ASM＋SAW filter,由于FEM的出现在价格和调试的简化方面有很大的优势，因此目前FEM的使用趋于替代ASM，目前 MTK的Transceiver主要用MT6129,具有四频收发功能，近期MTK会推出MT6139。

PA目前有RFMD、skyworks、renease，siliconlab，源通等，就功率控制的方式分有：电压控制式（RFMD,RENEASE）、电流控制式（SKYWORKS）、功率控制式（源通）。就优缺点而言。就达到功率放大的功能都没有问题，以RFMD为代表的压控式PA，目前使用最广泛，在APC和频谱上以其优良的性能得到广大客户的认可，由于是电压控制式，在功率受电压变化的影响较大。以skyworks为代表的流控式PA，目前在众多平台上使用，它的优势：工作电流较小，缺点：在MTK平台上APC DAC OFFSET 的一致性不好，APC和频谱调试比较困难，并且耦合开关谱在天线调试频点不合适的时候，出现开关谱fail。源通的PA采用功率控制，优点：和RFMD兼容，可以做替代，缺点：在高功率等级情况下，APC value 的变化对功率很想很大，对工厂APC的校准良率有一定影响，开关谱调试不是很容

易。就价格而言，RFMD的价格会高一些，其他厂家的PA会便宜一些，就调试的难度而言，RFMD的较容易。

TCXO目前居多厂家能提供，目前使用的以26MHZ的为主。由于MT6129方案采用的TCXO，MTK后期推出的MT6139可以推荐使用cystal，降低成本。目前提供的26MHZ TCXO的厂家有 HDK、NDK、TOYOCOM、TST、SAMSUNG。价格相近，目前台系的会便宜一点，性能日系的会好一点。在验证TCXO需要验证其受温度影响性能，频率偏差性能等。

射频电路设计是根据项目进度、性能要求，成本等各种因素选择合适的器件，然后用EDA设计工具进行设计，由于射频部分对地和电源都比较敏感，因此一般的供电端都需要并联电容滤波，很多芯片接地也需要加旁路电容接地。在TCXO到Transceiver之间的信号需要加RC滤波。

在射频阻抗线走线一般需要加匹配电路，一般是PI型和T型、或者L型。

需要匹配的地方主要是Transceiver到PA的GSM和DCS的两路走线；Transceiver到FEM的RX通路；PA到FEM的TX通路；以及FEM到antenna的通路。

PA是使用VBAT直接供电，因此对电源的滤波要求比较高。一般会使tan 电容进行滤波。对于tan 电容的容量一般100uF，68uF，33uF都可以，但是对tan 电容的ESR值有一定要求，由于PA在大电流情况下，如果内阻太大，会拉低PA的供电电压，导致关机，ESR 最好小于0.5。考虑价格因素,小于1也差不多了.

由于Transceiver输出信号有一定的功率，MT6219的GSM功率max为11.5dbm，DCS功率max为10dbm，但是由于PA的输入功率有一个范围，比如RF3166的GSM和DCS的输入功率都在0～5dbm 之内。因此在Transceiver和PA之间需要加一个衰减器，衰减器目前有单独的衰减器，如KAMAYA，一般为了cost down，可以采用电阻实现

2．2 射频电路摆件和LAYOUOT设计

在完成原理图设计和结构的堆叠后，硬件需要进行摆件的工作，那么射频工程师也需要进行射频部分的器件摆件，射频的模块需要根据结构的空间和天线的摆放位置来设计，但是射频摆件有一些基本遵循的一些常规做法，FEM的ant引脚端最好靠近天线部分。FEM的RX信号端和Transceiver的RX端最好正对着。旁路电容尽量靠近引脚。TCXO尽量靠近Transceiver的输入端。Transceiver摆放尽量让I/Q信号引脚到CPU的I/Q信号引脚距离比较近。Tan 电容靠近PA 电源端,摆件遵循一个最短距离原则尽量避免摆件导致的环形走线.

Layout的工作是工程师在做完placement之后,由layout工程师进行走线.射频部分的走线也需要注意一些规则:PA和Transceiver、PA 和FEM、FEM和Transceiver、FEM和antenna之间的阻抗线需要走50ohm.阻抗线需要保护,表层的阻抗线除了器件之间的间距无法做到满足的间距外.一般阻抗线和其他走线需要两倍线宽的间距,内层的阻抗线需要用groud保护.

阻抗线的线宽一般需要根据板层结构,厚度,介质来计算,

PCB厂家一般会进行阻抗控制.

供电端尽量的走粗线.IC的主要接地部分需要用激光孔充分接地.APC 、AGC 、26MHZ需要保护， I/Q走差分线并保护、RX的走线走差分阻抗线。Antenna端的阻抗走线如果走在净空区最好是尽量的短。天线信号PAD附近需要保护或者净空。

2．3射频电路调试

在射频电路设计工作中，debug是一个至关重要的工作，对于手机的射频性能需要通过debug来达到要求。

MTK平台采用META工具进行射频参数的调试。

APC value 的调试

Ramping的调试：

Rx的path loss的调试：

根据参数调试的过程和测试过程需要进行电路debug。比如：PA 功率饱和、channel平坦度差、工作MAX电流大、频差或相差大、开关谱fail、接收灵敏度低、以及生产中反馈回来的一致性等问题，需要分析原因调整电路。具体问题需要根据具体情况采取相应的debug对策。

EMC的处理：首先保证主板的传导EMC的性能做到尽量的好，然后再测试整机的耦合EMC，影响EMC的因素很多，和结构、机型、layout、摆件等相关，根据经验一般影响EMC的部位有：马达、shielding屏蔽效果、speaker、电池、滑轨、LCD等。

对策：对于耦合EMC的问题，解决可以通过：1，采用屏蔽干扰源，或者导地，2，有限的降低发射功率。

2．4 天线设计

对于射频工程师而言，天线部分更多的工作是评估和测试。评估包括前期结构、placement、layout，以及中期结构修改、工艺修改、后期的性能评估。

对于天线的前期评估需要在RD、ME设计的时候就要紧密的介入，对于对天线有很大影响的装饰件和器件要重视其位置。并且在前期要决定天线的设计形式：是PIFA还是monopole的。不同的形式的天线关注的重点也不同：PIFA天线，需要重点关注离参考地的高度、投影面积、附近有无潜在干扰源、monopole天线需要重点关注，离参考地的净空距离，高度和弹片面积。

尽量不要用接近GSM 1/4波长(8.3mm左右)和DCS 1/4波长(4.2mm左右)的电镀装饰件。电镀装饰件的位置不能和天线位置重叠，如有重叠天线面积是减掉装饰件面积之后的面积.

根据天线厂的调试经验，我们在前期评估时都需要以一个量化的面积高度来判断，以下作为天线评估的依据

PIFA天线的空间：

? 1.双频：高7.5mm——520（保守），480（有风险）.

高6.5—7.5mm——580（保守），540（有风险）.

? 2.三频：高8.0mm——620（保守），580（有风险）.

高7—8.0 mm——680（保守），640（有风险）. Monopole天线的空间：

?双频：净空面积——8*30，高3—4mm（天线在主板上

方）.

?双频：净空面积——6.5*30，高5-6mm（天线有一部分垂直于板边） .

?三频:净空面积——8*30,高4—5mm（天线在主板上方）.

?三频: 净空面积——6.5*30，高8-9mm（天线有一部分垂直于板边） .

(此时,应注意RECEIVER的位置,若RECEIVER在天线下方,应避开板边往里缩进3mm以上)

对于后期天线性能是否满足我们的要求，每个公司的要求都不一样。但是对于和天线厂家的合作还是很有必要给出相应的指标来要求他调试天线。

对于max方向的性能要求：

任何机型

GSM：最小值：29dBm,灵敏度：-104 dBm

DCS:最小值：26dBm,灵敏度： -104dBm

对于全向的性能要求：

滑盖机

GSM：最小值：28dBm,灵敏度：-100 dBm

DCS:最小值：２０dBm,灵敏度：-9５dBm 直板机：

GSM：最小值：２９dBm,灵敏度：-104dBm DCS:最小值：２0dBm,灵敏度：-100dBm 翻盖机：

GSM：最小值：２９dBm,灵敏度：-104dBm DCS:最小值：２0dBm,灵敏度：-98dBm

三、总结

上述内容已经囊括了射频工程师大部分的相关工作。希望能对工程师起到一定的指导作用，由于经验和知识的不足，不免有疏忽和不足。希望大家能提宝贵意见。把射频设计规范更加完善，让射频的设计工作也更加规范。

鄢华浩 2006．9．15