数字秒表课程设计报告
数字秒表的设计与制作
一．设计要求
设计并制作一个数显电子秒表，要求：
1）能直接显示“分”“秒”“毫秒”的电子秒表；
2) 要求最大能显示9”59’999；
3）能通过按键启动计时，并能通过按键停止计时，并保留显示计时时间；
4）能通过按键复位。
二．题目分析：
数字秒表是一种常用的秒计时装置，它能实现手控记秒、停摆、清零功能，它的设计原理就是利用数字逻辑中的知识。
通过对该数字秒表的设计要求的分析，设计的此数字秒表主要由信号发生器、分频器、译码器、十进制计数器、六十进制计数器、一千进制计数器、控制电路组成。在整体秒表
中最关键的如何获得一个精确的1000HZ计时脉冲。除此之外，数字秒表还需要有清零控制端以及启动控制端，以便数字时钟能随意启动计时、停止计时以及暂停计时。分频器用来
产生1000HZ计时脉冲；十进制计数器是用来对分进行计数；六十进制计数器是用来对秒进行计时，一千进制计数器是用来对毫秒进行计时；译码器是完成对7段数码管显示的控制。
按计数要求，须用数码管来做显示器，题目要求最大能显示9ˊ59〞999，需要六个数
码管，超过最大显示的数字要重新从0开始计数。
复位开关用来使计时器清零，并做好清零准备，复位开关可以在任意情况下使用，即使在计数过程中，只要按一下复位开关，计时进程终止，并对计时器清零。
三．总体方案：
因为数字秒表，所以必须有一个数字显示。按设计要求，须用七段数码管来做显示器。题目要求最大记数值为9”59’999，那则需要六个数码管。
要求计数分辨率为0.001秒，那么我们需要相应频率的信号发生器。选择信号发生器时，有两种方案：一种是用晶体震荡器，另一种方案是采用集成电路555定时器与电阻和电容组成的多谐振荡器。由于晶体振荡器产生的脉冲更加的稳定，所以我们选择用晶体振荡器产生脉冲。
CP脉冲是由晶体振荡器构成的多谐振荡器，产生1000HZ脉冲。
秒计数60进制，分计数10进制，毫秒计数1000进制，输出为6片与CD4511芯片匹配的6片共阴极数码管，最大计时时长为9ˊ59〞，超过最大显示的数字要重新从0开始计数。
暂停功能采用阻断CP脉冲输入设置，具有较高的优先级。
清零功能用与非门并联计数器同步清零（清零时控制脉冲为高，计数器内部清零脉冲为无效高状态，计数器被强迫清零），由开关控制。
四．原理图设计：
4.1总体方框图
数字式秒表实际上是一个频率（1000HZ）进行计数的计数电路。由于数字式秒表计数的需要，故需要在电路上加一个控制电路，该控制电路含清零、启动计时、暂停及继续计数等控制功能，同时1000HZ的时间信号必须做到准确稳定。通常使用石英晶体振荡器电路来产生脉冲。数字电子钟的总体方框图如图所示。由图可见，数字秒表由以下几部分组成：晶体振荡器和分频器组成的秒脉冲发生器；防抖开关；秒表控制开关；一百进制秒、分计数器、六十进制秒计数器；以及秒、分的译码显示部分等。
2.总原理图
如下图图4-2-1所示：
该电路由五部分组成：
（1）信号发生电路
（2）控制电路
（3）消抖电路
（4）计数器
（5）显示译码器
图4-2-1
五．各部分定性说明以及定量计算：
1.秒信号发生器
1.1晶体振荡器
图5-1-1石英晶体的电抗频率特性和符号图5-1-2 石英晶体多谐振荡器
如图2-1-1所示，给出了石英晶体的符号和电抗的频率特性，把石英晶体与对称式多
谐振荡器中的耦合电容串联起来，就组成了如图2-1-2所示的石英晶体多谐振荡器。
由此可见，石英晶体多谐振荡器的振荡频率取决于石英晶体的固有谐振频率f0 ，而与
外接电阻，电容无关，如石英晶体固有频率是5MHZ，那么输出的频率也是5MHZ。其实石英晶体的谐振频率由石英晶体的结晶方向和外形尺寸所决定，具有极高的频率稳定性。它的
频率稳定度（Δfo / fo）可达10-10~10-11，足以满足大多数数字系统对频率稳定度的要求。
在图2-1-2电路中，若取TTL电路7404用作G1和G2两个反相器，Rf=1kΩ，
C=0.05μF，则其工作效率可达几十兆赫。
1.2分频器
74HC192是同步十进制可逆计数器，它具有双时钟输入，并具有清除和置数等功能，
下面我们介绍74ls192引脚图,74hc192功能表等资料。
◆ CPU为加计数时钟输入端，CPD为减计数时钟输入端。
◆ LD为预置输入控制端，异步预置。
◆ CR为复位输入端，高电平有效，异步清除。
◆ CO为进位输出：1001状态后负脉冲输出，
◆ BO为借位输出：0000状态后负脉冲输出。
图5-1-3
7hc192功能表：
工作原理：当信号源工作时，由石英晶体(固有频率为100KHZ)多谐振荡器输出的100KHZ 频率。经过两个分频器74HC192两次十分频之后，得到1KHZ的频率。分频电路图如下图图5-1-4
脉冲输
入端口
脉冲输
出端口
图5-1-4
2. 消抖电路及其原理
消抖原理：具有锁存功能所致，由两个集成与非门元件构成。接在机械开关K 的后面，防止开关K 在打开和闭合时一些假信号串入逻辑电路。
消抖原理：具有锁存功能所致，由两个集成与非门元件构成。接在机械开关K 的后面，防止开关K 在打开和闭合时一些假信号串入逻辑电路。
图5-2-1 防抖开关
3. 计数电路的设计 这里我们选择用计数器74HC192芯片，通过乘数法或反馈置数法构成1000进制、60进制计和10进制的数器。经方案论证，计数器选择方案如下：
● 1000进制计数器
将三片74HC192计数器直接级联则可得到1000进制计数器。其电路连接如图5-3-1
图5-3-1
● 60进制计数器
将一片74HC192设置成六进制计数器，再将其与一片74LS160级联，即可得到一个60进制计数器。其电路连接如图
5-3-2
图5-3-2
● 10进制计数器,
74HC192是同步十进制可逆计数器，只需将其连接成加计数器即可. ● 总体计数电路图如下图5-3-2
图5-3-2
4.译码部分
CD4511是一个用于驱动共阴极 LED （数码管）显示器的 BCD 码—七段码译码器，特点：具有BCD 转换、消隐和锁存控制、七段译码及驱动功能的CMOS 电路能提供较大的拉电流。可直接驱动LED 显示器。
CD4511 是一片 CMOS BCD —锁存/7 段译码/驱动器，引脚排列如图 2 所示。其中a b c d 为 BCD 码输入，a 为最低位。LT 为灯测试端，加高电平时，显示器正常显示，加低电平时，显示器一直显示数码“8”，各笔段都被点亮，以检查显示器是否有故障。BI 为消隐功能端，低电平时使所有笔段均消隐，正常显示时， B1端应加高电平。另外 CD4511有拒绝伪码的特点，当输入数据越过十进制数9(1001)时，显示字形也自行消隐。LE 是锁存控制端，高电平时锁存，低电平时传输数据。a ～g 是 7 段输出，可驱动共阴LED
数码管。另外，
脉冲输入端口
脉冲输出端口
CD4511显示数“6”时，a 段消隐；显示数“9”时，d 段消隐，所以显示6、9这两个数时，字形不太美观 图3是 CD4511和CD4518配合而成一位计数显示电路，若要多位计数，只需将计数器级联，每级输出接一只 CD4511 和 LED 数码管即可。所谓共阴 LED 数码管是指 7 段 LED 的阴极是连在一起的，在应用中应接地。限流电阻要根据电源电压来选取，电源电压5V 时可使用300Ω的限流电阻。
用CD4511与共阴极 LED （数码管）显示器并行接口方法如图5-4-1： CD4511 引 脚 图
其功能介绍如下：
BI ：4脚是消隐输入控制端，当BI=0 时，不管其它输入端状态如何，七段数码管均处于熄灭（消隐）状态，不显示数字。
LT ：3脚是测试输入端，当BI=1，LT=0 时，译码输出全为1，不管输入 DCBA 状态如何，七段均发亮，显示“8”。它主要用来检测数码管是否损坏。
LE ：锁定控制端，当LE=0时，允许译码输出。 LE=1时译码器是锁定保持状态，译码器输出被保持在LE=0时的数值。
A1、A2、A3、A4、为8421BCD 码输入端。
a 、
b 、
c 、
d 、
e 、
f 、g
：为译码输出端，输出为高电平1
有效。
CD4511具有锁存、译码、消隐功能，通常以反相器作输出级，通常用以驱动LED 。其引脚图如图5-4-1所示。
各引脚的名称：其中7、1、2、6分别表示A 、B 、C 、D ；5、4、3分别表示LE 、BI 、LT ；13、12、11、10、9、15、14分别表示 a 、b 、c 、d 、e 、f 、g 。左边的引脚表示输入，右边表示输出，还有两个引脚8、16分别表示的是VDD 、VSS 。 CD4511的工作原理 1.CD4511的工作真值表如下表
表5-4-1
2.锁存功能
译码器的锁存电路由传输门和反相器组成,传输门的导通或截止由控制端LE的电平状态。当LE为“0”电平导通，TG2截止；当LE为“1”电平时，TG1截止，TG2导通，此时有锁存作用。如图3-3
（3）译码
CD4511译码用两级或非门担任，为了简化线路，先用二输入端与非门对输入数
据B、C进行组合，得出四项，然后将输入的数据A、D一起用或非门译码。
（4）消隐
BI为消隐功能端，该端施加某一电平后，迫使B端输出为低电平，字形消隐。消隐控制电路如图3-4所示。
消隐输出J的电平为
J==（C+B）D+BI
如不考虑消隐BI项，便得J=（B+C）D
据上式，当输入BCD代码从1010---1111时，J端都为“1”电平，从而使显示器中的字形消隐。
5 .数码管
5.1 七段数码管工作原理
在这个部分我们用七段数码管（LED）来显示结果，七段数码管有七个发光段，即a.b.c.d.e.f.g，根据设计要求的需要，我们使用了六个数码管。如图5-5-1所示。
数码显示与发光段之间的对应关系如下表所示。
表5-5-1
abcdef
acdfg
bc cdefg
abdeg Abc
abcdg abcdefg
bcfg abcfg
七段数码管内部由发光二极管构成。在发光二极管两端加上适当的电压时，就会发光。发光二极管有两种接法：即共阴极接法和共阳极接法，如下图5-5-2,5-5-3所示。
图5-5-1
6.元器件清单
六．在设计过程中遇到的问题及排除措施：
故障1：脉冲发生器（晶体振荡器构成的多谐振荡器）没法实现0.001s的脉冲信号。
排除方法：适当的选取定值电阻、电容的大小、检查线路是否接线正确。
故障2：数码管不显示
排除方法：检查LED数码管接入是否错误，检查接入保护电阻是否正确,检查译码器和计数器是否连接正确。
故障3：数码管显示后，分进位显示错误，无法正常进位
排除方法：检查各个进位线路是否正常连接，六十进制是否正常。
故障4：不能正常分频
排除方法：检查74HC192做分频器是的引脚是否正确。
七．设计心得体会：
这次课程设计，为时两个星期左右，时间不长，但是感触很多。不管是学习上还是做
人处事上。
在学习上，我认为做课程设计是一个很好的加深和巩固自己的理论知识的机会。首先，我需要收集资料以确定自己做设计的最终可行方案，收集资料不仅仅限于网上查询，也涉
及到自己查阅相关的书籍，确定方案的时候比仅仅是考虑方案的理论是否正确，还需要考
虑方案是否可行，这必须做到尽可能全面的思考，也必然需要咨询老师和其他人的意见。
在方案去定之后，最先做的就是画出原理图，这次画图与我在学习电子CAD的时候不同，
上课过程中，我是根据老师给出的原理图进行绘图，而这次设计，我是根据自己脑海中的
原理图进行绘图，这是一种不同的体验，同时也是一个学以致用的好机会。在原理图已经
画出来之后，需要做的是仿真，在这次课程设计之前，我没有接触过任何仿真软件，所以
在仿真时，必然需要的是先熟悉软件，这让我再次明白“熟能生巧”的道理。最后要做的
就是焊板子，我跟着老师学习了PCB板子的制作过程，我认为基本上分为以下几个步骤：
①在专用纸上打印出已经布好底层线路②根据图像的大小切一块大小合适的专用板子清
洁板子表面的氧化层③将纸上的线路转移到板子上④在板子冷却至室温后将板子进行
腐蚀④在板子表面的多余的铜腐蚀完全后清洗板子并砖孔⑤焊接元器件底座和表面的
线路。我也自己焊接了实物板，在这个过程中，我渐渐的熟悉了焊接的技巧和布线的规律。我明白在接线的时候一定要仔细，一不小心接错一根也能使整个电路不能正常的工作。在
每个环节，几乎都会有各种不同的问题，但是最终都得到了解决。
在其他方面，我认为这次的课程设计也是一个大家交流学习的机会。有的人是愿意和
大家一起交流分享的，而有的人却习惯于自己一个人独自专研。在这次课程设计中，我深
深的明白人与人之间的合作是很重要，真的是“三个臭皮匠顶个诸葛亮”，一个大组里愿
意做的几个人一起起早贪黑的为了一个目标而奋斗的感觉真的很好。在这次设计即将结束
的时候，我体会最深刻的是，我们几个人一直不急着去交作品，我们一直想要做出最好的
结果，记得那个时候我给我的队友说了这么一句话：“坚持到最后，即使还是没有没有我
们预想的结果，即使注定还有遗憾，也要尽力将遗憾降到最低.”
总的来说，这次课程设计，我的收获真的很多。我不仅仅将自己平时学的理论知识应用到了实际，还在实际过程中，了解到电路设计的具体过程，也明白了发现问题，解决问题
的方法，更加体会到坚持的重要和团队合作的精神。
参考文献：
[1] 康华光，数字电子技术基础，北京：高等教育出版社，2008年1月。
[2]数字电子技术《实验指导书》
[3]顾永杰.电工电子技术实训教程.上海:上海交通大学出版社,1999
[4]宋春荣.通用集成电路速查手册.山东科学技术出版社,1995
[5]吕思忠.数子电路实验与课程设计.哈尔滨工业大学出版社,2001
[6]谢自美.电子线路设计、实验、测试.华中理工大学出版社,2000
参考网址：
[1]https://www.360docs.net/doc/0910649437.html,/p-222672975.html
[2]https://www.360docs.net/doc/0910649437.html,/view/a76cbe08844769eae009edc1.html
[3]https://www.360docs.net/doc/0910649437.html,/p-61163695091.html
[4]https://www.360docs.net/doc/0910649437.html,/p-226749363.html
数字电子秒表课程设计
西安航空职业技术学院 电子技术实践课程设计报告 课设题目：数字电子秒表 所属系部：电子工程系 指导老师： 作者： 专业：电子信息工程技术 西安航空职业技术学院制 西安航空职业技术学院 课程设计任务书 题目：数字电子秒表 任务与要求： 1、设计数字电子秒表原理图。 2、用6个数码管显示分、秒、毫秒。 3、计时误差不得超过1s;具有清零、启动计时、暂停计时及继续 计时等控制功能。 4、画出总体电路图。 5、安装自己设计的电路，按照自己设计的电路，在通用板上焊接。 焊接完毕后，应对照电路图仔细检查，看是否有错接、漏接、 虚焊的现象。 6、调试电路。 时间：2010年11月29 日至 2010年12 月10 日共2周
所属系部：电子工程系 指导单位或教研室：电子信息教研室 西安航空职业技术学院制 摘要： 采用现代数字电路设计方法和EDA技术，即自顶向下的设计方法，应用protues开发平台进行设计并仿真验证和硬件测试。从总体设计框图开始，将设计任务逐步分解，直到可以用标准的集成电路部件实现，然后将各部件联结成系统，通过protues集成开发平台进行设计的分析综合和时序仿真验证。最后，在分析时序仿真结果的基础上，对设计进行进一步的修改和完善，已达到对设计电路正确运行且学会运用protues电路设计与仿真的目的。 关键词： 555定时器；LED；暂停计时 Abstract： Adopt modern digital circuit design method and EDA technique, namely the top-down design methods, application protues development platform design and simulation validation and hardware test. From the beginning, overall design diagram design task decomposed step by step, until can use standard of integrated circuit components, and then will realize connecting components into system, through protues integrated development platform design of comprehensive analysis and time-series simulation prove. Finally, by analyzing the timing simulation results, on the basis of design for further revised and perfected, reached the correct operation of circuit design and learn to use protues circuit design and simulation of purpose. Key words: 555 timing, Leds, Suspended timing 目录 1 设计方案的选择 (1) 2 总体框架设计 (2) 3 分步电路设计 (3) 3.1控制电路的设计 (3) (3) (3) 3.2数码管显示电路 (4)
数字式秒表实验报告
数字式秒表实验报告 摘要 本次设计任务是设计一个数字式秒表 经查阅资料后我把实验分为1.脉冲产生部分。2.电路控制部分。3.计数部分4.译码部分。5显示部分。 脉冲产生部分我选择555多谐振荡器，产生100Hz的脉冲。经参考资料，电路控制部分：启动和暂停控制开关使用由RS触发器组成的无抖动开关。 使用74ls160计数器计数，7447译码器驱动共阳极七段显示器。 实验要求 1.秒表最大计时值为99分59.99秒； 2. 6位数码管显示，分辨率为0.01秒； 3 .具有清零，启动计时，暂停及继续计数等控制功能； 4.控制操作间不超过二个。 实验分析 数字式秒表，所以必须有一个数字显示。按设计要求，须用七段数码管来做显示器。题目要求最大记数值为99，59，99，那则需要六个数码管。要求计数分辨率为0.01秒，并且需要相应频率的信号发生器。 选择信号发生器时，有两种方案：一种是用晶体震荡器，另一种方案是采用集成电路555定时器与电阻和电容组成的多谐振荡器。经过查询资料，555多谐振荡器性能稳定，故采用555多谐振荡器。 数字式秒表是一个频率（100HZ）进行计数的计数电路。由于数字式秒表计数的需要，故需要在电路上加一个控制电路，该控制电路清零、启动计时、暂停及继续计数等控制功能，同时100HZ的时间信号必须做到准确稳定。数字电子钟的总体图如图所示。由图可见，
数字电子钟由以下几部分组成：555振荡器秒脉冲发生器，防抖开关；秒表控制开关；一百进制秒、分计数器、六十进制秒计数器；以及秒、分的译码显示部分等 七段显示器 译码器译码器译码器 100进制计数器 60进制计数器 100进制计数器 控制开关 555多谐振器 1． 555构成的多谐振荡器 555构成的多谐振荡器电路图
数电课设 数字秒表的设计仿真
##大学 ##学院 数字电子技术课程设计 课程名称：数字电子技术基础 题目名称：数字电子秒表设计 学生系别：信息工程系 专业班级： 学号： 学生姓名： 指导教师： ..年..月..日
目录 一、设计要求 (3) 二、题目分析 (3) 三、总体方案 (3) 四、具体实现 (4) 1、总体方框图 (4) 2、原理图 (4) 如下图所示： (4) 五、各部分定性说明及定量计算 (5) 1、脉冲发生器（由555构成的多谐振荡器） (5) 2、计数器（74LS90） (7) 3、七段发光二极管（LED）数码管 (8) 4、BCD码七段译码驱动器——CC4511 (9) 六、实验仿真 (11) 七、元器件清单 (11) 八、设计心得体会 (12) 九、参考文献 (12)
数字秒表的设计与仿真 一、设计要求 设计并仿真一个数显电子秒表，要求： （1）能直接显示“分”、“秒”的电子秒表； （2）要求最大能显示9ˊ59〞； （3）能通过按键启动计时，并能通过按键停止计时，并保留显示计时时间； （4）能通过按键复位。 主要器件： 74LS00、555、74LS90、CC4511 二、题目分析 数字秒表是是一种常用的秒计时装置，它能实现手控记秒、停摆、清零功能，它的设计原理就是利用数字逻辑中的知识。 通过对该数字秒表的设计要求的分析，设计的此数字秒表主要由分频器、译码器、十进制计数器、六十进制计数器、控制电路组成。在整体秒表中最关键的如何获得一个精确的100HZ计时脉冲。除此之外，数字秒表还需要有清零控制端以及启动控制端，保持，以便数字时钟能随意、停止及启动。分频器用来产生100HZ计时脉冲；十进制计数器：对分进行计数；六十进制计数器是用来对秒进行计时，显示译码器是完成对7段数码管显示的控制。 按计数要求，须用数码管来做显示器，题目要求最大能显示9ˊ59〞，需要三个数码管，超过最大显示的数字要重新从0开始计数。 复位开关用来使计时器清零，并做好清零准备，复位开关可以在任意情况下使用，即使在计数过程中，只要按一下复位开关，计时进程终止，并对计时器清零。 三、总体方案 数字秒表，必须有一个数字显示。按设计要求，须用数码管来做显示器，题目要求最大能显示9ˊ59〞，则需要三个数码管。计数分辨率为1s，需要相应的信号发生器，选择信号发生器有两种方案： Ⅰ用晶体振荡器； Ⅱ用集成电路555计时器与电阻电容组成的多谐振荡器。 两者都可以产生振荡频率，我们选用方案Ⅱ，因为其核心部分是使用三个74LS90计数器采用串联方式构成，并且这种连接方式简单，使用元器件数量少。
简易数字秒表课程设计
《电子设计自动化》 课程设计报告 学校： 专业： 班级： 姓名： 指导教师： 二00九年12 月16 日
目录 1.课程名称 (2) 2.设计任务和要求 (2) 2.1设计任务 (2) 2.2设计要求 (2) 3.方法选择与论证 (2) 3.1方案选择 (2) 3.2方案论证 (2) 4.方案的原理图 (3) 4.1方案原理图 (4) 4.2总体电路图，布线图以及说明 (5) 4.3单元电路设计及说明 (5) 5.电路调试 (8) 6.收获体会、存在问题和进一步的改进意见 (9)
简易数字秒表 1.课程名称：《简易数字秒表》 2.设计任务和要求 2.1设计任务： 数字式秒表实现简单的计时与显示，按下启动键开始清零计时，按下停止键，计时停止。具有“ 分”（00—59）“秒”( 00—59）数字显示，分辨率为1 秒。计时范围从 00分 00 秒到 59 分 59 秒。 2.2设计要求： 阅读相关科技文献，上网搜索相关资料，设计多种方案设计，予以论证，最终选择最佳方案。 1、将提供的1024hz的方波源转换成1hz 的方波源。 2、秒表的范围为0-59分59秒。 3、最后用数码管显示。 3. 方法选择与论证 3.1.方案选择 在设计之初，我们有两个方案，都实现了59分59秒的结果，不过经过小组成员的讨论，一致选定采用方案二，该方案是在Proteus软件环境下实现的秒表计时功能，就制作上较方案一还是很不错的。 3.2. 方案论证 我们主要采用74LS90芯片和555计时器，74LS90 是二 -- 五十进制计数器，根据进制转换，很好的实现了六进制的功能，参考了各相关书籍及网上的一些资料，我们做好了现在的电路图，经过仿真，我们达到了预期的结果。
数字秒表的设计与实现实验报告课件
电子科技大学《数字秒表课程设计》 姓名: xxx 学号： 学院： 指导老师：xx
摘要 EDA技术作为电子工程领域的一门新技术，极大的提高了电子系统设计的效率和可靠性。文中介绍了一种基于FPGA在ISE10.1软件下利用VHDL语言结合硬件电路来实现数字秒表的功能的设计方法。采用VHDL硬件描述语言，运用ModelSim等EDA仿真工具。该设计具有外围电路少、集成度高、可靠性强等优点。通过数码管驱动电路动态显示计时结果。给出部分模块的VHDL源程序和仿真结果,仿真结果表明该设计方案的正确,展示了VHDL语言的强大功能和优秀特性。 关键词：FPGA, VHDL, EDA, 数字秒表
目录 第一章引言 (4) 第二章设计背景 (5) 2.1 方案设计 (5) 2.2 系统总体框图 (5) 2.3 -FPGA实验板 (5) 2.4 系统功能要求 (6) 2.5 开发软件 (6) 2.5.1 ISE10.1简介 (6) 2.5.2 ModelSim简介 (6) 2.6 VHDL语言简介 (7) 第三章模块设计 (8) 3.1 分频器 (8) 3.2 计数器 (8) 3.3 数据锁存器 (9) 3.4 控制器 (9) 3.5 扫描控制电路 (10) 3.6 按键消抖电路 (11) 第四章总体设计 (12) 第五章结论 (13) 附录 (14)
第一章引言 数字集成电路作为当今信息时代的基石，不仅在信息处理、工业控制等生产领域得到普及应用，并且在人们的日常生活中也是随处可见，极大的改变了人们的生活方式。面对如此巨大的市场，要求数字集成电路的设计周期尽可能短、实验成本尽可能低，最好能在实验室直接验证设计的准确性和可行性，因而出现了现场可编程逻辑门阵列FPGA。对于芯片设计而言，FPGA的易用性不仅使得设计更加简单、快捷，并且节省了反复流片验证的巨额成本。对于某些小批量应用的场合，甚至可以直接利用FPGA实现，无需再去订制专门的数字芯片。文中着重介绍了一种基于FPGA利用VHDL硬件描述语言的数字秒表设计方法，在设计过程中使用基于VHDL的EDA工具ModelSim对各个模块仿真验证，并给出了完整的源程序和仿真结果。
数字电子秒表课程设计报告
重庆机电职业技术学院课程设计说明书 设计名称：单片机原理设计 题目：数字电子秒表 学生姓名： X X 专业：电气自动化 班级： 1 班 学号： XXXXXXXXXXXXXXX 指导教师： X X X 日期： 2010 年 6 月 16 日
重庆机电职业技术学院 课程设计任务书 电气自动化专业2008 年级 1 班XX 一、设计题目 数字电子秒表设计 二、主要内容 利用独立式按键AN1(P0.0)启动定时器T0计时，AN2（P0.1）停止用于停止定 时器T0计时，使用2个八段数码管输出记时值，秒钟的计时时间范围在0~99秒内。 三、具体要求 3.1、实验电路连线 ①本实验中要把跳线JP1（板子右上角，LED灯正上方）跳到DIG上，J23（在黄色继电器右上方）接到右端；把跳线J9（紧贴51插座右方，蜂鸣器下方，RST复位键上方）跳到右端；把跳线J6跳到AN端，AN1（P0.0）~ AN4（P0.4），（J6在51插座右下方，4×4键盘左上方）。 3.2、实验说明 ①本实验中要将记时结果送2个数码管中显示，这可通过调用编写的显示子程序来实现，实现过程是：先将记时值一位一位的拆开，分别送到显示缓冲区（片内数据存储30H~35H设定为显示缓冲区用于存放段码数据, 其中32H~35H里面均存放0的段码0DFH）中去，然后调用显示子程序。②与定时器有关的寄存器有工作方式寄存器TMOD和控制寄存器TCON。TMOD用于设置定时器／计数器的工作方式0-3，并确定用于定时还是用于计数。TCON主要功能是为定时器在溢出时设定标志位，并控制定时器的运行或停止等。本实验中用定时器T0产生1秒钟基本时间单位，本系统fosc=11.0592MHz，当定时器T0工作在方式1（16位）时，最大定时时间为：216* 0.9216μs= 60397.9776μs；再利用软件记数,当T0中断17次时，所用时间为60397.9776*17=1026765.6192μs≈1s因此在T0中断处理程序中，要判断中断次数是否到17次，若不到17次，则只使中断次数加1，然后返回，若到了17次，则使电 子秒表记时值加1（十进制），请参考硬件实验四有关内容。③使用独立式按键 AN1(P0.0)~ AN2(P0.1)时要注意采用软件消抖动的方法，一般采用软件延时（10ms）的方法，即通过P0.0和P0.1的输入值的变化控制秒表的启动和停止。 3.3
数字式秒表课程设计
南通大学 《电子技术》课程设计报告 题目数字式秒表 学院（部计算机科学与技术学院 专业计算机科学与技术 学生姓名王骏 6 月2 7 日至7 月1 日共1 周 指导教师（签字）
一．内容摘要 本设计所实现的数字式秒表是电子设计技术中最基本的设计实验之一。该数字计数 系统的逻辑结构较简单，是由控制电路，复位电路，0.01秒脉冲发生器，译码显示 电路构成的。 其中控制电路是由基本R-S触发器以及电阻，开关组成的电路部分。 复位电路是由直流电源，电阻以及开关组成的电路部分。 多谐振荡器是由555定时器以及其外围电路组成的电路部分，它和分频器一起用来 产生0.01秒的脉冲。 二．技术要求 1.秒表最大计时值为99分59.99秒； 2. 6位数码管显示，分辨率为0.01秒； 3 .具有清零，启动计时，暂停及继续计数等控制功能； 4.控制操作间不超过二个。 三．方案论证与选择 1. 数字式秒表，就需要显示数字。根据设计要求，要用数码管来做显示器。题目要 求最大记数值为99分59.99秒，则需要一个8段数码管作为秒位（有小数点）和五个7段数码管作为分秒位。要求计数分辨率为0.0 1秒，那么我们需要相应频率的信号发生器。 选择信号发生器时，有两种方案：一种是用晶体振荡器，另一种方案是采用集成电路555定时器与电阻和电容组成的多谐振荡器。石英晶振荡器精度很高，一般都需要多级分频。 秒表核心部分——计数器，此次选择74LS160计数器。它具有同步置数和异步清零功能。主要是利用它可以十分频的功能。 计数脉冲是由555定时器构成的多谐振荡器，产生100赫兹脉冲。如果精度要求高，也可采用石英振荡器。 在选择译码器的时候，有多种选择，如74LS47，74LS48等4-7线译码器。如果选择7447，则用来驱动共阳极数码管；如果选择7448，则用来驱动共阴极数码管。在选择数码显示管时，可以利用六个数码管；也可以借鉴简易数字频率计中的四位数码 管来显示后四位，再用两个数码管显示分钟的两位。本次设计中选择前一种方法。（一）控制电路
秒表实验报告
实验三：秒表实验报告 一、实验目的 1、了解74ls273的工作原理； 2、看懂8086工作的时序图，并且掌握8086总线的技术； 3. 通过此实验，熟悉protues7.9的基本操作和工作环境以及MASM32文件的建立与运行； 二、实验原理 用74ls273扩展IO口，通过片选信号和写信号奖数据总线上的值锁存在273中，同时在273的输出端口输出，当数据总线上的值撤销以后，由于74ls273能够锁存信号，所以273的输出端保持不变，直到下次有新的数据被锁存，通过按键可以控制数据的变化，cpu根据按键变化控制输出，通过总线就可以控制数码管的变化，显示出秒表的效果。 3、实验步骤 1、根据实验目的及内容在proteus画出电路图，如下图所示 2、画好电路图后用汇编软件，按要求写出实验代码，代码如下: .MODEL SMALL .8086 .stack .code
.startup MOV DX,0200H LOOP0: MOV BL,SEC AND BX,000FH MOV SI,BX MOV AL,SITUATION[SI] MOV BL,SEC AND BX,00F0H MOV CL,4 SHR BX,CL MOV SI,BX MOV AH,SITUATION[SI] OUT DX,AX CALL DELAY MOV AL,SEC ADD AL,1 DAA MOV SEC,AL CMP SEC,60H JB LOOP0 MOV SEC,0 JMP LOOP0 DELAY PROC NEAR PUSH BX PUSH CX MOV BX,50 DEL1: MOV CX,5882 DEL2: LOOP DEL2 DEC BX JNZ DEL1 POP CX POP BX RET DELAY ENDP .data SEC DB 00H
单片机简易秒表课程设计..
单片机课程设计 题目：简易秒表 系部：机电工程系 专业：机电一体化 班级： 0 9 4 班 姓名：张三 学号：2009044056 指导教师：杨富强
目录 一摘要 (1) 二绪论 (2) 2.1单片机的发展 (2) 2.2 MCS-51系列单片机介绍 (4) 三设计任务及要求 (5) 四工作原理 (5) 4.1 七段数码管概述 (5) 4.2 MCS--51的引脚及相关功能 (7) 五简易秒表电路图 (8) 六流程图 (9) 七源程序 (10) 八系统硬件设计 (11) 九总结 (12) 十课程设计心得 (13) 参考文献 (14)
一摘要 单片机自70年代问世以来得到蓬勃发展，目前单片机功能正日渐完善:单片机集成越来越多资源，内部存储资源日益丰富，用户不需要扩充资源就可以完成项目开发，不仅是开发简单，产品小巧美观，同时抗干扰能力加强,系统也更加稳定，使得它更加适合工业控制领域，具有更加广阔的市场前景；提供在线编程能力，加速了产品的开发进程，为企业产品上市赢得宝贵时间。此外单片机具有性能高、速度快、体积小、价格低、稳定可靠、应用广泛、通用性强等突出优点。单片机的设计目标主要是增强“控制”能力，满足实时控制的需要。 本文的主要内容是掌握各种单片机的结构、接口、片上外设的特点，并利用自行制作的单片机最小系统，完成一个简单应用（简易秒表）的设计与软件及硬件设计制作，让读者掌握数字单片机最小系统的设计及单片机系统的应用方法。
二绪论 当前社会信息化建设在各地蓬勃发展，作为信息发布的终端显示设备，LE D显示屏己经广泛应用于工作和生活的各个方面，主要用于显示文字、图像、动画等。L E D显示屏的应用涉及社会的许多领域，主要包括：金融证券、体育场馆、道路交通、邮政电信、商场购物中心等服务领域的业务宣传及信息显示。L ED 是发光二极管的简称(L ig ht Em it ti ng D io de)。由于它具有亮度高、响应速度快、低电压、功耗小、耐震动、寿命长等优点，使其成为室内外信息显示终端的主要发光器件。LE D显示屏是20世纪90年代出现的新型平板显示器件，由于其亮度高、画面清晰、色彩鲜艳，使它在公众多媒体显示领域一枝独秀，因此市场空间巨大。LE D显示屏的发展可分为以下几个阶段：第一阶段为1990年到1995年，主要是单色和16级双色图文屏。用于显示文字和简单图片，主要用在车站、金融证券、银行、邮局等公共场所，作为公共信息显示工具。第二阶段是1995年到1999年，出现了64级、256级灰度的双基色视频屏。视频控制技术、图像处理技术、光纤通信技术等的应用将LE D显示屏提升到了一个新的台阶。LE D显示屏控制专用大规模集成电路芯片也在此时由国内企业开发出来并得以应用。第三阶段从1999年开始，红、纯绿、纯蓝LE D大量涌入中国，同时国内企业进行了深入的研发工作，使用红、绿、蓝三原色LE D生产的全彩色显示屏被广泛应用，大量进入体育场馆、会展中心、广场等公共场所，从而将国内的大屏幕带入全彩时代。 2.1单片机的发展 单片机也被称为微控制器（M ic ro co nt r ol le r），是因为它最早被用在工业控制领域。单片机由芯片内仅有CP U的专用处理器发展而来。最早的设计理念是通过将大量外围设备和CP U集成在一个芯片中，使计算机系统更小，更容易集成进复杂的而对体积要求严格的控制设备当中。IN TE L的Z80是最早按照这种思想设计出的处理器，从此以后，单片机和专用处理器的发展便分道扬镳。单片机又称单片微控制器,它不是完成某一个逻辑功能的
基于FPGA数字秒表设计报告
标准实验报告实验项目：基于FPGA数字秒表设计
毕业设计（论文）原创性声明和使用授权说明 原创性声明 本人郑重承诺：所呈交的毕业设计（论文），是我个人在指导教师的指导下进行的研究工作及取得的成果。尽我所知，除文中特别加以标注和致谢的地方外，不包含其他人或组织已经发表或公布过的研究成果，也不包含我为获得及其它教育机构的学位或学历而使用过的材料。对本研究提供过帮助和做出过贡献的个人或集体，均已在文中作了明确的说明并表示了谢意。 作者签名：日期： 指导教师签名：日期： 使用授权说明 本人完全了解大学关于收集、保存、使用毕业设计（论文）的规定，即：按照学校要求提交毕业设计（论文）的印刷本和电子版本；学校有权保存毕业设计（论文）的印刷本和电子版，并提供目录检索与阅览服务；学校可以采用影印、缩印、数字化或其它复制手段保存论文；在不以赢利为目的前提下，学校可以公布论文的部分或全部内容。 作者签名：日期：
学位论文原创性声明 本人郑重声明：所呈交的论文是本人在导师的指导下独立进行研究所取得的研究成果。除了文中特别加以标注引用的内容外，本论文不包含任何其他个人或集体已经发表或撰写的成果作品。对本文的研究做出重要贡献的个人和集体，均已在文中以明确方式标明。本人完全意识到本声明的法律后果由本人承担。 作者签名：日期：年月日 学位论文版权使用授权书 本学位论文作者完全了解学校有关保留、使用学位论文的规定，同意学校保留并向国家有关部门或机构送交论文的复印件和电子版，允许论文被查阅和借阅。本人授权大学可以将本学位论文的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描等复制手段保存和汇编本学位论文。 涉密论文按学校规定处理。 作者签名：日期：年月日 导师签名：日期：年月日
数字电子秒表设计总结报告1
数字电子秒表设计总结报告 一． 工作原理 本数字电子秒表设计由启动、清零复位电路、多谐振荡电路、分频计数电路、译码显示电路等组成。如下图所示： 启动清零复位电路主要由U6A 、U6B 、U7B 、U7D 组成，其本质是一个RS 触发器和单稳态触发器。J1控制数字秒表的启动和停止，J2控制数字秒表的清零复位。开始时把J1合上，J2打开，运行本电路，数字秒表正在计数。 当打开J1，合上J2键，J2与地相接得到低电平加到U6B 的输入端，U6B 输出高电平又加到U6A 的输入端，而U6A 的另一端通过电阻R15与电源相接得到高电平，（此时U6B 与U6A 组成RS 触发器），U6A 输出低电加到U7A 的输入端，U7A 被封锁输出高电平加到U5的时钟端，因U5不具备时钟脉冲条件，U5不能输出脉冲信号，因此U3、U4时钟端无脉冲而停止计数。当J1合上时，打开J2键，J1与地相接得到低电平加到U6A 的输入端，U6A 输出高电平加到 U6B
的输入端，U6B输出低电平加至U7B，使U7B输出高电平，因电容两端电压不能跃变，因此在R7上得到高电平加到U7D输入端，U7D输出低电平（进入暂态）同时加到U3、U4、U5的清零端，使得U3、U4的Q D---Q A输出0000，经U1、U2译码输出驱动U9、U10显示“00”。因为U7B与U7D组成一个单稳态电路，经过较短的时间，U7D的输出由低电平变为高电平，允许U3、U4、U5计数。同时U6A输出高电平加到U7A的输入端，将U7A打开，让555的3脚输出100KHZ的振荡信号经U7A加到U5的时钟脉冲端，使得U5具备时钟脉冲条件，U5的9、10、7脚接高电平，U5构成十分频器，对时钟脉冲计数。当U5接收一个脉冲时，U5内部计数加1，如果U5接收到第十个脉冲时，U5的15脚（RCO端）输出由低电平跳变为高电平作为U4的时钟脉冲，从而实现了对振荡信号的十分频，产生周期为0.1S的脉冲加至U4的时钟端。U4的9、10、7脚接高电平，当U4接收到来自U5的脉冲时，U4的Q D---Q A输出0001加到U2的DCBA端，经U2译码输出1001111经电阻R8~R14驱动数码管U10显示，此时数码管显示“1”，当U4计数到1001时，U4的15脚输出高电平接到U7C，经反相后得到低电平，加到U3的时钟脉冲端，U3A不具备时钟脉冲条件，当U4再接收一个脉冲时，U4的输出由1001翻转为0000，此时U4的15脚输出低电平通过U7C反相输出高电平，从而得到一上升沿脉冲加至U3的时钟端，使得U3的Q D---Q A输出0001加到U1的DCBA输入端，经U1译码输出100111，经电阻R1~R7驱动数码管U9，数码管显示“1”。如此循环的计数，最后数码管U9、U10显示最大值99即9.9秒。 由集成块555、电阻R19、R18、电容C1、C2组成多谐振荡器，当接通电源，电源通过电阻R19与R18对电容C2进充电，当UC2上升到2/3VCC时，集成块555的3脚输出低电平，内部三极管导通，C2通电阻R19进行放电，当UC2下降到1/3VCC时，内部三极管截止，集成块555的3脚输出高电平，接着电源又通过电阻R19与R18对电容C2进充电，当UC2上升到2/3VCC时，集成块555的3脚输出低电平，如此循环的充、放电，555的3脚输出100HZ的矩形方波信号加到U7A的输入端。
电子秒表课程设计报告
西安郵電學院 控制系统课程设计报告书 系部名称：信息与控制系 学生姓名：XXX 专业名称：测控技术与仪器 班级：测控XXXX 2010年9月13日至 时间： 2010 年9月26日
电子秒表的设计 一、设计要求 设计一个电子秒表，与通用秒表功能类似，有启动，暂停、复位等键。计时长长度为300秒，需显示百分秒。 二、 设计方案分析 1.方案设计 数字电子秒表具有显示直观、读取方便、精度高等优点，在计时中广泛使用。本设计用单片机组成数字电子秒表，力求结构简单、精度高为目标。 本系统采用C51系列单片机为中心器件，利用其定时器/计数器定时和记数的原理，结合硬件电路如电源电路，晶振电路，复位电路，显示电路，以及一些按键电路等来设计计时器，将软、硬件有机地结合起来。其中软件系统采用汇编语言编写程序，硬件系统利用PROTEUS 强大的功能来实现，简单切易于观察，在仿真中就可以观察到实际的工作状态。 本设计利用STC89C52单片机的定时器/计数器定时和计数的原理，使其能精确计时。利用中断系统使其能实现开始暂停的功能。根据要求知道秒表设计主要实现的功能是计时和显示。因此设置了两个按键和LCD 显示时间，两个按键分别是开始、停止和复位按键。利用这两个建来实现秒表的全部功能，而LCD 则能显示最多4.59.99秒的计时。电路原理图设计最基本的要求是正确性，其次是布局合理，最后在正确性和布局合理的前提下力求美观。硬件电路图按照图1.1进行设计。 图1.1 数字秒表硬件电路基本原理图 本设计中，数码管显示的数据存放在内存单元31H －33H 中。其中31H 存放分钟变量，32H 存放秒钟变量，33H 存放10ms 计数值，即存放毫秒位数据，每一地址单元内均为十进制BCD 码。由于采用软件动态扫描实现数据显示功能，显示用十进制BCD 码数据的对应段码存放在ROM 表中。显示时，先取出31H －33H 某一地址中的数据，然后查得对应的显示位，并从P1口输出，就能显示该地址单元的数据值。 计时通过1INT 中断完成，定时溢出中断周期为1ms ，当一处中断后向CPU
EDA实验报告-数字秒表
EDA实验报告 数字秒表的设计 指导老师：谭会生 班级：电技1503 学号： ：博 交通工程学院 2017.10.28
实验二数字秒表电路的设计 一、实验目的 1.学习Quartus Ⅱ软件的使用方法。 2.学习GW48系列或其他EDA实验开发系统的基本使用方法。 3.学习VHDL程序的基本结构和基本语句的使用。 二、实验容 设计并调试一个计时围为0.01s~1h的数字秒表，并用GW48系列或其他EDA实验开发系统进行硬件验证。 三、实验要求 1.画出系统的原理框图，说明系统中各主要组成部分的功能。 2.编写各个VHDL源程序。 3.根据系统的功能，选好测试用例，画出测试输入信号波形或编好测试程序。 4.根据选用的EDA实验开发装置偏好用于硬件验证的管脚锁定表格或文件。 5.记录系统仿真，逻辑综合及硬件验证结果。 6.记录实验过程中出现的问题及解决方法。 四、实验条件 1.开发软件：Quartus Ⅱ13.0. 2.实验设备：GW48系列EDA实验开发系统。 3.拟用芯片：EP3C55F484C7 五、实验设计 1.设计思路 要设计一个计时为0.01S~1h的数字秒表，首先要有一个比较精确的计时基准信号，这里是周期为1/100s的计时脉冲。其次，除了对每一个计数器需要设置清零信号输入外，还需为六个技术器设置时钟使能信号，即计时允许信号，以便作为秒表的计时起、停控制开关。因此数字秒表可由一个分频器、四个十进制计数器以及两个六进制记数器组成，如图1所示。
系统原理框图 2.VHDL程序 （1）3MHz→100Hz分频器的源程序CLKGEN.VHD LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY CLKGEN IS PORT(CLK: IN STD_LOGIC; --3MHZ信号输入 NEWCLK: OUT STD_LOGIC); --100HZ计时时钟信号输出 END ENTITY CLKGEN; ARCHITECTURE ART OF CLKGEN IS SIGNAL CNTER: INTEGER RANGE 0 TO 10#239999#; --十进制计数预置数 BEGIN PROCESS(CLK) IS BEGIN IF CLK' EVENT AND CLK='1'THEN IF CNTER=10#239999#THEN CNTER<=0; --3MHZ信号变为100MHZ，计数常熟为30000 ELSE CNTER<=CNTER+1; END IF; END IF; END PROCESS; PROCESS(CNTER) IS --计数溢出信号控制 BEGIN IF CNTER=10#239999#THEN NEWCLK<='1'; ELSE NEWCLK<='0';
数字秒表课程设计报告
《电子技术》课程设计 题目：数字秒表设计 专业：电气工程系 班级：本电气自动化126 姓名：黎梓浩学号：11 指导老师：钟立华 小组成员：曾志辉麦照文黎梓浩成绩：
目录 摘要，关键词，引言 3 一．设计目的 3 二．设计总体框图4三．设计原理及说明 4 四．单元电路设计 5 五．器件选择9 六．设计电路图9 七．安装与调试9 八．设计心得与体会10 九．参考文献11十．附录（实物图、原理图）12
摘要：本文的数字秒表设计是利用数字电路，实现时、分、秒计时功能的装置。具有较长的使用寿命，因此得到了广泛的应用。 关键词：计时精确计数器显示器74LS160 引言：在科技高度发展的今天，集成电路和计算机应用得到了高速发展。尤其是计算机应用的发展。它在人们日常生活中已逐渐崭露头角，大多数电子产品多是有计算机电路组成，如：手机、mp3等。而且将来的不久他们的身影将会频繁的出现在我们身边。各种家用电器多会实现微电脑技术。电脑各部分在工作时多是一时间为基准的。本文就是基于计算机电路的时钟脉冲信号、状态控制等原理设计出的数字秒表。秒表在很多领域充当一个重要角色。在各种比赛中对秒表的精确度要求很高，尤其是一些科学实验，他们对时间精确度达到了几纳秒级别。 一．设计目的 1.了解数字秒表的主体电路的组成及工作原理； 2.熟悉集成电路及有关电子原件的使用； 3.学习和掌握数字电路中的时钟发生器及计数、译码显示等单元电路的综合应 用； 4.掌握电子电路一般设计方法和设计流程； 5.掌握protel等绘图软件的使用。
二．设计总体框图 三．设计原理及说明 数字秒表具有操作方便、使用简单、计数精准等使用优点，在日常生活中的到了广泛认可和使用。 数字秒表的设计属于中规模集成芯片设计。本设计中CP脉冲采用555多谐振荡方波脉冲，频率为100Hz。如果需要更精确的计数条件，可以选择石英晶振输入。主计时电路采用3片74LS160构成的同步清零计数器，毫秒计数级为100进制，即毫秒计数100次向上进1，依此类推，秒计数为60进制。输出为3片7448芯片匹配3枚共阴极数码管。其中最小计时精度为0.01S（即10mS），能满足一般的计时场合使用。最大计时时长为59秒9，超过1分钟重新从0开始计数。暂停功能采用阻断CP脉冲输入设置，具有较高的优先级。清零功能用与非门并联计数器同步清零（清零时控制脉冲为高，计数器内部清零脉冲为无效的高状态，计数器被强制清零），由双向开关控制，在任意时间可以使用（不管暂停与否）。
简易秒表设计实验报告
实 验 报 告 系别 信工系 专业 班级 姓名 学号 简易秒表设计 实验目的： 1、 熟悉Keil C51软件的使用方法及proteus 仿真软件的使用； 2、 综合运用所学的理论知识（数码管、按键），通过实践加强对所学知识的理解，具备设计单片机应用系统的能力。 3、 通过本次试验，增强自己的动手能力。认识单片机在日常生活中的应用的广泛性，实用性。 设计要求： 制作简易秒表，用三个按键分别实现秒表的启动、停止与复位，利用两位共阴级的数码管显示时间。 设计思路： 硬件设计：数码管部分采用2位共阴极的数码管，在P0口接上拉电阻，公共端低电平扫描。按键电路部分，将按键一侧与单片机任一I/O 口相连。 软件设计：模块化思想，使用定时器T0的工作方式1，编写显示子程序，延时子程序，初始化程序，主程序设计时注意按键消抖。 原理图： XTAL218XTAL119ALE 30EA 31PSEN 29RST 9P0.0/AD0 39P0.1/AD1 38P0.2/AD2 37P0.3/AD3 36P0.4/AD4 35P0.5/AD5 34P0.6/AD6 33P0.7/AD7 32P1.01P1.12P1.23P1.34P1.45P1.56P1.6 7P1.7 8P3.0/RXD 10P3.1/TXD 11P3.2/INT0 12P3.3/INT1 13P3.4/T0 14P3.7/RD 17P3.6/WR 16P3.5/T1 15P2.7/A15 28P2.0/A8 21P2.1/A9 22P2.2/A10 23P2.3/A11 24P2.4/A12 25P2.5/A13 26P2.6/A14 27U1AT89C51C1 1nF C21nF R110k C31uF 234567891 RP1 RESPACK-8 源代码： #include<>
基于verilog数字秒表的设计实现
生产实习报告 班级：通信13-2班 姓名：闫振宇 学号： 成绩： 电子与信息工程学院 信息与通信工程系
基于verilog数字秒表的设计实现 1. 概述 硬件描述语言HDL ( HardwareDescription Langyage) 是一种用形式化方法来描述数字电路和系统的语言。数字电路系统的设计这里用这种语言可以从上层倒下层逐层描述自设计思想用一系列分层的模块来表示极其复杂的数字系统，然后用EDA 工具逐层验证，把其中需要为具体物理电路的模块组合由自动综合工具转换到门级电路网表。Verilog HDL 是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之间。数字系统能够按层次描述，并可在相同描述中显式地进行时序建模。使用VERILOG 进行系统设计时采用的是从顶至下的设计，自顶向下的设计是从系统机开始巴西同划分为若干个基本单元，然后再把每个单元划分为下一层的基本单元，这样下去直到可以直接用EDA 元件库中的基本元件来实现为止。 2. 设计目的及要求 a.有源晶振频率：50MHZ； b.测试计时范围：00’00”00 ~ 59’59”99，显示的最长时间为59分59 秒； c.数字秒表的计时精度是10ms； d.显示工作方式：六位BCD七段数码管显示读数，两个按钮开关（一个按钮使秒表复位，另一个按钮控制秒表的启动/暂停）。 3.设计原理 秒表的逻辑结构较简单，它主要由四进制计数器、十六进制计数器、分频器、数据选择器、和显示译码器等组成。在整个秒表中最关键的是如何获得一个精确的100HZ计时脉冲，除此之外，整个秒表还需有一个启动信号和一个清零信号，以便秒表能随意停止、启动以及清零复位。 秒表有共有6个输出显示，其中6个显示输出数据，分别为百分之一秒、十分之一秒、
电子秒表设计实验报告
淮阴工学院 《数字电子技术》课程实验期末考核 2014-2015学年第2学期实验名称：电子秒表电路的设计 班级： 学号： 姓名： 学院：电子与电气工程学院 专业：自动化 系别：自动化 指导教师：《数字电子技术》实验指导教师组成绩： 2015年07月
电子秒表电路的设计 一、实验目的 1 .学习数字电路中基本RS 触发器、单稳态触发器、时钟发生器及计数、译码显示等单元电路的综合应用。 2 .学习电子秒表的调试方法。 二、实验原理 图11 －1 为电子秒表的电原理图。按功能分成四个单元电路进行分析。
1.基本RS 触发器 图11 －1 中单元I 为用集成与非门构成的基本RS 触发器。属低电平直接触发的触发器，有直接置位、复位的功能。 它的一路输出作为单稳态触发器的输入，另一路输出Q 作为与非门5 的输入控制信号。 按动按钮开关K 2（接地），则门1 输出＝1 ；门2 输出Q ＝0 ，K 2 复位 后Q 、状态保持不变。再按动按钮开关K 1 , 则Q 由0 变为1 ，门5 开启, 为计数器启动作好准备。由1 变0 ，送出负脉冲，启动单稳态触发器工作。 基本RS 触发器在电子秒表中的职能是启动和停止秒表的工作。 2. 时钟发生器 图11 －1 中单元Ⅲ为用555 定时器构成的多谐振荡器，是一种性能较好的 时钟源。 调节电位器 R W ，使在输出端3 获得频率为50HZ 的矩形波信号，当基本RS 触发器Q ＝1 时，门5 开启，此时50HZ 脉冲信号通过门5 作为计数脉冲加于 计数器①的计数输入端CP 2 。
图11-2 单稳态触发器波形图图11－3 74LS90引脚排列 3.计数及译码显示 二—五—十进制加法计数器74LS90 构成电子秒表的计数单元，如图11 －1 中单元Ⅳ所示。其中计数器①接成五进制形式，对频率为50HZ 的时钟 取得周期为0.1S 的矩形脉冲，作为计数器②的脉冲进行五分频，在输出端Q D 时钟输入。计数器②及计数器③接成8421 码十进制形式，其输出端与实验装置上译码显示单元的相应输入端连接，可显示0.1 ～0.9 秒；1 ～9 秒计时。 注：集成异步计数器74LS90 74LS90 是异步二—五—十进制加法计数器，它既可以作二进制加法计数器，又可以作五进制和十进制加法计数器。
数字秒表设计(终结版)
河南机电高等专科学校《可编程逻辑器件原理与应用》 课程设计报告 数字秒表设计 专业班级：医电131 学号：130411116 姓名：徐长伟 时间：2015年6月 成绩：
时间： 成绩： 数字秒表设计 摘要：本次设计的目的就是在掌握EDA实验开发系统的初步使用基础上，了解EDA技术，对计算机系统中时钟控制系统进一步了解，掌握状态机工作原理，同时了解计算机时钟脉冲是怎么产生和工作的。在掌握所学的计算机组成与结构课程理论知识时，通过对数字秒表的设计，进行理论与实际的结合，提高与计算机有关设计能力，提高分析、解决计算机技术实际问题的能力。通过课程设计深入理解计算机结构与控制实现的技术，达到课程设计的目标。 关键词：FPGA;数字秒表；VHDL
目录 1.概述 (3) 2.设计要求 (3) 2.1实验任务及要求 (3) 3.总体构思 (3) 3.1系统总体框图 (4) 4.各单元电路的设计和实现 (4) 4.1数字秒表的电路逻辑图 (4) 4.2时序波形图如下： (4) 4.3顶层程序框图如下： (4) 5.功能仿真及其结果 (5) 5.1分频模块 (5) 5.2计数模块 (5) 5.3势能控制模块 (5) 5.4显示控制模块 (5) 6.编译、下载及调试 (7) 6.1各功能模块VHDL程序十分之一秒 (7) 7.总结 (20)
1.概述 超高速硬件描述语言VHDL是数字系统进行抽象的行为与功能描述道具体的内部线路结构描述，利用EDA工具可以在电子设计的各个阶段各个层系进行计算机模拟验证，保证设计过程中的正确性，可大大降低设计成本，缩短设计周期。本文介绍的数字秒表设计，。利用基于VHDL的EDA设计工具，采用大规模可编程逻辑器件FPGA，通过设计芯片来实现系统功能。 应用VHDL语言设计数字系统，很多设计工作可以在计算机上完成，从而缩短了系统的开发时间，提高了工作效率。本文介绍一种以FPGA为核心，以VHDL 为开发工具的数字秒表，并给出源程序和仿真结果。 2.设计要求 2.1实验任务及要求 设计用于体育比赛用的数字秒表，要求： 1.及时精度大雨1/1000秒，计数器能显示1/1000秒时间，提供给计时器内部定时的始终频率为12MHz；计数器的最长计时时间为1小时，为此需要一个7位的显示器，显示的最长时间为59分59.999秒。 2、设计有复位和起/停开关。 （1）、复位开关用来使计时器清零，并做好计时准备。 （2）、起/停开关的使用方法与传统的机械式计数器相同，即按一下起/停开关，启动计时器开始计时，再按一下起/停开关计时终止。 （3）、复位开关可以在任何情况下使用，即使在计时过程中，只要按一下复位开关，计时进程理科终止，并对计时器清零。 3、采用层次设计方法设计符合上述功能要求的数字秒表。 4、对电路进行功能仿真，通过波形确认电路设计是否正确。 5、完成电路传布设计后，通过实验箱下载验证设计的正确性。 3.总体构思