GPS中频信号处理及其FPGA实现
上海交通大学
硕士学位论文
GPS中频信号处理及其FPGA实现
姓名：范斐斐
申请学位级别：硕士
专业：微电子学与固体电子学指导教师：李振波
20070101
GPS中频信号处理及其FPGA实现
摘要
本文实现了GPS 中频信号处理的整体设计方案。该方案使用Zarlink 公司的GP2015射频芯片和FPGA共同搭建硬件系统，用于实现GPS定位功能。其中GP2015 芯片作为GPS信号接收前端，FPGA 作为系统搭建和算法实现的平台。
首先，针对建立GPS中频数据处理平台的需要，设计了GPS信号接收的射频前端以及LVDS数据传输电路，编写了FPGA传输大量高频数据的VHDL程序，实现了数据的传输及存储。其次，设计PC 机的用户界面接口程序，为控制和测试提供了可靠的保障。在此基础上开发了GPS中频数据处理的平台，为研究GPS定位算法提供了硬件基础。
数据捕获和追踪是GPS算法中最耗时的两部分，因此，本设计提出快速精确的数据捕获方法。在分析频域捕获算法的基础上，提出相位差分精确定频的方法，分析其可行性，给出实施方案并与普通串行精确定频算法比较，经过实验，得到了很好的结果。
在研究捕获算法的基础上，本文在FPGA上实现了GPS中频信号的捕获算法。既保证了软件算法的灵活性又利用了硬件工作的实时性，达到了快速捕获的目的。
关键词：GPS，中频信号，捕获算法，FPGA
GPS Intermediate Signals processing and the Implementation on FPGA
ABSTRACT
A GPS intermediate signals processing project is proposed in this paper. GP2015 RF front-end chip and FPGA are used in the hardware implementation to realize the algorithms of GPS. GP2015 which is produced by Zarlink Company is used to receive the intermediate signals, while FPGA to set up the hardware system and realize the algorithms.
Firstly, the RF front-end and LVDS circuits are designed, and VHDL code is written to build the FPGA firmware. So the GPS intermediate signals could be received, transferred and stored in PC. Then, the graphic user interface written in c++ could be used for the control and test purpose. Based on these two sections, a GPS intermediate signals processing system which is convinent to do research in GPS is implemented.
Acquisition and tracking are the two most complex and time consuming fuctions of GPS, so a fast and accurate acquisition method is brought forward in this paper. After comparing to the serial acquisition method through detail discussions, the frequency differential algorithm is proved to be adapted to find fine frequency of GPS intermediate signals.
Based on the study of acquisition methods, the acquisition is implementd in FPGA. This algorithm which is designed for FPGA could realize realtime acquisition while could be updated easily.
Keywords: GPS, intermediate signals, acquisition, FPGA
上海交通大学
学位论文原创性声明
本人郑重声明：所呈交的学位论文，是本人在导师的指导下，独立进行研究工作所取得的成果。除文中已经注明引用的内容外，本论文不包含任何其他个人或集体已经发表或撰写过的作品成果。对本文的研究做出重要贡献的个人和集体，均已在文中以明确方式标明。本人完全意识到本声明的法律结果由本人承担。
学位论文作者签名：范斐斐
日期： 2007 年1月 20 日
上海交通大学
学位论文版权使用授权书
本学位论文作者完全了解学校有关保留、使用学位论文的规定，同意学校保留并向国家有关部门或机构送交论文的复印件和电子版，允许论文被查阅和借阅。本人授权上海交通大学可以将本学位论文的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描等复制手段保存和汇编本学位论文。
保密□，在年解密后适用本授权书。
本学位论文属于
不保密□。
（请在以上方框内打“√”）
学位论文作者签名：范斐斐指导教师签名：李振波
日期： 2007 年 1 月 20 日日期：2007 年 1 月 20日
第一章绪论
1.1 GPS全球定位系统概述
全球定位系统(GPS)是本世纪70年代由美国陆海空三军联合研制的新一代空间卫星导航定位系统。其主要目的是为陆、海、空三大领域提供实时、全天候和全球性的导航服务，并用于情报收集、核爆监测和应急通讯等一些军事目的，是美国独霸全球战略的重要组成。经过20余年的研究实验，耗资300亿美元，到1994年3月，全球覆盖率高达98%的24颗GPS卫星星座己布设完成。经过20余年的实践证明，GPS系统是一个高精度、全天候和全球性的无线电导航、定位和定时的多功能系统。 GPS技术已经发展成为多领域、多模式、多用途、多机型的国际性高新技术产业。
全球定位系统的主要特点：
(1)全天候；
(2)全球覆盖；
(3)高精度三维定速、定时；
(4)快速省时高效率：
(5)应用广泛多功能。
全球定位系统的主要用途：
(1)陆地应用，主要包括车辆导航、应急反应、大气物理观测、地球物理资源勘探、工程测量、变形监测、地壳运动监测、市政规划控制等；
(2)海洋应用，包括远洋船最佳航程航线测定、船只实时调度与导航、海洋救援、海洋探宝、水文地质测量以及海洋平台定位、海平面升降监测等；
(3)航空航天应用，包括飞机导航、航空遥感姿态控制、低轨卫星定轨、导弹制导、航空救援和载人航天器防护探测等。
全球定位系统主要由地面控制部分，空间部分和用户接收装置三部分构成（见图1-1），即：
(1)地面控制部分，由一个主控站，三个注入站，五个监控站组成，监控站的主要任务是对每颗卫星进行观测，并向主控站提供观测数据；主控站则是整个
GPS系统的控制中心；而注入站负责定时地将主控站传送的信息注入各个卫星。
(2)空间部分，由21颗在轨卫星和3颗在轨备用卫星组成，24颗卫星分布在倾角为55度的6个轨道平面上，每个轨道分布4颗卫星，轨道平均高度距地表20,200公里，卫星以每11小时58分环绕地球一次。GPS的这一空间构型可以保证在地球上任何地点，任何时间都可以同时观测到至少4颗卫星（最多可同时观测到12颗卫星）。因此也就保证了连续实时的全球导航能力。每个GPS 卫星都对应一组编号,一般采用PRN(卫星所采用的伪随机噪声码编号),GPS 定位精度高低关键在于高稳定度的频率标准,为此每颗GPS 卫星都设有两台铷原子钟和两台铯原子钟。
(3)用户装置部分，主要由GPS接收机和卫星天线组成。其功能是接收GPS卫星信号，获取定位观测量，提取导航电文信息，经数据处理完成导航定位任务。
图1- 1 全球定位系统结构图
GPS定位的基本方法主要有三种：伪距测量法，载波相位测量法，多普勒频移法。本文采用的是伪距测量法。
伪距测量法的基本原理是：卫星不间断地发送自身的星历参数和时间信息，用户接收到这些信息后，经过计算求出接收机的三维位置以及运动速度和时间信息。GPS接收机可接收到可用于授时的准确至纳秒级的时间信息，用于预报未来几个月内卫星所处概略位置的预报星历；用于计算定位时所需卫星坐标的广播星历，精度为几米至几十米（各个卫星不同，随时变化）；以及GPS系统信息，如
卫星状况等。 GPS接收机通过对码的测量就可得到卫星到接收机的距离，由于含有接收机卫星钟的误差及大气传播误差，故称为伪距。对C/A 码测得的伪距称为C/A码伪距，精度约为20米左右，对P码测得的伪距称为P码伪距，精度约为2米左右。
1.2 GPS中频信号处理的研究意义及目前国内外的研究现状
软件算法实现GPS定位技术是当前卫星导航定位领域的研究发展趋势,其基本工作原理是实时采集GPS卫星信号，并用软件实现复杂的定位导航算法。因此可以方便地研究GPS信号的处理算法，在新一代GPS卫星计划运行实施时，可以利用软件算法的灵活性随时修改参数，快速准确地达到定位目的，克服了硬件不灵活的缺点，对于国家生产生活有着重要的战略意义。
下一代GPS卫星将增加新的发射波段，为军事民用用户提高GPS应用性能。同时，将在L1，L2频段上增加新的M码，以提高GPS的抗干扰能力。软件算法可以通过改动GPS接收机的软件或固件，增加GPS新的频段功能。在用户转向下一代GPS系统时，提供了巨大的便利。用户通过改变应用程序满足应用要求，可以实现GPS软件算法的升级。
GPS软件算法的特点在于：（1）充分数字化。（2）完全的可编程性。（3）多频段转换。（4）模块化设计。（5）多种业务。
因此优势显示在
（1）系统结构通用。功能实现灵活，改进升级方便。
（2）提供不同系统互操作的可能性。
（3）复用的优势，模块的通用性。
（4）软件生存期决定了通信系统的生存期。
（5）开发成本小，降低了更新换代成本。
GPS软件算法具有灵活的配置，接收机可以对信号进行实时处理，也可以将抽样信号储存在储存器中。在GPS软件算法采用不同的算法后，可以用这些数据对新的算法进行测试，在同样原始数据下可以准确地比较不同算法地有效性和精度。GPS软件算法采用模块化设计，无缝连接，可以对各模块地输入和输出信号
进行可视化监测，因此在采用不同算法后可以对各模块地性能进行评估。
目前，NAVSYS 和RSI 同时提供了GPS 信号模拟器，
另外美国的Orion ，Constell ，GPSoft 等公司也开发了
基于MATLAB 的GPS 信号模拟器。利用这些信号模拟器，
可以方便地模拟不同的GPS 信号，传播环境对GPS 信号
的影响，干扰对GPS 信号的影响，用GPS 软件算法对这
些受影响的信号进行处理，监测不同模块的处理性能，
可以有效地研究这些信号对GPS 信号的影响，寻找有效的处理方法。如图1-2所示为NAVSYS 的信号模拟器。
1.3 GPS 信号结构概述
GPS 信号采用的是码分多址形式（CDMA ，Code Division Multiple Access ），它是一种扩频多址数字式通信技术，通过独特的代码序列建立信道。不同卫星传输信息所用的信号不是依据频率不同或时隙不同来区分，而是用各自不同的编码序列来区分的。如果从频域或时域来观察，多个CDMA 信号是互相重叠的，接收机用相关器可以在多个CDMA 信号中检出其中使用预定码型的信号，其它使用不同码型的信号因为和接收机本地产生的码型不同而不能被解调。
CDMA 的基本技术之一是扩频，因此这一多址技术具有很强的保密性，60年代以后在军用卫星通讯中被广泛采用。在系统容量、通信质量和保密性方面均有较大优势。
其具体的特点描述如下：
1) 所有用户在同一频段下传输；
2) 信号隐没在噪声中传输；
3) 编码对于每个用户是唯一的，且互相关影响很小；
4) 传输带宽远大于信息带宽；
5) 能耗小。
GPS 卫星信号包括三种信号分量，载波，两个伪随机噪声码C/A code 和P 码 P code ,以及数据码（D code ）。
载波：是一种能携带调制信号的高频震荡波，其振幅，频率和相位能随调制信号的变化而变化，GPS使用两种不同频率的载波：L1和L2 波段，L1载波由卫星原子钟的时钟频率（fo= 10.23MHz）倍乘154而形成，中心频率为1575.42MHz，波长为19.03cm；L2载波由卫星原子钟的时钟频率倍乘120而形成，中心频率为1227.6MHz，波长为24.42cm。两载波之间频率差为347.82MHz 等于L2 的28.3% ，选择这两个载波目的是为了在使用双频测量机时能够测量出或消除由于电离层效应而引起的延迟误差。
伪码：又称测距码，是用于测量从卫星之接收机间距离的二进制编码，测距码中包含了两种性质和精度均不同的编码C/A码和P码。
C/A码：又被称为粗捕获码，是用于跟踪锁定和测量的伪随机噪声码（PRN 码），它是由m 序列优选对组合码形成的Gold 码（G 码），G 码是由两个长度相等，具有良好自相关性而互相关极大值最小的m 序列码逐位进行模2 相加构成的。改变产生它的两个m 序列的相对相位，就可以得到不同的码对于长度为N的m序列,每两个码可以产生N 个G 码。G 码最主要的优点在于广泛=n
2?
1
用于多址通信,这是GPS 采用G 码作为C/A 码的主要原因。GPS所用C/A码的码长为1023位（周期为1ms），每个码元宽度为１ms/1023=0.97751711us,相应距离（码元长度）为293m。由于每颗卫星的C/A码都不一样，因此，我们经常用它们的PRN号来区分它们。C/A码是普通用户用以测定测站到卫星间的距离的一种主要的信号,它被调制在L1载波上。
P码：又被称为精码，P码的捕获往往建立在C/A码的捕获基础上。P码是10MHz的伪随机噪声码，其周期为七天，码元长度为C/A码的0.1倍，故其测距精度比C/A码高一个数量级。C/A码主要用于民用而P码主要用于军用，一般用户无法利用P码来进行导航定位。P码被调制在L1和L2载波上。
数据码即导航信息（导航电文），是卫星以二进制码的形式发送给用户的导航定位数据，导航电文按幀向外播送，每幀长度为1500bit,播送速度为50bit/s，所以播送一幀电文历时30s。它主要包含有GPS卫星的轨道参数、卫星钟改正数和其它一些系统参数。用户一般需要利用此导航信息来计算某一时刻GPS卫星在地球轨道上的位置。导航信息也被称为广播星历。导航电文被调制在L1载波上，其信号频率为50Hz。
数据码和两种伪随机码分别以同相和正交方式调制在L1载波上，其完整的信号结构为：
);
cos()()()sin()()()(11111??+++=t w t C t D A t w t P t D A t S L i i c L i i p L
(2-1)
在L2 载波上只用P 码进行双相调制，其信号结构为： );
cos()()()(222?+=t w t D t P B t S L i i p L (2-2) 式中p A ,p B ,c A 分别为P 码和C/A 码的振幅, )(),(t C t P i i
分别为精测距码(P 码)和粗测距码(C/A 码); )(t D i 为卫星电文的数据码；
1L w 和2L w 分别为载波L1 和L2 的角频率；1?，2?分别为信号的起始相位。
信号加载的过程示意和调制信号如下图所示：
图1- 3 GPS 信号的调制
GPS 中频信号既是指通过GPS 天线接收到超高频L1
频段的模拟信号后，经
过降频，滤波，AD转换，采样后的数字信号，GPS中频信号中包含了GPS定位的所有准确信息（CA码，P码，导航数据），其中中频模拟信号的频率，AD转换的精度，采样位数都会对最终结果产生一定的影响。本设计采用了三级降频后中心频率为4.309MHz的中频模拟信号，采用5.714MHz的频率进行两比特的采样，本文的研究内容就是对GPS中频信号的处理及处理过程的FPGA实现。
1.4 GPS中频信号处理过程
使用MATLAB等软件实现离线的GPS中频数据捕获，追踪算法是可行的，是GPS软件算法研究的基础，但是，为了实现在线实时对GPS中频数据的捕获，追踪算法，就必须使用FPGA，DSP等硬件实现软件算法，不仅可以保持GPS软件算法的优点，更是达到了在线，实时的应用要求。
目前的GPS软件接收机采用的设计方法一般是FPGA结合DSP，用FPGA完成高速、并行的硬件前端处理，用DSP作为系统工作状态控制和信号的后处理工作。这种方法利用了FPGA和DSP两种期间各自的特点，具有逻辑上的天然合理性，简化了设计过程，但是在系统的紧凑度和经济性上受到了损失。
在现阶段GPS接收机的研究中，其导航处理模块部分已经相对成熟，而要获得更高精度的定位，就要从通道处理模块入手，通道处理中包括伪码，载波的捕获和跟踪，位同步、帧同步的完成以及解调出数据送给导航处理模块。
本文最终的研究目的就是采用全软件的方法来实现GPS接收机中通道处理这一部分的功能，重点在于如何使用FPGA实现中频信号的捕获与跟踪。包括硬件设计，应用程序设计及FPGA的设计三个部分。本文实现了整体硬件的构件，以及一部分的通道功能。对GPS中频信号的处理过程可分为前期模拟信号处理和后期数字信号处理两部分。数字信号处理则包括GPS信号的C/A码捕获,跟踪, 信号的解码及奇偶校验,伪距计算,卫星位置计算,用户位置计算等几个部分。
对于卫星信号的捕获，首先是在一个载波多普勒区间搜索CA码，检测信号能量是否超过检测门限，超过时进入多逗留检测器继续检测，确定是否捕捉到信号，若已经捕捉到就判定为锁定，并将载波频率和CA码头结果送入下一模块。若未捕捉到，则改变载波多普勒区间，重新搜索，直到锁定为止。
经过GPS信号的搜索与捕获,得到可测卫星的编号，以及该卫星的C/A 码头
位置和载波频率IF w （或dopple 频移）大小。利用这些信息可以进行GPS 信号的跟踪与解码。在数据跟踪环节，使用码环（code loop ）和载波环（carrier loop ）保证CA 码元位置锁定和载波频率锁定以实现对中频数据的跟踪和解码。
经过跟踪环(tracking)解码出导航电文后，就是目前已经比较成熟的导航处理模块。包括导航电文的奇偶校验，获取导航电文信息，卫星位置计算及用户位置计算，目前的GPS 接收机其最终的用户位置精度达到15m 以内。
在FPGA 上实现GPS 中频信号的处理，为软件算法的研究提供了基础，在FPGA 上实现GPS 中频信号的捕获，在节省硬件资源的情况下达到了改善捕获性能，缩短搜索时间的目的，是本文的主要研究内容。
1.5 本文的主要内容与组织结构
本文采用FPGA 实现了GPS 中频信号的采集和处理，是GPS 软件算法实现的设计基础和硬件的具体实现过程。对GPS 中频信号的采集是进行GPS 软件算法研究的基础，在获取中频信号后对数据进行捕获，追踪等操作，实现GPS 接收机的基本定位功能。进一步在FPGA 上实现算法的移植，使用FPGA 实现软件算法不仅保留了软件算法灵活便于升级的优点，更能体现硬件速度快。效率高的特点，并且为进一步制造GPS 定位芯片提供了理论和实践的基础。
具体研究内容如下：
1. RF 前端硬件实现。
根据RF 前端接收的原理，设计基于Zarlink 公司GP2015芯片的硬件结构，实现包括对GPS 信号的接收，AD 转换和采样等过程，以便于对GPS 中频数据的处理。难点在于硬件调试，对GP2015的配置，时钟信号控制，以及采样过程的去噪等过程。是整个系统的基础部分。
2. GPS 中频数据处理的硬件设计。
采用XilinxFPGA 实现对RF 前端数据的提取和传输的硬件部分。包括设计中频信号差分输出电路，FPGA 差分输入电路。按照系统的硬件要求，利用低电压传输电路实现大数据量，高频信号的传输。难点在于硬件电路的原理图设计，PCB 版的具体实现。在设计时，必须考虑到该硬件频率高，数据量大的特殊性，针对
该特点设计出易于测试，稳定性高的硬件电路。
3. FPGA对GPS中频信号数据提取算法设计及实现。
该部分的内容是使用VHDL语言，实现FPGA对硬件IO端口接收到的GPS中频数据进行提取，块传输至PC机储存的过程。在整个系统的设计过程中起到承上启下的作用。该部分的难点在于VHDL语言的编写和测试，要求对系统的硬件有彻底、清晰的认识，能够熟练运用VHDL语言，以及对系统测试有深刻认识。
4. 上层用户程序的编写。
上层用户程序的编写实现了用户与系统的交互，是系统的不可或缺的一部分，主要实现了将FPGA传输的数据块储存于PC机上，以实现对中频数据的软件算法研究。采用VC＋＋语言，实现多线程的编程。
5. 中频数据捕获算法的软件实现及FPGA上的实现。
在硬件上实现对中频数据的处理算法是系统研究的最终结果，使系统同时具备硬、软件的优点，克服各自的缺点。本文只讨论GPS中频数据捕获算法的软件实现和FPGA实现，重要的问题在于采用模块化设计的方法能方便进一步的研究，为下一步实现算法打好基础。
6. 对捕获算法结果的研究，讨论与比较。
根据已经实现的中频数据捕获算法，对试验结果进行比较讨论，得出适合硬件实现，灵敏度好，效率高的数据捕获算法。
本文的组织结构安排如下：
第一章绪论
本章讲述了GPS全球定位系统的概况，基本原理以及系统的基本结构、研究内容、研究意义以及国内外发展现状。给出了本文的组织结构、研究内容和实现功能。
第二章 GPS中频数据处理平台
本章针对GPS导航定位系统的实现原理引出本文的意义，及研究方向，软硬件结构，具体实现过程进行讨论，其中包括对FPGA开发板ZestSC1的具体介绍，硬件实现流程的说明，以及软件所做工作的描述。
第三章 GPS中频信号的接收、传输和储存
本章是全文的核心部分，重点描述了怎样用FPGA和上层PC软件实现中频信
号的传输存储，内容包括GPS中频信号的获得，低电压差分传输电路，FPGA编程实现以及上层PC用户界面的编写。最终实现了GPS中频信号的提取为软件算法研究提供了基础。
第四章 GPS中频信号捕获算法研究
根据GPS中频信号的特点，首先实现信号捕获算法，得到每颗卫星的频率和码相位，本章首先介绍了捕获算法的原理，以及捕获算法的软件实现。并在此基础上讨论快速的数据捕获算法，通过实验验证，得出适合软件计算的快速定频算法。
第五章 GPS捕获算法的FPGA实现
首先，根据硬件相关器结构总体设计FPGA实现的相关器，然后对硬件已实现的Gold码及NCO模块进行详细说明。
第六章结论及展望
本章对本文的研究工作做了总结，并对今后的工作提出了展望。后的工作提出了展望。
第二章 GPS 中频数据处理平台
2.1 中频信号传输电路的设计
典型的GPS 中频信号处理主要由4部分组成：天线、射频前端、相关器和导航解算。其中，天线主要负责信号的接收；射频前端负责信号的下变频；在当前的数字化接收机中还包括A/D 转换，它是所有后端处理的基础，其信号的品质直
接影响接收机的性能；相关器主要负责信号跟踪与锁定的硬件部分，包括各种原始数据和测量数据的输出，并传输给微处理器；导航解算部分主要负责信号的跟踪和锁定的软件部分、数据的解调、伪距的提取以及导航数据的解算，它的处理基础是相关器，所有的原始数据来自相关器。系统模块图如下图所示：
图 2- 1 典型的GPS 中频数据信号处理流程
可见，硬件部分主要包括RF 前端，高频数据传输电路及FPGA 。其重点在于利用FPGA 等硬件进行前期的数据传输存储处理。首先，将高频信号（L1）降至中频（IF ）,然后对信号采样，得到所需的数字信号后，通过FPGA 送入PC 机进行后期的软件处理。系统硬件包括上图中的天线，RF ，AD 转换，数据缓冲区的实现模块。
RF 前端将L1 载波频率降至中频段 4.309MHz =IF w ， )(1t S L 载波经过前期降频到IF w ：
);
cos()()()sin()()()(11??+++=t w t C t D A t w t P t D A t S IF i i c IF i i p IF (2-1)
然后再经过A/D 转换所得的信号：
);
cos()()()sin()()()(11??+++=n w n C n D A n w n P n D A n S IF i i c IF i i p IF (2-2)
对中频数据进行采样，数字采样频率为：
MHz Mhz w sample 714.57/40≈=(2-3)
在后期软件中处理的是经过5.714MHz 采样的两bit 采样数据。
2.1.1 RF 接收前端
RF 接收前端包括GPS 信号接收器，降频器，AD 转换和采样端，本文采用GPS 信号接收蘑菇头天线与Zarlink 公司的GP2015RF 射频前端实现上述功能。
GP2015及其外围电路:
GP2015是Zarlink 半导体公司的超小型射频前端器件，它包含除中频滤波器外的所有从天线接收的L1频段信号到两位数字信号的模块。其中，中频滤波在片外，分别由一个157.42MHz 滤波器和一个35.42MHz 声表面滤波器组成，包含在VCO （压控振荡器）中的片上PLL 用于产生一个本地的振荡频率来提供给混频器，它的参考信号是来自温度补偿晶振（TCXO ）的10.000MHz 。
Dynex 的DW9255是声表面波带通滤波器，用它对GPS 信号扩频信号的窄带宽进行滤波，在使用之前应该预先调到GPS 二级中频的准确频段35.42MHz 和
1.9MHz 的带宽。滤波器通带的弱衰减性和阻带的强衰减性有助于改进GP2015的抗干扰性，是一般情况下使用的外接滤波器。
GP4020是完整的基于GPS 接收机的数字基带处理器，它由一个12通道的相关器和带ARM7TDMI 核的微处理器组成。其中，相关器包含12个独立通道的跟踪模块，每个模块包含所有的跟踪和锁定GPS 信号的模块，不是每个通道都必须在跟踪的时候激活，这样可以减少电源的消耗，微处理器部分包含萤火虫MF1微控制器。它采用了ARM7TDMI 核，带有THUMB 的指令集，还包含UART 串行接口、通用I/O 和看门狗的功能。目前，NovAtel 公司的低端GPS 硬件接收机大都采用GP4020作为基带处理芯片，并提供GP2015的工作频率。
整个RF 接收前端的模块结构图如图所示：
图2- 2 RF接收前端模块图
在整个设计过程中，射频部分的设计是基础，它的良好实现才能保证以后部分的正确定位信息的输出。文中主要针对GP2015的设计，讨论GPS接收机射频模块的实现过程。
2.1.2 ZestSC1 FPGA开发板
为了更好的使用FPGA实现对GPS中频信号的处理，本文采用Orange Tree Technologies公司推出ZestSC1小型FPGA开发板，带有高速USB(Universal Serial Bus)2.0主机接口，适用于FPGA数据采集、控制、DSP及图像处理的开发。其高速USB2.0接口运行速率为480Mbit/s，也可在全速USB 1.1以12Mbit/s 速率运行，由于采用了板上USB硬件引擎的数据流接口，带宽高于40Mbyte/s。
该产品允许用户通过USB从主机配置FPGA，USB也可用作开发板和主机之间的数据传输，配置时间低于20ms。ZestSC1开发板尺寸不足75×125mm，适合与膝上电脑等便携式设备配合使用。
该器件通过USB可从墙上的适配器或硬盘驱动电缆获得高于2.5W的强大功率。开发板的FPGA为Xilinx Spartan-3，具有高达1百万的系统门，包括24个硬件乘法器和432Kbit的RAM，片上RAM可被ZestSC1板上8Mbyte的同步SRAM 扩展，49个用户I/O引脚位于0.1英寸间距的插头上，该I/O接口可插入ADC/DAC 或视频输入/输出子卡，并由开发板供电。与FPGA直接相连的数据采集和控制可采用单端(LVTTL和LVCMOS)或差分(LVDS)接口。其插头上还有5V、3.3V及地引脚，可为诸如用作视频输入/输出和ADC/DAC的子板供电。
ZestSC1具有8个用于诊断功能的LED，所有软件驱动程序和Windows库文
件及逻辑核库文件随板免费提供。
ZestSC1为USB即插即用型器件，易于使用，免费的Xilinx ISE WebPack 软件可用于开发完整的FPGA程序，XC3S400-4及1Mbyte同步SRAM。两家英国公司Orange Tree Technologies和SystemCrafter宣布联合推出一款用于SystemC开发的工具包——SystemCrafter。该工具包包含了SystemCrafter SC 编译器(用于实现SystemC至VHDL的综合)和ZestSC1 FPGA开发板。
SystemCrafter SC能将SystemC语言编写的硬件设计自动综合为VHDL，这种VHDL可用于面向Xilinx FPGA的通用工具中，从而使工程和编程人员利用其现有C++开发环境来设计、调试和仿真硬件与系统。它还允许用户控制排程(scheduling)和分配(allocation)，同一个SystemC测试平台能用于验证所有阶段的设计。用于仿真的标准C++编译器与免费类库可从https://www.360docs.net/doc/1d8255276.html,获取。ZestSC1开发板支持Windows XP和2000操作系统，同时还提供用于SystemCrafter SC编译器的所有FPGA接口实例逻辑内核，以帮助用户提升应用性能并加快运行速度。
开发板主要模块图如下图所示：
图2- 3 ZestSC1模块图
由ZestSC1的硬件模块图可见，该开发板由Xilinx Spartan-3 FPGA，SRAM，USB控制器三部分构成。USB控制器负责FPGA与USB主机间的通讯，完成FPGA 的配置和相互的数据传输。USB控制器选用了Cypress EZ-USB FX2,其内含一个8051的微控制器，用于封装枚举和控制固件，8051的数据线与地址线都与FPGA 直接相连，但在操作过程中不推荐对此类信息进行修改。