Verilog HDL课程设计

人民武装学院Verilog HDL课程设计洗衣机控制器的设计

学生姓名: 周云

学号: PB102027115

专业: 电子信息科学与技术

年级: 2010 级

指导老师: 周骅老师

时间: 2011年12月22日

目录

引言...................................................................................................................... - 3 -

一、设计内容...................................................................................................... - 4 -

1.设计内容.................................................................................................... - 4 -

2.功能............................................................................................................ - 4 -

二、洗衣机控制器的工作原理.......................................................................... - 6 -

1. 洗衣机的工作状态.................................................................................. - 6 -

2. 全自动洗衣过程...................................................................................... - 7 -

3.单独执行某个洗衣程序............................................................................ - 8 -

三、洗衣机的状态转换图.................................................................................. - 9 -

1.洗衣机的状态转换图................................................................................ - 9 -

2. 设计思路.................................................................................................. - 9 -

四、设计程序.................................................................................................... - 11 -

1.全自动洗衣机主程序.............................................................................. - 11 -

2.全自动洗衣机测试程序.......................................................................... - 15 -

五、步骤及仿真图............................................................................................ - 17 -

1.在代码提示框架中完成核心子模块wash_ctrl.v的设计 ................... - 17 -

2.对核心子模块wash_ctrl.v 进行时序仿真 ........................................... - 17 -

六、功能图........................................................................................................ - 20 -

1.设计顶层图形文件，编译.................................................................... - 20 -

2.功能引脚锁定.......................................................................................... - 20 - 心得体会............................................................................................................ - 22 -

引言

随着高密度现场可编程逻辑器件的广泛应用，当前数字系统正朝着速度快、容量大、体积小、重量轻的方向发展的时候，越来越多的工程人员采用硬件描述语言HDL (hardware description language)来进行项目的开发。目前最通用的HDL 有VHDL 与Verilog 两种，它们具有IEEE国际标准，语法严谨，是今后数字电路与系统设计的必然趋势，它的优点在于具有行为级描述方式，可对设计进行准确描述，易于设计修改，缩短开发周期。基于VHDL开发系统有多种上，是其中之一，他的功能强大，在开发有限状态机FSM(finite state machine)时序电路时，我们不需要要再用传统的电路输入的方法，通过设计寄存器组来实现各个状态之间的转换，我们可充分利用硬件描述语言的抽象建模能力，用CAD 工具直接绘制状态转移图，具体的逻辑简化可和电路设计可同计算机自动完成，从而提高了设计的效率，并且条理更清晰，修改方便等。

一、设计内容

1.设计内容

设计一个智能洗衣机控制器，能够实现进水、洗涤、漂洗、甩干等一系列过程全自动控制.

2.功能

洗衣机是一种在家庭中不可缺少的家用电器，发展非常快，全自动式洗衣机因使用方便得到大家的青睐，全自动即进水、洗涤、漂洗、摔干等一系列过程自动完成，控制器通常设有几种洗涤程序，对不同的衣物可供用户选择。洗衣机的工作流程由进水、洗衣、排水、脱水4个过程组成。在半自动洗衣机中，这4个过程分别用相应的按钮开关来控制。全自动洗衣机中，这4个过程可做到全自动依次运行，直至洗衣结束。

全自洗衣机的洗衣桶（外桶）和脱水桶（内桶）是以同一心安放的，内桶可以旋转，作为脱水用。内桶的周围有许多小孔，使内桶和外桶的水流相通，洗衣机的进水和排水分别由进水电磁阀和排水电磁阀来执行。进水时通过控制系统将进水电磁阀打开，经进水管将水注入到外桶。排水时，通过控制系统将排水电磁阀打开，将水由外桶排到机外。洗涤正转、反转由洗涤电动机驱动波盘的正、反转来实现，此时脱水桶并不旋转。脱水时，控制系统将离合器合上，由洗涤电动机带动内桶正转进行甩干。高、中、低水位控制开关分别用来检测高、中、低水位。启动按钮用来启动洗衣机工作，停止按钮用来实现手动

停止进水、排水、脱水及报警。排水按钮用来实现手动排水。

普通洗衣机的工作流程示意图

当按下复位按钮时，洗衣机上电，控制电路复位到初始状态（默认水位为“中”；使用）者可根据衣服的多少，按下水位控制按钮，改变水位设置，以控制上水时加水的多少；当按下启动/暂停按钮时，洗衣机开始洗衣的第一个操作：进水阀门打开，开始上水，并根据水位设置（高、中、低、少）历时不同的时间timeadd（8s、7s、6s、5s）；然后进水阀门关闭，电机开始运转，开始洗衣过程，并历时9s；然后电机停止运转，排水阀门打开，开始排水，并根据水位设置（高、中、低、少）历时不同的时间timedrain（7s、6s、5s、4s）；然后排水阀门关闭，进水阀门打开，开始第二次上水，并历时timeadd……当甩干结束后，整个洗衣过程完成，扬声器发出持续15 秒的急促的“嘀嘀”音，提示用户洗衣结束。正常运行状态下全自动洗衣机工作过程：空闲（idle）→第一次加水（water1）7s→洗衣（wash）9s→第一次排水（drain1）6s→第二次加水（water2）7s→漂洗（rinse）9s→第二次排水（drain2）6s→甩干（dry）5s→蜂鸣15s 。洗衣机整个工作过程可分为9 个状态，运用有限状态机的设计思想来实现。

二、洗衣机控制器的工作原理

有限状态机（FSM，Finite State Machine）是一种重要的时序逻辑电路单元，尤其适合于设计数字系统的控制模块。状态机可以认为是组合逻辑和寄存器逻辑的特殊组合，它一般包括两个部分：组合逻辑部分和寄存器部分。组合逻辑部分又包括次态逻辑和输出逻辑，分别用于状态译码和产生输出信号；寄存器部分用于存储状态。状态机的次态是现态及输入信号的函数，输出信号根据状态机的现态或输入信号而定。

根据输出信号产生方法的不同，状态机可分为两类：摩尔（Moore）型状态机和米里（Mealy）型状态机。对于Moore 型状态机，其输出只为状态机当前状态的函数，而与输入无关。而对于Mealy 型状态机，其输出不仅与状态机当前状态有关，而且与输入有关。

实用的状态机一般都设计为同步时序电路，它在时钟信号的触发下，完成各状态之间的转移，并产生相应的输出。

采用Verilog HDL 语言实现基于状态机的控制电路设计，就是在时钟信号的触发下，完成两项任务：（1）用case 或if-else 语句描述出状态的转移，（2）描述状态机的输出信号（通常是控制信号）。

1. 洗衣机的工作状态

洗衣机有9 个工作状态分别为：空闲（idle）、第一次加水（water1）、洗衣（wash）、第一次排水（drain1）、第二次加

水（water2）、漂洗（rinse）、第二次排水（drain2）、甩干（dry）、蜂鸣（beep）。

2. 全自动洗衣过程

在洗衣机上电后（默认水位为“中”，通过水位控制按钮设置好合适的）水位，然后按下start_pause启动/暂停按钮，使洗衣机全自动完成整个洗衣过程，此洗衣机控制器状态转移图如下图所示：

洗衣机控制器状态转移图

分析上图：一旦按下rst 按钮，则电路复位到初始状态，控制信号m=0，w=0，d=0。当按下start_pause 启动/暂停按钮时，则进入water1 状态，w = 1，使进水阀门打开，开始上水，并历时7s。然后转移到下一状态——wash，w = 0，使进水阀门关闭；同时m = 1，使电机开始运转，开始洗衣过程，并历时9s。再转移到下一状态——drain1，……直到当甩干结束后，整个洗衣过程完成，扬声器发出持续15 秒的急促的“嘀嘀”音，提示用户洗衣结束，控制器又返

回到初始状态。

3.单独执行某个洗衣程序

有时候，人们可能需要单独执行某个洗衣程序，如洗涤或脱水，这时可以在洗衣前通过按动洗衣模式选择按钮来选择不同的洗衣程序。在这种情况下，洗衣机控制器的状态转移图就会比全自动洗衣机控制器状态转移图更复杂一些。

首先在idle 状态下，当按下启动/暂停按钮时，控制器要根据不同的洗衣模式跳转到不同的状态：若默认是全自动洗衣程序或选择浸泡程序，则跳转到water1；若选择洗涤程序，则跳转到wash；若选择漂洗程序，则跳转到water2；若选择甩干，则跳转到dry。

而当洗衣机执行完相应的洗衣程序后，则所有控制信号、计时器应清零，同时控制器应返回初始状态。因此，在water1 状态下，当加好水时控制器不是直接跳转到wash，而是要先判断洗衣模式是否为浸泡程序，若是，则跳转到idle；若不是，才直接跳转到wash。同理，在drain1 状态下，当排完水时控制器不是直接跳转到water2，而是要先判断洗衣模式是否为洗涤程序，若是，则跳转到idle；若不是，才直接跳转到water2。在drain2 状态下，当排完水时控制器不是直接跳转到dry，而是要先判断洗衣模式是否为漂洗程序，若是，则跳转到idle；若不是，才直接跳转到dry。

三、洗衣机的状态转换图

1.洗衣机的状态转换图

由上面全自动洗衣机的工作原理，可知洗衣机控制器的状态转换图如下图所示：

洗衣机控制器的状态转换图

2. 设计思路

洗衣机控制器系统结构图如下图所示，将整个设计划分为两个子模块：时钟分频子模块和洗衣机状态控制器子模块。

洗衣机控制器系统结构图

a.时钟分频子模块clkdiv.v

将系统时钟50MHz 分频为1KHz，再将1KHz 分频为1Hz，以产生洗衣结束时的提示蜂鸣音speaker=clk_1Hz&clk_1KHz&alarm（每间隔1s 产生一个音频为1KHz 的提示音）。1Hz 的时钟信号还作为洗衣机状态控制器子模块的输入时钟信号，驱动洗衣定时器计数。

b洗衣机状态控制器子模块wash_ctrl.v

设计时，首先应画出状态转移图并仔细分析，明确在每个状态下控制器要输出哪些控制信号，计数器该怎样计数；当希望洗衣机暂停时，所有控制信号应都变为0，计数器暂停计数。当计数器正常计数到预定值时，应跳转到下一状态。然后用case 语句、if-else 语句对状态转移和输出进行描述。

信号定义：input clk_1KHz, clk_1Hz, rst, start_pause, mode, level, open_door;

start_pause：启动/暂停按钮信号，高有效；mode：洗衣模式选择信号，高有效。不按时，默认全程执行浸泡、洗涤、漂洗、甩干这 4 个程序；每按一下，单独选择浸泡，或洗涤，或漂洗，或甩干程序。level：水位控制信号（负脉冲），每按一下，循环选择水位（高、

中、低、少）；open_door：洗衣机盖打开信号（负脉冲）第一次按是，“开盖” ，再按一次则是合盖。

四、设计程序

1.全自动洗衣机主程序

timescale 1s/100us

Module wash_FSM([0:3]times,Clock,,Rst,Start,W,M,D,Speaker);

Input Clock,Start,Rst;

Output [0:3]timees;

Output W,M,D,Speaker;

Reg[0:3]times;

Parameter

Idle=0,Water1=1,Wash=2,Drain1=3,Water2=4,Rinse=5,Drain2=6,Dry=7,Beep=8;

Rg[0:4]wash_state;

always@(negedge Clock)

case(wash_state)

Idle;

If(rst)

begin

State=1;

Wash_state= water1;

else

Wash_state=idle;

end

Water1:

begin

W=1;

If(tims=7s)

Wash_state=wash;

else

Wash_state=water1;

end

Wash:

begin

M=1;

If(times=9s)

Wash_state=drain1;

else

Wash_state=wash;

end

Drain1:

begin

D=1;

If(times=6s)

Wash_state=water2;

else

Wash_state=drain1;

end

Water2:

begin

W=1;

If(times=7s)

Wash-state=rinse;

else

Wash_state=water2;

end

Rinse:

begin

M=1;

If(times=9s)

Wash_state=dry;

else

Wash_state=rinse;

end

Dry:

Begin

D=1;

If(times=5s)

Wash_state=beep;

else

Wash-state=dry;

end

endcase

endmodule

对程序进行分析如下：

output W, M, D; //W 是进水阀门控制信号，M 是引擎工作信

号，D 是放水阀门控制信号

output[3:0] times; //定时计数器，用于洗衣各过程的定时计数

output speaker; //洗衣结束提示音信号，驱动扬声器发声

output[3:0] nextstate; //状态机，描述洗衣机的状态转移过程为方便设计，这里还定义了一些中间变量：

reg[3:0] modestate; //洗衣模式计数器，0：默认全自动洗程序，1：只执行浸泡程序，2：只执行洗涤程序，3：只执行漂洗程序，4：只执行甩干程序。根据其值决定控制器从idle 状态应跳转到哪一状态。

reg[3:0] waterlevel;//水位计数器，用来控制加水时间，当水位为高、中、低、少时其值为0、1、2、3。

reg[3:0] timeadd; //加水时间计数器，根据水位选择控制加水时间，当水位为高、中、低、少时其值为8s、7s、6s、5s。

reg[3:0] timedrain; //排水时间计数器，根据水位选择控制排水时间，当水位为高、中、低、少时其值为7s、6s、5s、4s；

reg doorstate; //洗衣机盖的状态，为“1”表示盖是打开的，为“0”表示盖是合上的。

reg start_pause_level;//将启动/暂停脉冲信号转换为相应的高低电平信号。

reg alarm; //蜂鸣状态信号，蜂鸣时alarm 为“1” ，平时为“0” 整个模块包括8 大部分：5

①用parameter 常量定义状态机的状态，洗衣、漂洗、甩干和蜂

鸣的时间长度

②将启动/暂停脉冲信号转换为高低电平信号always@(posedge start_pa use or posedge rst) ……

③洗衣模式选择（对modestate 赋值）always@(posedge rst or posedge mode) …

④水位控制（对waterlevel 赋值）always@(posedge rst or negedge level) //复位时默认水位为“中” ……

⑤open_door 信号控制always@(posedge rst or negedge open_door) ……

⑥根据水位选择控制加水时间和排水时间always@(posedge clk_1KHz) begin case(waterlevel) …… endcase end

⑦状态机输出及状态转移always@(posedge clk_1Hz or posedge rst) begin if(rst) //控制信号清零，计数器清零，状态机回到空闲状态else begin case(nextstate) idle:

⑧speaker 信号输出assign speaker=clk_1Hz&clk_1KHz&alarm; （1）空闲状态//根据modestate 的值判断应跳转到哪个状态water1 :

（2）第一次加水begin if(!start_pause_level) begin …… end 暂停操作else begin if(times

若未加好水，则一直加水else begin …… end

否则根据modestate 是否为4'd1 判断应跳转到空闲态或下一个状态end end wash

（3）洗衣6 drain1:

（4）第一次排水//若未排完水，则一直排水

否则根据modestate 是否为4'd2 判断应跳转到空闲态或下一个状态water2:

（5）第二次加水rinse:

（6）漂洗drain2:

（7）第二次排水//若未排完水，则一直排水

否则根据modestate 是否为4'd3 判断应跳转到空闲态或下一个状态dry:

（8）甩干beep:

（9）蜂鸣endcase end end

2.全自动洗衣机测试程序

timescale 1s/100us

module Wash_FSM_test_v;

reg clock;

reg start;

reg rst;

wire W;

wire M;

wire D;

wire speak;

always began

#3 clk=1;

#3 clk=0;

end

initial begin

W=0;

M=0;

D=0;

#3;

W=1;

M=0;

D=0;

#7;

M=1;

W=0;

D=0;

#9;

D=1;

W=0;

M=0;

#6;

W=1;

M=0;

D=0;

#7;

M=1;

W=0;

D=0;

#9;

D=1;

W=0;

M=0;

#6;

M=1;

D=1;

W=0;

#5;

W=0;

M=0;

D=0;

Speaker=1;

#15;

W=0;

M=0;

D=0;

#3;

end endmodule

五、步骤及仿真图

1.在代码提示框架中完成核心子模块wash_ctrl.v的设计

2.对核心子模块wash_ctrl.v 进行时序仿真

（1）仿真全程自动顺序执行浸泡、洗涤、漂洗、甩干这4 个程序当rst信号来到时，所有的信号置零；

当start_pause信号有效时，进入加水状态；只要不再按下start_pause 按钮，洗衣机将按照预定的时序自动完成洗衣的全过程。

洗衣过程全部自动完成的仿真图

（2）仿真人工干预洗衣过程

在洗衣过程全部自动完成后，再分别给rst和start_pause一个正脉冲，模拟一次新的洗衣过程。在洗衣状态（wash）下，第二次按下start_pause按钮，则M从“1”变为“0” ，洗衣机暂停操作；稍后第三次按下start_pause按钮时，则M从“0”变为“1” ，洗衣机继续操作。

（3）仿真选择洗衣模式

在人工干预洗衣过程结束后，再给rst一个正脉冲，模拟一次新的洗衣过程。当第一次按下mode按钮时，洗衣机进入浸泡程序操作；第二次按下mode按钮时，洗衣机进入洗涤程序。当然，若依次按下mode按钮时，洗衣机会依次进入漂洗、甩干程序（后两个程序限于篇幅不作图解）。仔细观察modestate和nextstate的变化。

选择洗衣模式的仿真图

（4）仿真进行水位控制

在上述洗衣过程结束后，再给rst 一个正脉冲，模拟一次新的洗衣过程。先给level 一个负脉冲，设置水位为低，再启动；到第二次加水期间，给level 一个负脉冲，设置水位为少。观察洗衣和漂洗过程中的加水时间和排水时间是否分别与设置的水位相一致。

设置水位分别为低和少时的仿真图

（5）仿真在甩干过程中，打开洗衣机盖的现象

在甩干过程中，先后打开和合上洗衣机盖时的仿真图

六、功能图

1.设计顶层图形文件，编译

这里用未消抖按键9、按键10（低有效），作为水位控制信号level_n 与洗衣机盖打开信号open_door_n 的控制键，因此还需要增加按钮消抖模块。

顶层图形文件

2.功能引脚锁定

（1）输入信号：

clk（f=50MHz）接Pin28；rst 接键1（Pin233）；start_pause 接键4（Pin236）；mode 接键7（Pin239）；level_n：水位控制信号，负脉冲有效，接键9（Pin132）；open_door_n：洗衣机盖打开信号，负脉冲有效，接键10（Pin128）。

（2）输出信号：

W 接发光二极管D8（Pin168）；M 接D7（Pin167）接D6