简易数字式电容测试仪的设计

目录

一. 设计要求 (2)

二. 方案选择及电路的工作原理 (2)

三. 单元电路设计计算与元器件的选择 (2)

四. 设计的具体实现 (3)

1. 系统概述 (3)

2. 单元电路设计、仿真与分析 (6)

a. 单稳态触发器 (6)

b. 多谐振荡器 (8)

c. 计数器 (9)

3．电路的安装与调试 (10)

五．心得体会及建议 (11)

六．附录 (12)

七．参考文献 (15)

简易数字式电容测试仪设计报告

一. 设计要求

设计和实现一个简易数字式电容测试仪――电容表。

（1）．被测电容范围：1000PF(1nF)~10uF(10000nF)；

（2）．测试误差<10%；

（3）．电容值至少用两位数码管显示。

二. 方案选择及电路的工作原理

方案一：首先555多谐振荡电路提供单位标准脉冲(周期T0)，同时给555单稳态电路提供激励。待测电容接入单稳态电路，由于电路输出信号周期Tw与电容的值Cx成正比，通过计算使得T0正好为Cx = 1000pF时输出周期Tw0。然后在计数模块中，将Tw信号接入清零端，将T0接入同步信号输入端。再在寄存器模块中，将Tw信号接入置数端，将计数器的数据接入寄存器。最后对寄存器的数据进行译码后传入数码管。

方案二：首先取一个555多谐振荡电路提供单位标准脉冲，我们称其输出为UNIT_OUT。再取一个作为帧率控制的单稳态触发器将UNIT_OUT信号作为输入，其输出为一个单稳态时间为1s的周期信号，称为CON_OUT。此时我们将这两个输出取或运算后输入另一个用于测量电容的单稳态电路。如此设置后，仅当UNIT_OUT，CON_OUT均为低电平时，才会触发此电路产生单稳态，其输出称为CX_OUT。这时我们将UNIT_OUT接入40110计数端，用CON_OUT和UNIT_OUT来控制40110的计数使能和复位端。这样设置就能让电路实现电路自动计数，并且支持热插拔的功能。

方案选择：方案一的电路在上电后只对电容进行一次测量。再次测量都需要按一下控制单稳态的按键。并且如此得出的各模块输出不利于用示波器捕捉，不便于调试，而方案二就克服了方案一的缺陷，方案二的不足在于没能实现档位的自动变换。并且电路稍显复杂，调试容易出错。

三.单元电路设计计算与元器件的选择

1.单位周期脉冲产生器(555多谐振荡电路，输出为UNIT_OUT)：其输出脉冲作

为一个最小单位标尺用于脉冲度量。调节占空比至90%以上，缩小低电平占用时间，避免帧率控制脉冲的低电平时间过短以致无法检测。不换挡位时UNIT_OUT的理论周期为10us，占空比为90%。

2.待测电容脉冲转换器(555单稳态电路，输出为CX_OUT)：该电路的输入是单

位周期脉冲UNIT_OUT和帧率控制脉冲CON_OUT 相或的结果。仅当两个脉冲均为低电平时，才能触发该转换器产生单稳态脉冲。该电路的输出是一个脉宽与电容值成比例的正向脉冲以CON_OUT为周期进行时移的信号。就是说在一个CON_OUT脉冲内，只会有一个单稳态脉冲。CX_OUT的理论周期为1s，占空比与被测电容的值有关。

3.帧率控制脉冲产生器(555单稳态电路，输出为CON_OUT)：该电路的输入为

UNIT_OUT，保证了帧率控制脉冲和待测电容脉冲转换器的同步性。该电路的输出为周期性单稳态脉冲。CON_OUT的理论周期为1s，占空比接近100%。

4.计数器(CD40110)：受上述三个脉冲信号的控制进行计数和显示。

四.设计的具体实现

1.系统概述

简单介绍系统设计思路与总体方案的可行性论证，各功能块的划分与组成，全面介绍总体工作过程或工作原理，应包含有整体框图。

系统框架图

电路按功能分为三个模块：

①. 信号发生模块：该模块的核心器件为NE555。由555构

成两个单稳态触发器和一个多谐振荡器。三个小电路输

出三个信号UNIT_OUT,CON_OUT,CX_OUT。UNIT_OUT直接

计数显示模块的计数端，CON_OUT,CX_OUT通过逻辑运算

模块后同时控制计数显示模块的复位端，锁存端和计数

端。

②. 逻辑运算模块：该模块的核心器件为74LS00。对信号发

生模块的三个信号进行逻辑运算。获取前级或者后级所

需要的控制信号。

③. 计数显示模块：该模块的核心器件为CD40110。在一个

计数周期内，即1s内。按实现的功能分三个阶段：复

位阶段，计数阶段，停止计数阶段。复位阶段进行复位，

计数使能，锁存器锁存。计数阶段不复位，计数使能，

锁存器不锁存。停止计数阶段不复位，计数端不使能，

锁存器不锁存。

总体工作过程：

信号发生模块中的单位周期脉冲产生器产生一个UNIT_OUT，传入帧率控制脉冲产生器，从而帧率控制脉冲产生器输出CON_OUT，CON_OUT与UNIT_OUT进行或运算后传入待测电容脉冲转换器，从而待测电容脉冲转换器输出CX_OUT，产生的三个波形以及波

形与CD40110的引脚控制端的逻辑关系如下图表所示：

时序图

单位周器脉冲

UNIT_OUT

待测电容输出脉

冲CX_OUT

帧率控制脉冲

CON_OUT

正常生命期异常处理CX_OUT 0 1 0 1

CON_OUT 0 1 1 1

复位RES 1 0 0 1 T(计数器使能) 0 0 1 0

E

LE(锁存使能) 1 0 0 0 逻辑关系如下：

RES = ~CON_OUT

LE = (~CX_OUT)(~CON_OUT)

~TE =(~CX_OUT)(CON_OUT)

将上述逻辑关系转换为与非逻辑后具体的逻辑实现如下图所示：

通过以上处理，上电后每个一秒电容测试仪电路就会进行复位，计数，显示。从而在数码管端显示待测电容的值。电路有三个当位通过改变单位周期脉冲产生器中的控制电容为102,103,104。就可以调出以1nF为单位的x1档，x10档，x100档。另外电路2.单元电路设计、仿真与分析

详细介绍各单元电路的选择、设计及工作原理分析、仿真，并介绍有关参数的计算及元器件参数的选择等。其中仿真应有相应仿真结果的截图。

a.单稳态触发器

⏹实现单元：NE555

⏹原理介绍：

图2所示为单稳态触发器的电路和波形图。单稳态触发器在数字电路中常用

于规整信号的脉冲宽度（TW）：将脉宽不一致的信号输入单稳态触发器后，可输出脉宽一致的脉冲信号。另外，单稳态触发器也常用于定时器电路中，调整RC的值可以得到不同的定时值。

图1 由555构成的单稳态触发器

单稳态触发器采用电阻、电容组成RC定时电路，用于调节输出信号的脉冲宽度TW。在图2（a）的电路中，Vi接555定时器的端，其工作原理如下：

①稳态（触发前）：Vi为高电平时，VTR=1，输出VO为低电平，放电管T

导通，定时电容器C上的电压（6、7脚电压）VC = VTH = 0 ，555定时器工作在“保持”态。

②触发：在Vi端输入低电平信号，555定时器的端为低电平，电路被“低

触发”，Q端输出高电平信号，同时，放电管T截止，定时电容器C经（R+RW）充电，VC逐渐升高。电路进入暂稳态。在暂稳态中，如果Vi恢复为高电平（VTR=1），但VC充电尚未达到 VCC时（VTH=0），555定时器工作在保持状态，VO为高电平，T截止，电容器继续充电。

③恢复稳态：经过一定时间后，电容器充电至VC略大于 VCC ，因VTH> VCC

使555定时器“高触发”，VO跳转为低电平，放电管T导通，电容器经T放电，VC迅速降为0V，这时，VTR=1，VTH=0，555定时器恢复“保持”态。

④高电平脉冲的脉宽TW：当VO输出高电平时，放电管T截止，电容器开

始充电，在电容器上的电压< VCC这段时间，VO一直是高电平。因此，脉冲宽度即是由电容器C开始充电至VC= VCC的这段暂稳态时间。

脉冲宽度计算公式：Tw≈1.1(R+RW)C

b. 多谐振荡器

⏹ 实现单元：NE555

⏹ 原理介绍： 用555定时器构成的多谐振荡器及其工作波形如图2所示，其工作原理如下： 当接通电源V cc 后，电容C 上的初始电压为0V ，比较器C 1和C 2输出为1和0，使U o =1，放电管T 截止，电源通过R 1、R 2向C 充电。U c 上升至2V cc ／3时，RS 触发器被复位，使U o =0，T 导通，电容C 通过R 2到地放电，U c 开始下降，当U c 降到V cc ／3时，输出U o 又翻回到1状态，放电管T 截止，电容C 又开始充电。如此周而复始，就可在3脚输出矩形波信号。

由图2（b ）所示，U c 将在V cc ／3和2V cc ／3之间变化，因而可以求得电容C 上的充电时间T 1和放电时间T 2 ：

T 1=（R 1+R 2）Cln 2≈0.7（R 1+R 2）C

图2 由555构成的多谐振荡器

2

6V C C

R D O 555

3v I 2I 1v 8

4(a)(b)

v 7R R V C C

12C 15

0.01μF

C 1

v C P

21C

3V V C C v C C 3t

v O t O O t t t C C V 012T T T 120

T2=R2Cln2≈0.7R2C

所以输出波形的周期为T=T1+T2=（R1+2R2）Cln2≈0.7（R1+2R2）C

振荡频率f=1／T≈1.44／[（R1+2R2）C]

占空比q= （R1+R2）／（R1+2R2）＞50％

c.计数器

⏹实现单元：CD40110

⏹原理介绍：

40110为十进制可逆计数器/锁存器/译码器/驱动器，具有加减计数，计数器状

态锁存，七段显示译码输出等功能。

40110有2个计数时钟输入端CPU和CPD分别用作加计数时钟输入和减计数时

钟输入。由于电路内部有一个时钟信号预处理逻辑，因此当一个时钟输入端计数工

作时，另一个时钟输入端可以是任意状态。

40110的进位输出CO和借位输出BO一般为高电平，当计数器从0～9时，BO输出负脉冲；从9～0时CO输出负脉冲。在多片级联时，只需要将CO 和BO

分别接至下级40110的CPU和CPD端，就可组成多位计数器。

图3 40110管脚图

图4 40110真值表

3．电路的安装与调试

电路板经打孔后很多焊盘掉落。为方便打孔，在腐蚀电路板之后没有立刻将表面墨粉磨去，打孔后虽小心处理，打孔边缘铜皮仍有毛刺，磨砂时易被勾住而

致焊盘处铜皮掉落。另外孔径过小，腐蚀时间过长也会照成这个后果。由于焊盘脱落，后续的上焊出现了问题，焊得很难看，调试时也发现电路不工作的原因多源于此。

松香水挥发后表面疙瘩不平。松香水涂的时候赶时间，没有仔细涂，一下子涂了很多，并且没有平放在静处。如果少涂一些，应当可以改善该问题。

同一条线路上的输出电压不同。可能是电磁干扰，也可能是接触不良，电磁干扰的可能性很小，但是仔细观察电路线也没有看出有铜线断路，或者焊盘虚焊。最终用导线依着铜线焊了一转，问题就解决了，因此应该是铜线断路了，可能是铜线本身的问题。

波形输出不稳定。人体触碰到电路的任何一端电路就会相对稳定。最后查出都是由于虚焊导致的，将虚焊处理后，电路便工作正常了。

电容测试值不准确。由于用于控制波形的555电路本身并不是十分精确的，电路中的电阻，电容值均与理论值有较大偏差，由于波形间的影响是线性的，因此只要控制其中一个电阻或者电容连续变化，便可以找到一个准确工作点。同时，我们采用并联电容的方式来给测量电路换挡，这时，由于电容的值与理论值并不相符，我们是通过调电阻来使电路符合要求，因此，在其中一个档位中，我们将电阻调到最适合后，如果换一个档位，此时因为前后电容并不严格满足倍数关系，原来调整好的状态便不再成立。这样，在一个档位测量正确的情况下，在另一个档位测量就会有误差。这是我们设计的电路的一个缺陷。

在一个档位的情况下，我们的电容测量误差可以减小到5%以内(以台式万用表的测量值为标准)，我们知道，除非两条直线重合，否则，两条直线会存在一个斜率差，这会导致准确测量点只可能有一个，就是两直线相交的地方。沿相交的两边，测量的误差会逐渐增大。这个误差是无法避免的。因为指导我们的理论公式中的脉宽与实际脉宽并不严格对应。

五．心得体会及建议

此次电路设计花费了很多功夫，从最初的模电，数电知识复习，到元器件资料的理解，再到原理图绘制，原理否定，重新设计原理图，最后确定方案。从PCB绘制，电路板制作，焊接，到最后的调试，成功显示。我们付出了很多，但是最终得到的电路的成功是令人满意和喜悦的。在这忙碌的几周时间里，最值得肯定的是对已学过的理论知识的巩固。虽然这样一个小项目所涉及的理论并不是很多，对于本专业知识的掌握却有很大帮助。比较可惜的是限于时间，我们此次项目少有涉及模电的知识，比如在电平转换时为了避免模拟电路可能导致的不稳定而带来的调试麻烦，直接采用了逻辑运算IC。另外，同样由于时间限制，没有进一步改良改进电路。不得不说是一个遗憾。

六．附录

元器件明细表

名称参考值个数单位

电容0.01uF 10 个

1nF 1 个

10nF 1 个

100nF 2 个

电阻2k 1 个

1k 2 个

8.2k 1 个

10k 1 个

10M 1 个

电位器5k 1 个

40110 / 2 个

555 / 2 个

74LS00 / 2 个

共阴数码管/ 2 个

按键/ 1 个

LED / 1 个

排针/ 1 排

插针/ 1 排

七．参考文献

1·何建新，高胜东·数字逻辑设计基础·高等教育出版社·2012.2·2·电子基础教学实验中心·电子技术基础实验·四川大学出版社·2005.8·