28种芯片封装技术的详细介绍

28种芯片封装技术的详细介绍
28种芯片封装技术的详细介绍

28种芯片封装技术的详细介绍

1、BGA|ball grid array

也称CPAC(globe top pad array carrier)。球形触点陈列,表面贴装型封装之一。在印刷基板的背面按陈列方式制作出球形凸点用以代替引脚,在印刷基板的正面装配LSI 芯片,然后用模压树脂或灌封方法进行密封。也称为凸点陈列载体(PAC)。引脚可超过200,是多引脚LSI用的一种封装。封装本体也可做得比QFP(四侧引脚扁平封装)小。例如,引脚中心距为1.5mm的360引脚BGA仅为31mm见方;而引脚中心距为0.5mm的304 引脚QFP 为40mm 见方。而且BGA不用担心QFP 那样的引脚变形问题。

该封装是美国Motorola 公司开发的,首先在便携式电话等设备中被采用,随后在个人计算机中普及。最初,BGA 的引脚(凸点)中心距为1.5mm,引脚数为225。现在也有一些LSI 厂家正在开发500 引脚的BGA。BGA 的问题是回流焊后的外观检查。美国Motorola公司把用模压树脂密封的封装称为MPAC,而把灌封方法密封的封装称为GPAC。

2、C-(ceramic)

表示陶瓷封装的记号。例如,CDIP 表示的是陶瓷DIP。是在实际中经常使用的记号。

3、COB (chip on board)

COB (chip on board)

板上芯片封装,是裸芯片贴装技术之一,半导体芯片交接贴装在印刷线路板上,芯片与基板的电气连接用引线缝合方法实现,并用树脂覆盖以确保可靠性。虽然COB 是最简单的裸芯片贴装技术,但它的封装密度远不如TAB和倒片焊技术。

4、DIP(dual in-line package)

DIP(dual in-line package)

双列直插式封装。插装型封装之一,引脚从封装两侧引出,封装材料有塑料和陶瓷两种。欧洲半导体厂家多用DIL。DIP 是最普及的插装型封装,应用范围包括标准逻辑IC,存贮器LSI,微机电路等。引脚中心距2.54mm,引脚数从6 到64。封装宽度通常为15.2mm。有的把宽度为7.52mm和10.16mm 的封装分别称为SK-DIP(skinny dual in-line package) 和SL-DIP(slim dual in-line package)窄体型DIP。但多数情况下并不加区分,只简单地统称为DIP。另外,用低熔点玻璃密封的陶瓷DIP也称为Cerdip(4.2)。

4.1 DIC(dual in-line ceramic package)

陶瓷封装的DIP(含玻璃密封)的别称。

4.2 Cerdip:

用玻璃密封的陶瓷双列直插式封装,用于ECL RAM,DSP(数字信号处理器)等电路。带有玻璃窗口的Cerdip 用于紫外线擦除型EPROM 以及内部带有EPROM 的微机电路等。引脚中心距2.54mm,引脚数从8 到42。在日本,此封装表示为DIP-G(G即玻璃密封的意思)。

4.3 SDIP (shrink dual in-line package)

收缩型DIP。插装型封装之一,形状与DIP 相同,但引脚中心距(1.778mm)小于DIP(2.54mm)

因而得此称呼。引脚数从14 到90。有陶瓷和塑料两种。又称SH-DIP(shrink dual in-line package)

5、flip-chip

倒焊芯片。裸芯片封装技术之一,在LSI 芯片的电极区制作好金属凸点,然后把金属凸点与印刷基板上的电极区进行压焊连接。封装的占有面积基本上与芯片尺寸相同。是所有封装技术中体积最小、最薄的一种。但如果基板的热膨胀系数与LSI 芯片不同,就会在接合处产生反应,从而影响连接的可靠性。因此必须用树脂来加固LSI 芯片,并使用热膨胀系数基本相同的基板材料。

6、FP(flat package)

扁平封装。表面贴装型封装之一。QFP 或SOP(见QFP 和SOP)的别称。部分半导体厂家采用此名称。

7、H-(with heat sink)

表示带散热器的标记。例如,HSOP 表示带散热器的SOP。

8、MCM(multi-chip module) 多芯片组件

MCM(multi-chip module)

将多块半导体裸芯片组装在一块布线基板上的一种封装。根据基板材料可分为MCM-L,MCM-C 和MCM-D 三大类。

MCM-L 是使用通常的玻璃环氧树脂多层印刷基板的组件。布线密度不怎么高,成本较低。

MCM-C 是用厚膜技术形成多层布线,以陶瓷(氧化铝或玻璃陶瓷)作为基板的组件,与使用多层陶瓷基板的厚膜混合IC 类似。两者无明显差别。布线密度高于MCM-L。

MCM-D 是用薄膜技术形成多层布线,以陶瓷(氧化铝或氮化铝)或Si、Al 作为基板的组件。布线密谋在三种组件中是最高的,但成本也高。

9、P-(plastic)

表示塑料封装的记号。如PDIP 表示塑料DIP。

10、Piggy back

驮载封装。指配有插座的陶瓷封装,形关与DIP、QFP、QFN 相似。在开发带有微机的设备时用于评价程序确认操作。例如,将EPROM 插入插座进行调试。这种封装基本上都是定制品,市场上不怎么流通。

11、QFP(quad flat package) 四侧引脚扁平封装

QFP(quad flat package)

表面贴装型封装之一,引脚从四个侧面引出呈海鸥翼(L)型。基材有陶瓷、金属和塑料三种。从数量上看,塑料封装占绝大部分。当没有特别表示出材料时,多数情况为塑料QFP。塑料QFP 是最普及的多引脚LSI 封装。不仅用于微处理器,门陈列等数字逻辑LSI 电路,而且也用于VTR 信号处理、音响信号处理等模拟LSI 电路。引脚中心距有1.0mm、0.8mm、0.65mm、0.5mm、0.4mm、0.3mm 等多种规格。0.65mm 中心距规格中最多引脚数为304。

有的LSI 厂家把引脚中心距为0.5mm 的QFP 专门称为收缩型QFP 或SQFP、VQFP。但有的厂家把引脚中心距为0.65mm 及0.4mm 的QFP 也称为SQFP,至使名称稍有一些混乱。

另外按照JEDEC(美国联合电子设备委员会)标准把引脚中心距为0.65mm、本体厚度为3.8mm~2.0mm的QFP称为MQFP(metric quad flat package)。日本电子机械工业会标准所规定引脚中心距.55mm、0.4mm、0.3mm 等小于0.65mm 的QFP称为QFP(FP) (QFP fine pitch),小中心距QFP。又称FQFP(fine pitch quad flat package)。但现在日本电子机械工业会对QFP的外形规格进行了重新评价。在引脚中心距上不加区别,而是根据封装本体厚度分为QFP(2.0mm~3.6mm 厚)、LQFP(1.4mm 厚)和TQFP(1.0mm 厚)三种。

QFP 的缺点是,当引脚中心距小于0.65mm 时,引脚容易弯曲。为了防止引脚变形,现已出现了几种改进的QFP 品种。如封装的四个角带有树指缓冲垫的BQFP(见11.1);带树脂保护环覆盖引脚前端的GQFP;在封装本体里设置测试凸点、放在防止引脚变形的专用夹具里就可进行测试的TPQFP。在逻辑LSI 方面,不少开发品和高可靠品都封装在多层陶瓷QFP 里。引脚中心距最小为0.4mm、引脚数最多为348 的产品也已问世。此外,也有用玻璃密封的陶瓷QFP(见11.9)。

11.1 BQFP(quad flat package with bumper)

带缓冲垫的四侧引脚扁平封装。QFP 封装之一,在封装本体的四个角设置突起(缓冲垫)以防止在运送过程中引脚发生弯曲变形。美国半导体厂家主要在微处理器和ASIC 等电路中采用此封装。引脚中心距0.635mm,引脚数从84 到196左右。

11.2 QIC(quad in-line ceramic package)

陶瓷QFP 的别称。部分半导体厂家采用的名称。

11.3 QIP(quad in-line plastic package)

塑料QFP 的别称。部分半导体厂家采用的名称。

11.4 PFPF(plastic flat package)

塑料扁平封装。塑料QFP 的别称。部分LSI 厂家采用的名称。

11.5 QFH(quad flat high package)

四侧引脚厚体扁平封装。塑料QFP 的一种,为了防止封装本体断裂,QFP 本体制作得较厚。部分半导体厂家采用的名称。

11.6 CQFP(quad fiat package with guard ring)

带保护环的四侧引脚扁平封装。塑料QFP 之一,引脚用树脂保护环掩蔽,以防止弯曲变形。在把LSI 组装在印刷基板上之前,从保护环处切断引脚并使其成为海鸥翼状(L 形状)。这种封装在美国Motorola 公司已批量生产。引脚中心距0.5mm,引脚数最多为208 左右。

11.7 MQUAD(metal quad)

美国Olin 公司开发的一种QFP 封装。基板与封盖均采用铝材,用粘合剂密封。在自然空冷条件下可容许2.5W~2.8W 的功率。日本新光电气工业公司于1993 年获得特许开始生产。

11.8 L-QUAD

陶瓷QFP之一。封装基板用氮化铝,基导热率比氧化铝高7~8 倍,具有较好的散热性。封装的框架用氧化铝,芯片用灌封法密封,从而抑制了成本。是为逻辑LSI 开发的一种封装,在自然空冷条件下可容许W3的功率。现已开发出了208 引脚(0.5mm 中心距)和160 引脚(0.65mm 中心距)的LSI 逻辑用封装,并于1993 年10 月开始投入批量生产。

11.9 Cerquad

表面贴装型封装之一,即用下密封的陶瓷QFP,用于封装DSP 等的逻辑LSI 电

路。带有窗口的Cerquad 用于封装EPROM 电路。散热性比塑料QFP 好,在自然空冷条件下可容许1.5~2W的功率。但封装成本比塑料QFP 高3~5 倍。引脚中心距有1.27mm、0.8mm、0.65mm、0.5mm0.4mm 等多种规格。引脚数从32 到368。

12、QFG (quad flat J-leaded package)四侧J 形引脚扁平封装

表面贴装封装之一。引脚从封装四个侧面引出,向下呈J 字形。是日本电子机械工业会规定的名称。引脚中心距1.27mm。材料有塑料和陶瓷两种。

塑料QFJ 多数情况称为PLCC(plastic leaded chip carrier),用于微机、门陈列、DRAM、ASSP、OTP 等电路。引脚数从18 至84。

陶瓷QFJ 也称为CLCC(ceramic leaded chip carrier)、JLCC(J-leaded chip carrier)。带窗口的封装用于紫外线擦除型EPROM 以及带有EPROM 的微机芯片电路。引脚数从32 至84。

13、QFN(quad flat non-leaded package)

QFN(quad flat non-leaded package)

四侧无引脚扁平封装,表面贴装型封装之一,是高速和高频IC 用封装。现在多称为LCC。QFN 是日本电子机械工业会规定的名称。封装四侧配置有电极触点,由于无引脚,贴装占有面积比QFP 小,高度比QFP低。但是,当印刷基板与封装之间产生应力时,在电极接触处就不能得到缓解。因此电极触点难于做到QFP 的引脚那样多,一般从14 到100 左右。

材料有陶瓷和塑料两种。当有LCC 标记时基本上都是陶瓷QFN。电极触点中心距1.27mm。塑料QFN 是以玻璃环氧树脂印刷基板基材的一种低成本封装。电极触点中心距除1.27mm 外,还有0.65mm 和0.5mm 两种。这种封装也称为塑料LCC、PCLC、P-LCC 等。

13.1 PCLP(printed circuit board leadless package)

印刷电路板无引线封装。日本富士通公司对塑料QFN(塑料LCC)采用的名称。引脚中心距有0.55mm 和0.4mm 两种规格。目前正处于开发阶段。

13.2 P-LCC(plastic teadless chip carrier)(plastic leaded chip currier)

有时候是塑料QFJ 的别称,有时候是QFN(塑料LCC)的别称(见QFJ 和QFN)。部分LSI 厂家用PLCC 表示带引线封装,用P-LCC 表示无引线封装,以示区别。

14、QFI(quad flat I-leaded packgage)四侧I 形引脚扁平封装

表面贴装型封装之一。引脚从封装四个侧面引出,向下呈I 字。也称为MSP(mini square package)。贴装与印刷基板进行碰焊连接。由于引脚无突出部分,贴装占有面积小于QFP。日立制作所为视频模拟IC 开发并使用了这种封装。此外,日本的Motorola 公司的PLL IC也采用了此种封装。引脚中心距1.27mm,引脚数从18 于68。

15、TCP(Tape Carrier Package)薄膜封装TCP技术

TCP(Tape Carrier Package)

主要用于Intel Mobile Pentium MMX上。采用TCP封装技术的CPU的发热量相对于当时的普通PGA针脚阵列型CPU要小得多,运用在笔记本电脑上可以减小附加散热装置的体积,提高主机的空间利用率,因此多见于一些超轻薄笔记本电脑中。但由于TCP封装是将CPU直接焊接在主板上,因此普通用户是无法更换的。

15.1 DTCP(dual tape carrier package)

双侧引脚带载封装。TCP(带载封装)之一。引脚制作在绝缘带上并从封装两侧引出。由于利用的是TAB(自动带载焊接)技术,封装外形非常薄。常用于液晶显示驱动LSI,但多数为定制品。

另外,0.5mm 厚的存储器LSI 簿形封装正处于开发阶段。在日本,按照EIAJ(日本电子机械工业)会标准规定,将DTCP 命名为DTP。

15.2 QTCP(quad tape carrier package)

四侧引脚带载封装。TCP 封装之一,在绝缘带上形成引脚并从封装四个侧面引出。是利用TAB技术的薄型封装。在日本被称为QTP(quad tape carrier package)。

15.3 Tape Automated Bonding (TAB)卷带自动结合技术

Tape Automated Bonding (TAB)卷带自动结合是一种将多接脚大规模集成电路器(IC)的芯片(Chip),不再先进行传统封装成为完整的个体,而改用TAB载体,直接将未封芯片黏装在板面上。即采"聚亚醯胺"(Polyimide)之软质卷带,及所附铜箔蚀成的内外引脚当成载体,让大型芯片先结合在"内引脚"上。经自动测试后再以"外引脚"对电路板面进行结合而完成组装。这种将封装及组装合而为一的新式构装法,即称为TAB法。

16、PGA(pin grid array)

PGA(pin grid array)

陈列引脚封装。插装型封装之一,其底面的垂直引脚呈陈列状排列。封装基材基本上都采用多层陶瓷基板。在未专门表示出材料名称的情况下,多数为陶瓷PGA,用于高速大规模逻辑LSI 电路。成本较高。引脚中心距通常为2.54mm,引脚长约3.4mm,引脚数从64 到447 左右。为降低成本,封装基材可用玻璃环氧树脂印刷基板代替。也有64~256 引脚的塑料PGA。另外,还有一种引脚中心距为1.27mm,引脚长度1.5mm~2.0mm的短引脚表面贴装型PGA(碰焊PGA),比插装型PGA 小一半,所以封装本体可制作得不怎么大,而引脚数比插装型多(250~528)。

17、LGA(land grid array)

LGA(land grid array)

触点陈列封装。即在底面制作有阵列状态坦电极触点的封装。装配时插入插座即可。现已实用的有227 触点(1.27mm 中心距)和447 触点(2.54mm 中心距)的陶瓷LGA,应用于高速逻辑LSI 电路。LGA 与QFP 相比,能够以比较小的封装容纳更多的输入输出引脚。另外,由于引线的阻抗小,对于高速LSI 是很适用的。

18、芯片上引线封装

LSI 封装技术之一,引线框架的前端处于芯片上方的一种结构,芯片的中心附近制作有凸焊点,用引线缝合进行电气连接。与原来把引线框架布置在芯片侧面附近的结构相比,在相同大小的封装中容纳的芯片达1mm 左右宽度。

19、QUIP(quad in-line package)

四列引脚直插式封装,又称QUIL(quad in-line)。引脚从封装两个侧面引出,每隔一根交错向下弯曲成四列。引脚中心距1.27mm,当插入印刷基板时,插入中心距就变成2.5mm。因此可用于标准印刷线路板。是比标准DIP 更小的一种封装。日本电气公司在台式计算机和家电产品等的微机芯片中采用了些种封装。材料有陶瓷和塑料两种。引脚数64。

20、SOP(small Out-Line package)

小外形封装。表面贴装型封装之一,引脚从封装两侧引出呈海鸥翼状(L 字形)。材料有塑料和陶瓷两种。另外也叫SOL(Small Out-Line L-leaded package)、DFP(dual flat package)、SOIC(smallout-line integrated circuit)、DSO(dual small out-lint)国外有许多半导体厂家采用此名称。

SOP 除了用于存储器LSI 外,也广泛用于规模不太大的ASSP 等电路。在输入输出端子不超过10~40 的领域,SOP 是普及最广的表面贴装封装。引脚中心距1.27mm,引脚数从8~44。

随着SOP的发展逐渐派生出了:

?引脚中心距小于1.27mm 的SSOP(缩小型SOP);

?装配高度不到1.27mm 的TSOP(薄小外形封装);

?VSOP(甚小外形封装);TSSOP(薄的缩小型SOP);

?SOT(小外形晶体管);带有散热片的SOP称为HSOP;

?部分半导体厂家把无散热片的SOP 称为SONF(Small Out-Line Non-Fin);

?部分厂家把宽体SOP称为SOW (SmallOutlinePackage(Wide-Jype)

21、MFP(mini flat package)小形扁平封装

塑料SOP 或SSOP 的别称。部分半导体厂家采用的名称。

22、SIMM(single in-line memory module)

SIMM(single in-line memory module)

单列存贮器组件。只在印刷基板的一个侧面附近配有电极的存贮器组件。通常指插入插座的组件。标准SIMM 有中心距为2.54mm 的30 电极和中心距为1.27mm 的72 电极两种规格。在印刷基板的单面或双面装有用SOJ 封装的1 兆位及4 兆位DRAM 的SIMM 已经在个人计算机、工作站等设备中获得广泛应用。至少有30~40%的DRAM 都装配在SIMM 里。

23、DIMM(Dual Inline Memory Module)双列直插内存模块

DIMM(Dual Inline Memory Module)

与SIMM相当类似,不同的只是DIMM的金手指两端不像SIMM那样是互通的,它们各自独立传输信号,因此可以满足更多数据信号的传送需要。同样采用DIMM,SDRAM 的接口与DDR内存的接口也略有不同,SDRAM DIMM为168Pin DIMM结构,金手指每面为84Pin,金手指上有两个卡口,用来避免插入插槽时,错误将内存反向插入而导致烧毁;DDR DIMM则采用184Pin DIMM结构,金手指每面有92Pin,金手指上只有一个卡口。卡口数量的不同,是二者最为明显的区别。

DDR2 DIMM为240pin DIMM结构,金手指每面有120Pin,与DDR DIMM一样金手指上也只有一个卡口,但是卡口的位置与DDR DIMM稍微有一些不同,因此DDR 内存是插不进DDR2 DIMM的,同理DDR2内存也是插不进DDR DIMM的,因此在一些同时具有DDR DIMM和DDR2 DIMM的主板上,不会出现将内存插错插槽的问题。

24、SIP(single in-line package)

SIP(single in-line package)

单列直插式封装。欧洲半导体厂家多采用SIL (single in-line)这个名称。引脚从封装一个侧面引出,排列成一条直线。当装配到印刷基板上时封装呈侧立状。引脚中心距通常为2.54mm,引脚数从2 至23,多数为定制产品。封装的形状各异。也有的把形状与ZIP 相同的封装称为SIP。

25、SMD(surface mount devices)

SMD(surface mount devices)

表面贴装器件。偶而,有的半导体厂家把SOP 归为SMD。

26、SOI(small out-line I-leaded package)

I 形引脚小外型封装。表面贴装型封装之一。引脚从封装双侧引出向下呈I 字形,中心距1.27mm。贴装占有面积小于SOP。日立公司在模拟IC(电机驱动用IC)中采用了此封装。引脚数26。

27、SOJ(Small Out-Line J-Leaded Package)

SOJ(Small Out-Line J-Leaded Package)

J 形引脚小外型封装。表面贴装型封装之一。引脚从封装两侧引出向下呈J 字形,故此得名。通常为塑料制品,多数用于DRAM 和SRAM 等存储器LSI 电路,但绝大部分是DRAM。用SOJ封装的DRAM 器件很多都装配在SIMM 上。引脚中心距1.27mm,引脚数从20 至40(见SIMM)。

28、TO packageTO型封裝

TO packageTO

它的底盘是一块圆型金属板,然后放上一片小玻璃并予加热,使玻璃熔化后把引线固定在孔眼,此孔眼和引线的组合称为头座,于是先在头座上面镀金,则因集成电路切片的底面也是镀金,所以可藉金,锗焊腊予以焊接;焊接时,先将头座预热,使置于其中的焊腊完全熔化,再将电路切片置于焊腊上,经冷却后两者就形成很好的接合。

芯片常用封装及尺寸说明

A、常用芯片封装介绍 来源:互联网作者: 关键字:芯片封装 1、BGA 封装(ball grid array) 球形触点陈列,表面贴装型封装之一。在印刷基板的背面按陈列方式制作出球形凸点用以代替引脚,在印刷基板的正面装配 LSI 芯片,然后用模压树脂或灌封方法进行密封。也称为凸点陈列载体(PAC)。引脚可超过200,是多引脚 LSI 用的一种封装。封装本体也可做得比 QFP(四侧引脚扁平封装)小。例如,引脚中心距为 1.5mm 的360 引脚 BGA 仅为31mm 见方;而引脚中心距为0.5mm 的304 引脚 QFP 为 40mm 见方。而且 BGA 不用担心 QFP 那样的引脚变形问题。该封装是美国 Motorola 公司开发的,首先在便携式电话等设备中被采用,今后在美国有可能在个人计算机中普及。最初,BGA 的引脚(凸点)中心距为 1.5mm,引脚数为225。现在也有一些 LSI 厂家正在开发500 引脚的 BGA。 BGA 的问题是回流焊后的外观检查。 现在尚不清楚是否有效的外观检查方法。有的认为,由于焊接的中心距较大,连接可以看作是稳定的,只能通过功能检查来处理。美国 Motorola 公司把用模压树脂密封的封装称为 OMPAC,而把灌封方法密封的封装称为 GPAC(见 OMPAC 和 GPAC)。 2、BQFP 封装(quad flat package with bumper) 带缓冲垫的四侧引脚扁平封装。QFP 封装之一,在封装本体的四个角设置突起(缓冲垫) 以防止在运送过程中引脚发生弯曲变形。美国半导体厂家主要在微处理器和 ASIC 等电路中采用此封装。引脚中心距0.635mm,引脚数从84 到196 左右(见 QFP)。

集成电路芯片封装技术

集成电路芯片封装技术(书) 第1章 1、封装定义:(狭义)利用膜技术及细微加工技术,将芯片及其他要素在框架或基板上布置、 粘帖固定及连接,引出接线端子并通过可塑性绝缘介质灌封固定,构 成整体立体结构的工艺 (广义)将封装体与基板连接固定,装配成完整的系统或电子设备,并确保整个系统综合性能的工程 2、集成电路的工艺流程:芯片设计(上)芯片制造(中)封装测试(占50%)(下)(填空) 3、芯片封装实现的功能:传递电能传递电路信号提供散热途径结构保护与支持 4、封装工程的技术层次(论述题):P4图 晶圆Wafer -> 第零层次Die/Chip -> 第一层次Module -> 第二层次Card ->第三层次Board -> 第四层次Gate 第一层次该层次又称芯片层次的封装,是指把集成电路芯片与封装基板或引脚架之间的粘贴固定、电路连线与封装保护的工艺,使之成为易于取放输送,并可与下一层组装进行链接的模块 第二层次将数个第一层次完成的封装与其他电子元器件组成一个电路卡的工艺 第三层次将数个第二层次完成的封装组装成的电路卡组合成在一个主电路板上使之成为一个部件或子系统的工艺 第四层次将数个子系统组装成为一个完整电子产品的工艺过程 5、封装的分类与特点: 按照封装中组合集成电路芯片的数目——单芯片封装(SCP)多芯片封装(MCP) 按照密封材料——高分子材料封装陶瓷材料封装 按照器件与电路板互连方式——引脚插入型(PTH)表面贴装型(SMT) 6、DCA(名词解释):芯片直接粘贴,即舍弃有引脚架的第一层次封装,直接将IC芯片粘贴到基板上再进行电路互连 7、TSV硅通孔互连封装 HIC混合集成电路封装 DIP双列直插式引线封装

芯片封装的主要步骤

芯片封装的主要步骤 板上芯片(Chip On Board, COB)工艺过程首先是在基底表面用导热环氧树脂(一般用掺银颗粒的环氧树脂)覆盖硅片安放点,然后将硅片直接安放在基底表面,热处理至硅片牢固地固定在基底为止,随后再用丝焊的方法在硅片和基底之间直接建立电气连接。 裸芯片技术主要有两种形式:一种是COB技术,另一种是倒装片技术(Flip Chip)。板上芯片封装(COB),半导体芯片交接贴装在印刷线路板上,芯片与基板的电气连接用引线缝合方法实现,芯片与基板的电气连接用引线缝合方法实现,并用树脂覆盖以确保可靠性。虽然COB是最简单的裸芯片贴装技术,但它的封装密度远不如TAB和倒片焊技术。 COB主要的焊接方法: (1)热压焊 利用加热和加压力使金属丝与焊区压焊在一起。其原理是通过加热和加压力,使焊区(如AI)发生塑性形变同时破坏压焊界面上的氧化层,从而使原子间产生吸引力达到“键合”的目的,此外,两金属界面不平整加热加压时可使上下的金属相互镶嵌。此技术一般用为玻璃板上芯片COG。 (2)超声焊 超声焊是利用超声波发生器产生的能量,通过换能器在超高频的磁场感应下,迅速伸缩产生弹性振动,使劈刀相应振动,同时在劈刀上施加一定的压力,于是劈刀在这两种力的共同作用下,带动AI丝在被焊区的金属化层如(AI膜)表面迅速摩擦,使AI丝和AI膜表面产生塑性变形,这种形变也破坏了AI层界面的氧化层,使两个纯净的金属表面紧密接触达到原子间的结合,从而形成焊接。主要焊接材料为铝线焊头,一般为楔形。 (3)金丝焊 球焊在引线键合中是最具代表性的焊接技术,因为现在的半导体封装二、三极管封装都采用AU线球焊。而且它操作方便、灵活、焊点牢固(直径为25UM的AU丝的焊接强度一般为0.07~0.09N/点),又无方向性,焊接速度可高达15点/秒以上。金丝焊也叫热(压)(超)声焊主要键合材料为金(AU)线焊头为球形故为球焊。 COB封装流程 第一步:扩晶。采用扩张机将厂商提供的整张LED晶片薄膜均匀扩张,使附着在薄膜表面紧密排列的LED晶粒拉开,便于刺晶。 第二步:背胶。将扩好晶的扩晶环放在已刮好银浆层的背胶机面上,背上银浆。点银浆。

半导体集成电路封装技术试题汇总(李可为版)

半导体集成电路封装技术试题汇总 第一章集成电路芯片封装技术 1. (P1)封装概念:狭义:集成电路芯片封装是利用(膜技术)及(微细加工技术),将芯片及其他要素在框架或基板上布置、粘贴固定及连接,引出接线端子并通过可塑性绝缘介质灌封固定,构成整体结构的工艺。 广义:将封装体与基板连接固定,装配成完整的系统或电子设备,并确保整个系统综合性能的工程。 2.集成电路封装的目的:在于保护芯片不受或者少受外界环境的影响,并为之提供一个良好的工作条件,以使集成电路具有稳定、正常的功能。 3.芯片封装所实现的功能:①传递电能,②传递电路信号,③提供散热途径,④结构保护与支持。 4.在选择具体的封装形式时主要考虑四种主要设计参数:性能,尺寸,重量,可靠性和成本目标。 5.封装工程的技术的技术层次? 第一层次,又称为芯片层次的封装,是指把集成电路芯片与封装基板或引脚架之间的粘贴固定电路连线与封装保护的工艺,使之成为易于取放输送,并可与下一层次的组装进行连接的模块元件。第二层次,将数个第一层次完成的封装与其他电子元器件组成一个电子卡的工艺。第三层次,将数个第二层次完成的封装组成的电路卡组合成在一个主电路版上使之成为一个部件或子系统的工艺。第四层次,将数个子系统组装成为一个完整电子厂品的工艺过程。 6.封装的分类?

按照封装中组合集成电路芯片的数目,芯片封装可分为:单芯片封装与多芯片封装两大类,按照密封的材料区分,可分为高分子材料和陶瓷为主的种类,按照器件与电路板互连方式,封装可区分为引脚插入型和表面贴装型两大类。依据引脚分布形态区分,封装元器件有单边引脚,双边引脚,四边引脚,底部引脚四种。常见的单边引脚有单列式封装与交叉引脚式封装,双边引脚元器件有双列式封装小型化封装,四边引脚有四边扁平封装,底部引脚有金属罐式与点阵列式封装。 7.芯片封装所使用的材料有金属陶瓷玻璃高分子 8.集成电路的发展主要表现在以下几个方面? 1芯片尺寸变得越来越大2工作频率越来越高3发热量日趋增大4引脚越来越多 对封装的要求:1小型化2适应高发热3集成度提高,同时适应大芯片要求4高密度化5适应多引脚6适应高温环境7适应高可靠性 9.有关名词: SIP :单列式封装 SQP:小型化封装 MCP:金属鑵式封装 DIP:双列式封装 CSP:芯片尺寸封装 QFP:四边扁平封装 PGA:点阵式封装 BGA:球栅阵列式封装 LCCC:无引线陶瓷芯片载体 第二章封装工艺流程 1.封装工艺流程一般可以分为两个部分,用塑料封装之前的工艺步骤成为前段操作,在成型之后的工艺步骤成为后段操作

芯片封装形式

芯片封装形式 芯片封装形式主要以下几种:DIP,TSOP,PQFP,BGA,CLCC,LQFP,SMD,PGA,MCM,PLCC等。 DIP DIP封装(Dual In-line Package),也叫双列直插式封装技术,双入线封装,DRAM的一种元件封装形式。指采用双列直插形式封装的集成电路芯片,绝大多数中小规模集成电路均采用这种封装形式,其引脚数一般不超过100。DIP封装的CPU芯片有两排引脚,需要插入到具有DIP结构的芯片插座上。当然,也可以直接插在有相同焊孔数和几何排列的电路板上进行焊接。DIP封装的芯片在从芯片插座上插拔时应特别小心,以免损坏管脚。DIP封装结构形式有:多层陶瓷双列直插式DIP,单层陶瓷双列直插式DIP,引线框架式DIP(含玻璃陶瓷封接式,塑料包封结构式,陶瓷低熔玻璃封装式)等。 DIP封装具有以下特点: ?适合在PCB(印刷电路板)上穿孔焊接,操作方便。 ?芯片面积与封装面积之间的比值较大,故体积也较大。 ?最早的4004、8008、8086、8088等CPU都采用了DIP封装,通过其上的两排引脚 可插到主板上的插槽或焊接在主板上。 ?在内存颗粒直接插在主板上的时代,DIP 封装形式曾经十分流行。DIP还有一种派 生方式SDIP(Shrink DIP,紧缩双入线封装),它比DIP的针脚密度要高6六倍。 DIP还是拨码开关的简称,其电气特性为 ●电器寿命:每个开关在电压24VDC与电流25mA之下测试,可来回拨动2000次; ●开关不常切换的额定电流:100mA,耐压50VDC ; ●开关经常切换的额定电流:25mA,耐压24VDC ; ●接触阻抗:(a)初始值最大50mΩ;(b)测试后最大值100mΩ; ●绝缘阻抗:最小100mΩ,500VDC ; ●耐压强度:500VAC/1分钟; ●极际电容:最大5pF ; ●回路:单接点单选择:DS(S),DP(L) 。 TSOP 到了上个世纪80年代,内存第二代的封装技术TSOP出现,得到了业界广泛的认可,时至今日仍旧是内存封装的主流技术。TSOP是“Thin Small Outline Package”的缩写,意思是薄型小尺寸封装。TSOP内存是在芯片的周围做出引脚,采用SMT技术(表面安装技术)直接附着在PCB板的表面。TSOP封装外形尺寸时,寄生参数(电流大幅度变化时,引起输出电压扰动)减小,适合高频应用,操作比较方便,可靠性也比较高。同时TSOP封装具有成品率高,价格便宜等优点,因此得到了极为广泛的应用。 TSOP封装方式中,内存芯片是通过芯片引脚焊接在PCB板上的,焊点和PCB板的接触面积较小,使得芯片向PCB办传热就相对困难。而且TSOP封装方式的内存在超过150MHz 后,会产品较大的信号干扰和电磁干扰。 PQFP PQFP: (Plastic Quad Flat Package,塑料方块平面封装)一种芯片封装形式。 BGA BGA封装内存 BGA封装(Ball Grid Array Package)的I/O端子以圆形或柱状焊点按阵列形式分布在封装下面,BGA技术的优点是I/O引脚数虽然增加了,但引脚间距并没有减小反而增加了,从而提

芯片封装技术

芯片封装技术 1封装技术简介 芯片的封装技术种类实在是多种多样,诸如DIP,PQFP,TSOP,TSSOP,PGA,BGA,QFP,TQFP,QSOP,SOIC,SOJ,PLCC,WAFERS......一系列名称看上去都十分繁杂,其实,只要弄清芯片封装发展的历程也就不难理解了。芯片的封装技术已经历经好几代的变迁,技术指标一代比一代先进,包括芯片面积与封装面积之比越来越接近,适用频率越来越高,耐温性能越来越好,以及引脚数增多,引脚间距减小,重量减小,可靠性提高,使用更加方便等等,都是看得见的变化。 1.1 DIP封装 20世纪70年代时,芯片封装流行的还是双列直插封装,简称 DIP (Dual ln-line Package) 。DIP封装在当时具有适合PCB(印刷电路板)的穿孔安装,具有比TO型封装易于对PCB布线以及操作较为方便等一些特点,其封装的结构形式也很多,包括多层陶瓷双列直插式DIP,单层陶瓷双列直插式DIP,引线框架式DIP等等。但是衡量一个芯片封装技术先进与否的重要指标是芯片面积与封装面积之比,这个比值越接近1越好。比如一颗采用40根I / O引脚塑料双列直插式封装(PDIP)的芯片为例,其芯片面积/封装面积=(3 x3)/(15.24 x 50)=1:86,离l相差很远。不难看出,这种封装尺寸远比芯片大不少,说明封装效率很低,占去了很多有效安装面积。 1.1.1 介绍 DIP封装的CPU芯片有两排引脚,需要插入到具有DIP结构的芯片插座上。当然,也可以直接插在有相同焊孔数和几何排列的电路板上进行焊接。DIP封装的芯片在从芯片插座上插拔时应特别小心,以免损坏管脚。DIP封装结构形式有:多层陶瓷双列直插式DIP,单

集成电路芯片封装技术

引线键合应用范围: 低成本、高可靠、高产量等特点使得它成为芯片互连的主要工艺方法,用于下列封装:: 1、陶瓷和塑料BGA、单芯片或者多芯片 2、陶瓷和塑料(CerQuads and PQFPs) 3、芯片尺寸封装(CSPs) 4、板上芯片(COB) 硅片的磨削与研磨:硅片的磨削与研磨是利用研磨膏以及水等介质,在研磨轮的作用下进行的一种减薄工艺,在这种工艺中硅片的减薄是一种物理的过程。 硅片的应力消除:为了堆叠裸片,芯片的最终厚度必须要减少到了30μm甚至以下。用于3D互连的铜制层需要进行无金属污染的自由接触处理。应力消除加工方法,主要有以下4种。 硅片的抛光与等离子体腐蚀:研磨减薄工艺中,硅片的表面会在应力作用下产生细微的破坏,这些不完全平整的地方会大大降低硅片的机械强度,故在进行减薄以后一般需要提高硅片的抗折强度,降低外力对硅片的破坏作用。在这个过程中,一般会用到干式抛光或者等离子腐蚀。 干式抛光是指不使用水和研磨膏等介质,只使用干式抛光磨轮进行干式抛光的去除应力加工工艺。等离子腐蚀方法是指使用氟类气体的等离子对工件进行腐蚀加工的去除应 力加工工艺。 T AIKO工艺:在实际的工程应用中,TAIKO工艺也是用 于增加硅片研磨后抗应力作用机械强度的一种方法。在此 工艺中对晶片进行研削时,将保留晶片外围的边缘部分(约 3mm左右),只对圆内进行研削薄型化,通过导入这项技 术,可实现降低薄型晶片的搬运风险和减少翘曲的作用, 如图所示。 激光开槽加工:在高速电子元器件上逐步被采用的低介电常数(Low-k)膜及铜质材料,由于难以使用普通的金刚石磨轮刀片进行切割加工,所以有时无法达到电子元件厂家所要求的加工标准。为此,迪思科公司的工程师开发了可解决这种问题的加工应用技术。减少应力对硅片的破坏作用 先在切割道内切开2条细槽(开槽),然后再使用磨轮刀片在2条细槽的中间区域实施全切割加工。通过采用该项加工工艺,能够提高生产效率,减少甚至解决因崩裂、分层(薄膜剥离)等不良因素造成的加工质量问题。 DFL7160将短脉冲激光聚焦到晶片表面后进行照射。激光脉冲被Low-k膜连续吸收,当吸收到一定程度的热能后,Low-k膜会瞬间汽化。由于相互作用的原理,被汽化的物质会消耗掉晶片的热能,所以可以进行热影响极少的加工。 GaAs化合物半导体的薄型晶片切割:GaAs晶片因为材料比较脆,在切割时容易发生破裂或缺损,所以难以提高通常磨轮刀片切割的进给速度。如果利用激光全切割技术,加工进给速度可以达到磨轮刀片切割进给速度的10倍以上,从而提高生产效率。(进给速度仅为一例。实际操作时,因加工晶片的不同会有所差异。)

集成电路芯片封装技术试卷

《微电子封装技术》试卷 一、填空题(每空2分,共40分) 1.狭义的集成电路芯片封装是指利用精细加工技术及,将芯片及其它要素在框架或基板上,经过布置、粘贴及固定等形成整体立体结构的工艺。 2.通常情况下,厚膜浆料的制备开始于粉末状的物质,为了确保厚膜浆料达到规定的要求,可用颗粒、固体粉末百分比含量、三个参数来表征厚膜浆料。 3.利用厚膜技术可以制作厚膜电阻,其工艺为将玻璃颗粒与颗粒相混合,然后在足够的温度/时间下进行烧结以使两者烧结在一起。 4.芯片封装常用的材料包括金属、陶瓷、玻璃、高分子等,其中封装能提供最好的封装气密性。 5.塑料封装的成型技术包括喷射成型技术、、预成型技术。 6.常见的电路板包括硬式印制电路板、、金属夹层电路板、射出成型电路板四种类型。 7. 在元器件与电路板完成焊接后,电路板表面会存在一些污染,包括非极性/非离子污染、、离子污染、不溶解/粒状污染4大类。 8. 陶瓷封装最常用的材料是氧化铝,用于陶瓷封装的无机浆料一般在其中添加玻璃粉,其目的是调整氧化铝的介电系数、,降低烧结温度。 9. 转移铸膜为塑料封装最常使用的密封工艺技术,在实施此工艺过程中最常发生的封装缺陷是现象。 10. 芯片完成封装后要进行检测,一般情况下要进行质量和两方面的检测。 11. BGA封装的最大优点是可最大限度地节约基板上的空间,BGA可分为四种类型:塑料球栅阵列、、陶瓷圆柱栅格阵列、载带球栅阵列。 12. 为了获得最佳的共晶贴装,通常在IC芯片背面镀上一层金的薄膜或在基板的芯片承载架上先植入。 13. 常见的芯片互连技术包括载带自动键合、、倒装芯片键合三种。 14. 用于制造薄膜的技术包括蒸发、溅射、电镀、。 15. 厚膜制造工艺包括丝网印刷、干燥、烧结,厚膜浆料的组分包括可挥发性组分和不挥发性组分,其中实施厚膜浆料干燥工艺的目的是去除浆料中的绝大部分。 16. 根据封装元器件的引脚分布形态,可将封装元器件分为单边引脚、双边引脚、与底部引脚四种。 17. 载带自动键合与倒装芯片键合共同的关键技术是芯片的制作工艺,这些工艺包括蒸发/溅射、电镀、置球、化学镀、激光法、移植法、叠层制作法等。 18. 厚膜浆料必须具备的两个特性,一是用于丝网印刷的浆料为具有非牛顿流变能力的粘性流体;二是由两种不同的多组分相组成,即和载体相。 19. 烧结为陶瓷基板成型的关键步骤,在烧结过程中,最常发生的现象为生胚片的现

介绍各种芯片封装形式的特点和优点..

介绍各种芯片封装形式的特点和优点。常见的封装材料有:塑料、陶瓷、玻璃、金属等,现在基本采用塑料封装。按封装形式分:普通双列直插式,普通单列直插式,小型双列扁平,小型四列扁平,圆形金属,体积较大的厚膜电路等。 由于电视、音响、录像集成电路的用途、使用环境、生产历史等原因,使其不但在型号规格上繁杂,而且封装形式也多样。我们经常听说某某芯片采用什么什么的封装方式,比如,我们看见过的电板,存在着各种各样不同处理芯片,那么,它们又是是采用何种封装形式呢?并且这些封装形式又有什么样的技术特点以及优越性呢?那么就请看看下面的这篇文章,将为你介绍各种芯片封装形式的特点和优点。 1) 概述 常见的封装材料有:塑料、陶瓷、玻璃、金属等,现在基本采用塑料封装。 按封装形式分:普通双列直插式,普通单列直插式,小型双列扁平,小型四列扁平,圆形金属,体积较大的厚膜电路等。 按封装体积大小排列分:最大为厚膜电路,其次分别为双列直插式,单列直插式,金属封装、双列扁平、四列扁平为最小。 两引脚之间的间距分:普通标准型塑料封装,双列、单列直插式一般多为2.54±0.25 mm,其次有2mm(多见于单列直插式)、1.778±0.25mm(多见于缩型双列直插式)、1.5±0.25mm,或1.27±0.25mm(多见于单列附散热片或单列V 型)、1.27±0.25mm(多见于双列扁平封装)、1±0.15mm(多见于双列或四列扁平封装)、0.8±0.05~0.15mm(多见于四列扁平封装)、0.65±0.03mm(多见于四列扁平封装)。 双列直插式两列引脚之间的宽度分:一般有7.4~7.62mm、10.16mm、12.7mm、1 5.24mm等数种。 双列扁平封装两列之间的宽度分(包括引线长度:一般有6~6.5±mm、7.6mm、10.5~10.65mm等。 四列扁平封装40引脚以上的长×宽一般有:10×10mm(不计引线长度)、13.6×1 3.6±0.4mm(包括引线长度)、20.6×20.6±0.4mm(包括引线长度)、8.45×8.45±0.5mm(不计引线长度)、14×14±0.15mm(不计引线长度)等。 2)DIP双列直插式封装 DIP(DualIn-line Package)是指采用双列直插形式封装的集成电路芯片,绝大多数中小规模集成电路(IC)均采用这种封装形式,其引脚数一般不超过100个。采用DIP封装的CPU芯片有两排引脚,需要插入到具有DIP结构的芯片插座上。当然,也可以直接插在有相同焊孔数和几何排列的电路板上进行焊接。DIP封装的芯片在从芯片插座上插拔时应特别小心,以免损坏引脚。 DIP封装具有以下特点: 1.适合在PCB(印刷电路板)上穿孔焊接,操作方便。 2.芯片面积与封装面积之间的比值较大,故体积也较大。 Intel系列CPU中8088就采用这种封装形式,缓存(Cache)和早期的内存芯片也是这种封装形式。 3)QFP塑料方型扁平式封装和PFP塑料扁平组件式封装 QFP(Plastic Quad Flat Package)封装的芯片引脚之间距离很小,管脚很细,一般大规模或超大型集成电路都采用这种封装形式,其引脚数一般在

芯片封装技术

先进的芯片尺寸封装(CSP)技术及其发展前景 摘要:概述了芯片尺寸封装(CSP)的基本结构和分类,通过与传统封装形式进行对比,指出了 CSP技术具有的突出优点,最后举例说明了它的最新应用,并展望了其发展前景。 关键词:微电子封装技术;芯片尺寸封装;表面组装技术中图分类号:TN305.94;TN407 文献标识码:A文章编号:1003-353X(2003)12-0039-05 1 引言汽车电子装置和其他消费类电子产品的飞速发展,微电子封装技术面临着电子产品“高性价比、高可靠性、多功能、小型化及低成本”发展趋势带来的挑战和机遇。QFP(四边引脚扁平封装)、TQFP(塑料四边引脚扁平封装)作为表面安装技术(SMT)的主流封装形式一直受到业界的青睐,但当它们在0.3mm引脚间距极限下进行封装、贴装、焊接更多的I/O引脚的VLSI时遇到了难以克服的困难,尤其是在批量生产的情况下,成品率将大幅下降。因此以面阵列、球形凸点为I/O 的BGA(球栅阵列)应运而生,以它为基础继而又发展为芯片尺寸封装(Chip Scale PACKAGE,简称 CSP)技术。采用新型的CSP技术可以确保VLSI在高性能、高可靠性的前提下实现芯片的最小尺寸封装(接近裸芯片的尺寸),而相对成本却更低,因此符合电子产品小型化的发展潮流,是极具市场竞争力的高密度封装形式。 CSP技术的出现为以裸芯片安装为基础的先进封装技术的发展,如多芯片组件(MCM)、芯片直接安装(DCA),注入了新的活力,拓宽了高性能、高密度封装的研发思路。在MCM技术面临裸芯片难以储运、测试、老化筛选等问题时,CSP技术使这种高密度封装设计柳暗花明。 2 CSP 技术的特点及分类 2.1 CSP之特点 根据J-STD-012标准的定义,CSP是指封装尺寸不超过裸芯片1.2倍的一种先进的封装形式[1] 。CSP实际上是在原有芯片封装技术尤其是BGA小型化过程中形成的,有人称之为μBGA (微型球栅阵列,现在仅将它划为CSP的一种形式),因此它自然地具有BGA封装技术的许多优点。 1)封装尺寸小,可满足高密封装 CSP是目前体积最小的VLSI封装之一,引脚数(I/O数)相同的CSP封装与QFP、BGA尺寸比较情况见表1[2]。由表1可见,封装引脚数越多的CSP尺寸远比传统封装形式小,易于实现高密度封装,在IC规模不断扩大的情况下,竞争优势十分明显,因而已经引起了IC制造业界的关注。 一般地,CSP封装面积不到0.5mm节距QFP的 1/10,只有BGA的1/3~1/10[3]。在各种相同尺寸的芯片封装中,CSP可容纳的引脚数最多,适宜进行多引脚数封装,甚至可以应用在I/O数超过2000 的高性能芯片上。例如,引脚节距为0.5mm,封装尺寸为40×40的QFP,引脚数最多为304根,若要增加引脚数,只能减小引脚节距,但在传统工艺条件下,QFP 难以突破0.3mm的技术极限;与 CSP相提并论的是BGA封装,它的引脚数可达600~1000根,但值得重视的是,在引脚数相同的情况下,CSP的组装远比BGA容易。(2)电学性能优良 CSP的内部布线长度(仅为0.8~1.0mm)比QFP或BGA的布线长度短得多 [4],寄生引线电容(<0.001mΩ)、引线电阻(<0.001nH)及引线电感(<0.001pF)均很小,从而使信号传输延迟大为缩短。CSP的存取时间比QFP或BGA短1/ 5~1/6左右,同时CSP的抗噪能力强,开关噪声只有DIP(双列直插式封装)的1/2。这些主要电学性能指标已经接近裸芯片的水平,在时钟频率已超过双G的高速通信领域,LSI芯片的CSP将是十分理想的选择。 (3)测试、筛选、老化容易MCM技术是当今最高效、最先进的高密度封装之一,其技术核心是采用裸芯片安装,优点是无内部芯片封装延迟及大幅度提高了组件封装密度,因此未来市场令人乐观。但它的裸芯片测试、筛选、老化问题至今尚未解决,合格裸芯片的获得比较困难,导致成品率相当低,制造成本很高[4];而CSP则可进行全面老化、筛选、测试,并且操作、修整方便,能获得真正的KGD芯片,在目前情况下用CSP替代裸芯片安装势在必

集成电路芯片封装技术复习题

¥ 一、填空题 1、将芯片及其他要素在框架或基板上布置,粘贴固定以及连接,引出接线端子并且通过可塑性绝缘介质灌封固定的过程为狭义封装 ;在次基础之上,将封装体与装配成完整的系统或者设备,这个过程称之为广义封装。 2、芯片封装所实现的功能有传递电能;传递电路信号;提供散热途径;结构保护与支持。 3、芯片封装工艺的流程为硅片减薄与切割、芯片贴装、芯片互连、成型技术、去飞边毛刺、切筋成形、上焊锡、打码。 4、芯片贴装的主要方法有共晶粘贴法、焊接粘贴法、导电胶粘贴发、玻璃胶粘贴法。 5、金属凸点制作工艺中,多金属分层为黏着层、扩散阻挡层、表层金保护层。 6、成型技术有多种,包括了转移成型技术、喷射成型技术、预成型技术、其中最主要的是转移成型技术。 ' 7、在焊接材料中,形成焊点完成电路电气连接的物质叫做焊料;用于去除焊盘表面氧化物,提高可焊性的物质叫做助焊剂;在SMT中常用的可印刷焊接材料叫做锡膏。 8、气密性封装主要包括了金属气密性封装、陶瓷气密性封装、玻璃气密性封装。 9、薄膜工艺主要有溅射工艺、蒸发工艺、电镀工艺、

光刻工艺。 10、集成电路封装的层次分为四级分别为模块元件(Module)、电路卡工艺(Card)、主电路板(Board)、完整电子产品。 11、在芯片的减薄过程中,主要方法有磨削、研磨、干式抛光、化学机械平坦工艺、电化学腐蚀、湿法腐蚀、等离子增强化学腐蚀等。 12、芯片的互连技术可以分为打线键合技术、载带自动键合技术、倒装芯片键合技术。 ^ 13、DBG切割方法进行芯片处理时,首先进行在硅片正面切割一定深度切口再进行背面磨削。 14、膜技术包括了薄膜技术和厚膜技术,制作较厚薄膜时常采用丝网印刷和浆料干燥烧结的方法。 15、芯片的表面组装过程中,焊料的涂覆方法有点涂、 丝网印刷、钢模板印刷三种。 16、涂封技术一般包括了顺形涂封和封胶涂封。 二、名词解释 1、芯片的引线键合技术(3种) ] 是将细金属线或金属带按顺序打在芯片与引脚架或封装基板的焊垫上而形成电路互连,包括超声波键合、热压键合、热超声波键合。 2、陶瓷封装

芯片封装种类

1、BGA(ball grid array) 球形触点陈列,表面贴装型封装之一。在印刷基板的背面按陈列方式制作出球形凸点用以代替引脚,在印刷基板的正面装配LSI 芯片,然后用模压树脂或灌封方法进行密封。也称为凸点陈列载体(PAC)。引脚可超过200,是多引脚LSI 用的一种封装。封装本体也可做得比QFP(四侧引脚扁平封装)小。例如,引脚中心距为1.5mm 的360 引脚BGA 仅为 31mm 见方;而引脚中心距为0.5mm 的304 引脚QFP 为40mm 见方。而且BGA 不用担心QFP 那样的引脚变形问题。该封装是美国Motorola 公司开发的,首先在便携式电话等设备中被采用,今后在美国有可能在个人计算机中普及。最初,BGA 的引脚(凸点)中心距为1.5mm,引脚数为225。现在也有一些LSI 厂家正在开发500 引脚的BGA。BGA 的问题是回流焊后的外观检查。现在尚不清楚是否有效的外观检查方法。有的认为,由于焊接的中心距较大,连接可以看作是稳定的,只能通过功能检查来处理。美国Motorola 公司把用模压树脂密封的封装称为OMPAC,而把灌封方法密封的封装称为GPAC(见OMPAC 和GPAC)。 2、BQFP(quad flat package with bumper) 带缓冲垫的四侧引脚扁平封装。QFP 封装之一,在封装本体的四个角设置突起(缓冲垫) 以防止在运送过程中引脚发生弯曲变形。美国半导体厂家主要在微处理器和ASIC 等电路中采用此封装。引脚中心距0.635mm,引脚数从84 到196 左右(见QFP)。 3、碰焊PGA(butt joint pin grid array) 表面贴装型PGA 的别称(见表面贴装型PGA)。 4、C-(ceramic) 表示陶瓷封装的记号。例如,CDIP 表示的是陶瓷DIP。是在实际中经常使用的记号。 5、Cerdip 用玻璃密封的陶瓷双列直插式封装,用于ECL RAM,DSP(数字信号处理器)等电路。带有玻璃窗口的Cerdip 用于紫外线擦除型EPROM 以及内部带有EPROM 的微机电路等。引脚中心距2.54mm,引脚数从8 到42。在日本,此封装表示为DIP-G(G 即玻璃密封的意思)。 6、Cerquad 表面贴装型封装之一,即用下密封的陶瓷QFP,用于封装DSP 等的逻辑LSI 电路。带有窗口的Cerquad 用于封装EPROM 电路。散热性比塑料QFP 好,在自然空冷条件下可容许1. 5~2W 的功率。但封装成本比塑料QFP 高3~5 倍。引脚中心距有1.27mm、0.8mm、0.65mm、0.5mm、0.4mm 等多种规格。引脚数从32 到368。 7、CLCC(ceramic leaded chip carrier) 带引脚的陶瓷芯片载体,表面贴装型封装之一,引脚从封装的四个侧面引出,呈丁字形。带有窗口的用于封装紫外线擦除型EPROM 以及带有EPROM 的微机电路等。此封装也称为QFJ、QFJ-G(见QFJ)。 8、COB(chip on board) 板上芯片封装,是裸芯片贴装技术之一,半导体芯片交接贴装在印刷线路板上,芯片与基板的电气连接用引线缝合方法实现,芯片与基板的电气连接用引线缝合方法实现,并用树脂覆盖以确保可靠性。虽然COB 是最简单的裸芯片贴装技术,但它的封装密度远不如TAB 和倒片焊技术。 9、DFP(dual flat package) 双侧引脚扁平封装。是SOP 的别称(见SOP)。以前曾有此称法,现在已基本上不用。10、DIC(dual in-line ceramic package) 陶瓷DIP(含玻璃密封)的别称(见DIP). 11、DIL(dual in-line)

先进封装技术发展趋势

先进封装技术发展趋势 2009-09-27 | 编辑: | 【大中小】【打印】【关闭】 作者:Mahadevan Iyer, Texas Instruments, Dallas 随着电子产品在个人、医疗、家庭、汽车、环境和安防系统等领域得到应用,同时在日常生活中更加普及,对新型封装技术和封装材料的需求变得愈加迫切。 电子产品继续在个人、医疗、家庭、汽车、环境和安防系统等领域得到新的应用。为获得推动产业向前发展的创新型封装解决方案(图1),在封装协同设计、低成本材料和高可靠性互连技术方面的进步至关重要。 图1. 封装技术的发展趋势也折射出应用和终端设备的变化。 在众多必需解决的封装挑战中,需要强大的协同设计工具的持续进步,这样可以缩短开发周期并增强性能和可靠性。节距的不断缩短,在单芯片和多芯片组件中三维封装互连的使用,以及将集成电路与传感器、能量收集和生物医学器件集成的需求,要求封装材料具有低成本并

易于加工。为支持晶圆级凸点加工,并可使用节距低于60μm凸点的低成本晶圆级芯片尺寸封装(WCSP),还需要突破一些技术挑战。最后,面对汽车、便携式手持设备、消费和医疗电子等领域中快速发展的MEMS器件带来的特殊封装挑战,我们也要有所准备。 封装设计和建模 建模设计工具已经在电子系统开发中得到长期的使用,这包括用于预测基本性能,以保证性能的电学和热学模型。借助热机械建模,可以验证是否满足制造可行性和可靠性的要求。分析的目标是获得第一次试制时就达到预期性能的设计。随着电子系统复杂性的增加以及设计周期的缩短,更多的注意力聚焦于如何将建模分析转换到设计工程开始时使用的协同设计工具之中,优化芯片的版图和架构并进行必要的拆分,以最低成本的付出获得最高的性能。 为实现全面的协同设计,需要突破现今商业化建模工具中存在的一些限制。目前的工具从CAD数据库获得输入,通常需要进行繁杂的操作来构建用于物理特性计算的网格。不同的工具使用不同IP的特定方法来划分网格,因而对于每种工具需要独立进行网格的重新划分。重复的网格划分会浪费宝贵的设计时间,也会增加建模成本。网格重新划分也限制了在这三种约束下进行多个参数折中分析的可行性。

芯片封装工艺及设备

《微电子封装技术》复习提纲 第一章绪论 ●微电子封装技术的发展特点是什么?发展趋势怎样?(P8、P9) 特点:微电子封装向高密度和高I/O引脚数发展,引脚由四边引出向面阵排列发展微电子封装向表面安装式封装(SMP)发展,以适合表面安装技术(SMT) 从陶瓷封装向塑料封装发展 从注重发展IC芯片向先发展后道封装再发展芯片转移 发展趋势:微电子封装具有的I/O引脚数更多 微电子封装应具有更高的电性能和热性能 微电子封装将更轻,更薄,更小 微电子封装将便于安装、使用和返修 微电子安装的可靠性会更高 微电子封装的性能价格比会更高,而成本却更低,达到物美价廉 ●微电子封装可以分为哪三个层次(级别)?并简单说明其内容。(P7) 用封装外壳将芯片封装成单芯片组件和多芯片组件的一级封装,将一级封装和其他元器件一同组装到印刷电路板上的二级封装以及再将二级封装插装到母版上的三级封装硅圆片和芯片虽然不作为一个封装层次,但却是微电子封装的出发点和核心。在IC芯片与各级封装之间,必须通过互连技术将IC芯片焊区与各级封装的焊区连接起来形成功能,也有的将这种芯片互连级称为芯片的零级封装 ●微电子封装有哪些功能?(P19) 电源分配、信号分配、散热通道、机械支撑、环境保护 ●芯片粘接方法分为哪几类?粘接的介质有何不同(成分)?(P12) Au-Si合金共熔法(共晶型) Pb-Sn合金片焊接法(点锡型) 导电胶粘接法(点浆型);环氧树脂 有机树脂基粘接法(点胶型);高分子化合物 ●简述共晶型芯片固晶机(粘片机)主要组成部分及其功能。 1 机械传动系统 2 运动控制系统 3 图像识别(PR)系统 4 气动/真空系统 5 温控系统 机械系统 ?目标:芯片+框架 ?组成部分: ? 1 框架供送部分进料(框架分离)、送料、出料 ? 2 芯片供送部分 ?目标:

一文告诉你最全的芯片封装技术

一文告诉你最全的芯片封装技术 获得一颗IC芯片要经过从设计到制造漫长的流程,然而一颗芯片相当小且薄,如果不在外施加保护,会被轻易的刮伤损坏。此外,因为芯片的尺寸微小,如果不用一个较大尺寸的外壳,将不易以人工安置在电路板上。而这个时候封装技术就派上用场了,本文接下来介绍了28种芯片封装技术。1. BGA|ball grid arraye 也称CPAC(globe top pad array carrier)。球形触点陈列,表面贴装型封装之一。在印刷基板的背面按陈列方式制作出球形凸点用以代替引脚,在印刷基板的正面装配LSI 芯片,然后用模压树脂或灌封方法进行密封。也称为凸点陈列载体(PAC)。引脚可超过200,是多引脚LSI用的一种封装。封装本体也可做得比QFP(四侧引脚扁平封装)小。例如,引脚中心距为1.5mm的360引脚BGA仅为31mm见方;而引脚中心距为0.5mm的304 引脚QFP 为40mm 见方。而且BGA不用担心QFP 那样的引脚变形问题。 该封装是美国Motorola 公司开发的,首先在便携式电话等设备中被采用,随后在个人计算机中普及。最初,BGA 的引脚(凸点)中心距为1.5mm,引脚数为225。现在也有一些LSI 厂家正在开发500 引脚的BGA。BGA 的问题是回流焊后的外观检查。美国Motorola公司把用模压树脂密封的封装称为MPAC,而把灌封方法密封的封装称为GPAC。 2.C-(ceramic) C-(ceramic)表示陶瓷封装的记号。例如,CDIP 表示的是陶瓷DIP。是在实际中经常使用的记号。 3.COB (chip on board) 板上芯片封装,是裸芯片贴装技术之一,半导体芯片交接贴装在印刷线路板上,芯片与基板的电气连接用引线缝合方法实现,并用树脂覆盖以确保可靠性。虽然COB 是最简单的裸芯片贴装技术,但它的封装密度远不如TAB和倒片焊技术。

《集成电路芯片封装技术》考试题

得分评分人《集成电路封装与测试技术》考试试卷 一、填空题(每空格1分共18分) 1、封装工艺属于集成电路制造工艺的工序。 2、按照器件与电路板互连方式,封装可分为引脚插入型(PTH)和两大类。 3、芯片封装所使用的材料有许多,其中金属主要为材料。 4、技术的出现解决了芯片小而封装大的矛盾。 5、在芯片贴装工艺中要求:己切割下来的芯片要贴装到引脚架的中间焊盘上,焊盘的尺寸要与芯片大小要。 6、在倒装焊接后的芯片下填充,由于毛细管虹吸作用,填料被吸入,并向芯片-基板的中心流动。一个12,7mm见方的芯片,分钟可完全充满缝隙,用料大约0,031mL。 7、用溶剂来去飞边毛刺通常只适用于的毛刺。 8、如果厚膜浆料的有效物质是一种绝缘材料,则烧结后的膜是一种介电体,通常可用于制作。 9、能级之间电位差越大,噪声越。 10、薄膜电路的顶层材料一般是。 11、薄膜混合电路中优选作为导体材料。 12、薄膜工艺比厚膜工艺成本。 13、导电胶是与高分子聚合物(环氧树脂)的混合物。 14、绿色和平组织的使命是:。 15、当锡铅合金中铅含量达到某一值时,铅含量的增加或锡含量的增加均会使焊料合金熔点。 16、印制电路板为当今电子封装最普遍使用的组装基板,它通常被归类于层次的电子封装技术 17、印制电路板通常以而制成。 18、IC芯片完成与印制电路板的模块封装后,除了焊接点、指状结合点、开关等位置外,为了使成品表面不会受到外来环境因素,通常要在表面进行处理。 二、选择题(每题2分共22分) 1、TAB技术中使用()线而不使用线,从而改善器件的热耗散性能。 A、铝 B、铜 C、金 D、银 2、陶瓷封装基板的主要成分有() A、金属 B、陶瓷 C、玻璃 D、高分子塑料 3、“塑料封装与陶瓷封装技术均可以制成双边排列(DIP)封装,前者适合于高可 靠性的元器件制作,后者适合于低成本元器件大量生产”,这句话说法是()。 A、正确 B、错误 4、在芯片切割工序中,()方法不仅能去除硅片背面研磨损伤,而且能 除去芯片引起的微裂和凹槽,大大增强了芯片的抗碎裂能力。 A、DBT法 B、DBG法 5、玻璃胶粘贴法比导电胶的贴贴法的粘贴温度要()。 A、低 B、高 6、打线键合适用引脚数为() A、3-257 B、12-600 C、6-16000 7、最为常用的封装方式是() A、塑料封装 B、金属封装 C、陶瓷封装 8、插孔式PTH(plated through-hole 镀金属通孔)封装型元器件通常采用 ()方法进行装配。 A、波峰焊 B、回流焊 9、相同成分和电压应力下,长电阻较之短电阻电位漂移要() A、小 B、大 10、金属的电阻噪比半导体材料电子噪声()。 A、高 B、低 11、()技术适合于高密度和高频率环境 A、厚膜技术 B、薄膜技术

集成电路芯片封装技术

题型填空20题40分简答7题35分论述2题25分 第一章集成电路芯片封装技术 1.集成电路的工艺流程:设计-单晶材料-芯片制造-封装-检测 2..集成电路芯片狭义封装是指利用(膜技术)及(微细加工技术),将芯片及其他要素在框架或基板上布置、粘贴固定及连接,引出接线端子并通过可塑性绝缘介质灌封固定,构成整体结构的工艺。 3.芯片封装所实现的功能:①传递电能,②传递电路信号,③提供散热途径,④结构保护与支持。 4.在选择具体的封装形式时主要考虑四种主要设计参数:性能,尺寸,重量,可靠性和成本目标。 5.集成电路封装的层次分为四级分别为模块元件(Module)、电路卡工艺(Card)、主电路板(Board)、完整电子产品。 封装工程的技术的技术层次?第一层次,又称为芯片层次的封装,是指把集成电路芯片与封装基板或引脚架之间的粘贴固定、电路连线与封装保护的工艺,使之成为易于取放输送,并可与下一层次的组装进行连接的模块元件。第二层次,将数个第一层次完成的封装与其他电子元器件组成一个电子卡的工艺。第三层次,将数个第二层次完成的封装组成的电路卡组合成在一个主电路版上使之成为一个部件或子系统的工艺。第四层次,将数个子系统组装成为一个完整电子产品的工艺过程。 6.封装的分类,按照封装中组合集成电路芯片的数目,芯片封装可分为:单芯片封装与多芯片封装两大类,按照密封的材料区分,可分为高分子材料和陶瓷为主的种类,按照器件与电路板互连方式,封装可区分为引脚插入型和表面贴装型两大类。依据引脚分布形态区分,封装元器件有单边引脚,双边引脚,四边引脚,底部引脚四种。 7.芯片封装所使用的材料有金属陶瓷玻璃高分子材料 8.集成电路的发展方向主要表现在以下几个方面?1芯片尺寸变得越来越大2工作频率越来越高3发热量日趋增大4引脚越来越多 对封装的要求,1小型化2适应高发热3集成度提高,同时适应大芯片要求4高密度化5适应多引脚6适应高温环境7适应高可靠性(在书12-13页,论述题要适当扩充) 第二章封装工艺流程 1.封装工艺流程一般可以分为两个部分,成型技术之前的工艺步骤称为前段操作,在成型之后的工艺步骤称为后段操作,前后段操作的区分标准在于对环境洁净度的要求不同 2.芯片封装技术的基本工艺流程硅片减薄硅片切割芯片贴装,芯片互联成型技术去飞边毛刺切筋成型上焊锡打码等工序 3.先划片后减薄:在背面磨削之前将硅片正面切割出一定深度的切口,然后再进行背面磨削。 4.减薄划片:在减薄之前,先用机械或化学的方式切割处切口,然后用磨削方法减薄到一定厚度之后采用ADPE腐蚀技术去除掉剩余加工量实现裸芯片的自动分离。 5.芯片贴装的方式四种:共晶粘贴法,焊接粘贴法,导电胶粘贴法,和玻璃胶粘贴法。 6. 芯片互连:将芯片焊区与电子封装外壳的I/O或基板上的金属布线焊区相连

相关文档
最新文档