图解半导体制程概论1
图解半导体制程概论（1）
第一章半导体导论
█半导体的物理特性及电气特性
【半导体】具有处于如铜或铁等容易导电的【导体】、与如橡胶或玻璃等不导电的【绝缘体】中间的电阻系数、该电阻比会受到下列的因素而变化。如：
杂质的添加·温度
光的照射·原子结合的缺陷
█半导体的材料
硅(Si)与锗(Ge)为众所周知的半导体材料.这些无素属于元素周期素中的第IV族,其最外壳(最外层的轨道)具有四个电子.半导体除以硅与锗的单一元素构成之处,也广泛使用两种以上之元素的化合物半导体.
●硅、锗半导体
（Si、Ge Semiconductor)
单结晶的硅、其各个原子与所邻接的原子共价电子（共有结合、共有化）且排列得井井有条。利用如此的单结晶，就可产生微观性的量子力学效果，而构成半导体器件。
●化合物半导体
(Compound Semiconductor)
除硅（Si)之外，第III族与第V族的元素化合物，或者与第IV族元素组成的化合物也可用于半导体
材料。
例如，GaAs（砷化镓）、Gap（磷化砷）、AlGaAs（砷化镓铝）、GaN（氮化镓）SiC（碳化硅）SiGe（锗化硅）等均是由2个以上元素所构成的半导体。
█本征半导体与自由电子及空穴
我们将第IV族（最外层轨道有四个电子）的元素（Si、Ge等），以及和第IV族等价的化合物（GaAs、GaN等），且掺杂极少杂质的半导体的结晶，称之为本征半导体（intrinsic semiconductor）。
●本征半导体（intrinsic semiconductor）
当温度十分低的时候，在其原子的最外侧的轨道上的电子（束缚电子（bound electrons）用于结合所邻接的原子，因此在本征半导体内几乎没有自由载子，所以本征半导体具有高电阻比。
●自由电子（free electrons）
束缚电子若以热或光加以激发时就成为自由电子，其可在结晶内自由移动。
●空穴（hole）
在束缚电子成为自由电子后而缺少电子的地方，就有电子从邻接的Si原子移动过来，同时在邻接的Si原子新发生缺少电子的地方，就会有电子从其所邻接的Si原子移动过来。在这种情况下，其与自由电子相异，即以逐次移动在一个邻接原子间。缺少电子地方的移动，刚好同肯有正电荷的粒子以反方向作移动
的动作，并且产生具有正电荷载子（空穴）的效力。
█ 添加掺杂物质的逆流地导体与电子及空穴
将第V族的元素（最外层的轨道有五个电子）添加在第IV族的元素的结晶，即会形成1个自由电子
且成为N型半导体。
将第Ⅲ族的元素（最外层的轨道有三个电子）添加在第IV族的元素的结晶，即会产生缺少一个电子
的地方且成为P型半导体。
●N型半导体（N type Semiconductor）
N型半导体中，自由电子电成为电流的主流（多数载了），并将产生自由电子的原子，称为“施体（donor）“。施体将带正电而成为固定电荷。不过也会存在极少的空穴（少数载子）。
作为N型掺杂物质使用的元素有：P 磷；As 砷；sb 锑
●P型半导体（P type Semiconductor）
在P型半导体中，空穴成为电流的主流（多数载子），并将产生空穴的原子，称为“受体（acceptor）”。
受体将带负电而成为固定电荷。不过也会存在极少的自由电子（少数载子）。
作为P型掺杂物质使用的元素有：B 硼；in 锌
█漂移电流及扩散电流
流动于半导体体中的电流有两种：漂移电流与扩散电流。MOS型半导体中漂移电流起着很重要的作用，而双极型半导体中扩散电流的作用很重要。
●漂移电流（drift current）
与电阻体（哭）相同，由于外加电压所产生的电场，因电子和空穴的电性相吸引而流动所产生的电流。场效应管（FET）内流动的电流称为漂移电流。
●扩散电流（diffusion current）
将P型半导体与N型半导体接合且加电压。如电子从N型半导体注入到P型半导体，而空穴从P型半导体注入到N型半导体，即电子和空穴因热运动而平均地从密度浓密的注入处移动到密度稀薄的地方。以这样的结构所流动的电流称为扩散电流。在双极性（双载子）晶体管或PN接合二极管，扩散电流为主体。
█ PN接合和势垒
在接合前，由于P型半导体存在与受体（负离子化原子）同数的空穴，而N型半导体存在与施体（正离子化原子）同数的电子，并在电性上成为电中性。将这样的P型半导体和N型半导体接合就会产生势垒。
●接合前为中性状态
接合前，在P型半导体存在着与受体（负离子化原子）同数的空穴，而N型半导体即存在着与施体（正离子化原子）同数的电子，并在电性上成为电中性。
●空乏层与势垒（depletion layer＆potential barrier）
将P型与N型半导体接合时，由于P型与N型范围的空穴及电子就相互开始向对方散。因此在接合处附近，电子和空穴再接合后就仅剩下不能移动的受体与施体。该层称为“空乏层”。由于该空乏层会在
PN接合部会产生能差，故将该能差称为“势垒”。
█ PN接合面的电压及电流特性
如外加电压到PN接合处，使电流按照外加电压的方向（正负极）流通或不流通。这是二极管基本特
性。
●外加正相电压到PN接合面
从外部在减弱扩散电位的方向（正极在P型而负极在N型）外加电压时，PN接合面的势垒就被破坏了，空穴流从P型半导体注入N型半导体，电子流则从N型半导体注入P型半导体，而扩散电流得以
继续流动。电流流动的方向就称为“正向”。
● 外加反向电压到PN接合面
另一方面，从外部所外加的电压的极性与上述相反（负极为P型而正极为N型），在接合面使势垒变成需要再加上外部电位VR，其结果使空乏层的宽度更扩大。在这种情况下，反向电流几乎不会流通，我
们将这个方向称为[反向]（inverse）
█MOS(金属氧化物半导体)结构
在M（金属）-O（氧化物）-S（半导体）的三明治型结构的半导体与金属电极间外加电压，就能使
氧化层下的半导体表面的极性加以反转。
●给MOS三明治型结构上外加电压
在MOS三明治型结构上，金属电极相对于P型半导体的情况下，外加正电压，对N型半导体外加负电压，就会形成与PN接合面相同的现象，也就是最初在氧化膜下会产生空乏层（depletion layer）。
●反转层（reversion layer）
针对投送化膜下为P型半导体的情况，如果再提高电压，就会累积电子，若是N型半导体则会累积空穴，我们称此层为“反转层”。MOS型场效应管就是利用这个层，作为一个切换开关。这是因为改变外加
电压，就可使此电路产生切换的转换（开关）功用。
█掺杂物质的选择性扩散
如果用不纯物的原子置换结晶中的硅（4价）原子的一部分，即能制造P型（3价的掺杂元素：注入硼等），或者N型（5价的掺杂元素：注入磷等）半导体。
注入掺杂有以下方法：
1、热扩散法（Thermal Diffusion Method）
使用气体或固体作为杂质扩散源，并将单结晶基板（晶圆）放入扩散炉中加热（约1000℃），杂质就因扩散而掺入到硅结晶中。P型掺杂物使用硼，而N型掺杂物为磷、砷等。单结晶中的掺杂物浓度或浓度分布可由增减温度、时间、气体流量来加以控制。
2、离子注入法（Ion-injection Method）
将气体状的不纯物加以离子化，且用质量分析器将所注入的元素加以分离，并用电场作加速而打入半导体基板。若使用该注入方法，就能将不纯物浓度做精密控制，注入到目标位置和深度。但如果单是注入不纯物，仍无法显现P型、N型的性质，还必须有后续烧钝（退火）来将晶格中的硅原子加以置换为掺杂物原子的过程。通过扩散来改变半导体的极性时，必须将浓度提升为比原来素材的不纯物浓度高，而且应使不纯物扩散。在扩散工程中只能操作增加浓度的方向。
3、气相成长法（epitaxial growth method）
这种方法如同在结晶基板接枝那样，使结晶成长的气相成长法（vaporphase growth method）。将晶圆在反应容器内加温至高温（约1200℃）并将掺杂物气体与硅烷气体（SiH4）、氢混合，流通适量，就能在结昌基板上长成具有目的性极性和不纯物浓度的单结晶，且能做成比基板不纯物浓度更低的层或极性
相反的层。
半导体全制程介绍
《晶圆处理制程介绍》 基本晶圆处理步骤通常是晶圆先经过适当的清洗（Cleaning）之后，送到热炉管 （Furnace）内，在含氧的环境中，以加热氧化（Oxidation）的方式在晶圆的表面 形成一层厚约数百个的二氧化硅层，紧接着厚约1000到2000的氮化硅层 将以化学气相沈积Chemical Vapor Deposition；CVP）的方式沈积（Deposition）在刚刚长成的二氧化硅上，然后整个晶圆将进行微影（Lithography）的制程，先在 晶圆上上一层光阻（Photoresist），再将光罩上的图案移转到光阻上面。接着利用蚀刻（Etching）技术，将部份未被光阻保护的氮化硅层加以除去，留下的就是所需要的线路图部份。接着以磷为离子源（Ion Source），对整片晶圆进行磷原子的植入（Ion Implantation），然后再把光阻剂去除（Photoresist Scrip）。制程进行至此，我们已将构成集成电路所需的晶体管及部份的字符线（Word Lines），依光罩所提供的设计图案，依次的在晶圆上建立完成，接着进行金属化制程（Metallization），制作金属导线，以便将各个晶体管与组件加以连接，而在每一道步骤加工完后都必须进行一些电性、或是物理特性量测，以检验加工结果是否在规格内（Inspection and Measurement）；如此重复步骤制作第一层、第二层．．．的电路部份，以在硅晶圆上制造晶体管等其它电子组件；最后所加工完成的产品会被送到电性测试区作电性量测。 根据上述制程之需要，FAB厂内通常可分为四大区： 1）黄光本区的作用在于利用照相显微缩小的技术，定义出每一层次所需要的电路图，因为采用感光剂易曝光，得在黄色灯光照明区域内工作，所以叫做「黄光区」。 2）蚀刻经过黄光定义出我们所需要的电路图，把不要的部份去除掉，此去除的步骤就> 称之为蚀刻，因为它好像雕刻，一刀一刀的削去不必要不必要的木屑，完成作品，期间又利用酸液来腐蚀的，所 以叫做「蚀刻区」。 3）扩散本区的制造过程都在高温中进行，又称为「高温区」，利用高温给予物质能量而产生运动，因为本区的机台大都为一根根的炉管，所以也有人称为「炉管区」，每一根炉管都有不同的作用。 4）真空
半导体封装制程简介
（Die Saw） 晶片切割之目的乃是要將前製程加工完成的晶圓上一顆顆之芯片（Die）切割分離。首先要在晶圓背面貼上蓝膜（blue tape）並置於鋼 製的圆环上，此一動作叫晶圓粘片（wafer mount），如圖一，而後再 送至晶片切割機上進行切割。切割完後，一顆顆之芯片井然有序的排 列在膠帶上，如圖二、三，同時由於框架之支撐可避免蓝膜皺摺而使 芯片互相碰撞，而圆环撐住膠帶以便於搬運。 圖一 圖二
（Die Bond） 粘晶（装片）的目的乃是將一顆顆分離的芯片放置在导线框架（lead frame）上並用銀浆（epoxy ）粘着固定。引线框架是提供芯片一個粘着的位置+ （芯片座die pad），並預設有可延伸ＩＣ芯片電路的延伸腳（分為內 引腳及外引腳inner lead/outer lead）一個引线框架上依不同的設計可以有 數個芯片座，這數個芯片座通常排成一列，亦有成矩陣式的多列排法 。引线框架經傳輸至定位後，首先要在芯片座預定粘着芯片的位置上点
上銀浆（此一動作稱為点浆），然後移至下一位置將芯片置放其上。 而經過切割的晶圓上的芯片則由焊臂一顆一顆地置放在已点浆的晶 粒座上。装片完後的引线框架再由传输设备送至料盒（magazine） 。装片后的成品如圖所示。 引线框架装片成品 胶的烧结 烧结的目的是让芯片与引线框晶粒座很好的结合固定，胶可分为银浆（导电胶）和绝缘胶两种，根据不同芯片的性能要求使用不同的胶，通常导电胶在200度烤箱烘烤两小时；绝缘胶在150度烤箱烘烤两个半小时。 （Wire Bond） 焊线的目的是將芯片上的焊点以极细的金或铜线（18~50um）連接到引线框架上的內引腳，藉而將ＩＣ芯片的電路訊號傳輸到外界。當
半导体制程及摩尔定律
神秘的处理器制程工艺 摩尔定律指导集成电路(IC，Integrated Circuit)工业飞速发展到今天已经40多年了。在进入21世纪的第8个年头，各类45nm芯片开始批量问世，标志着集成电路工业终于迈入了低于50nm的纳米级阶段。而为了使45nm工艺按时“顺产”，保证摩尔定律继续发挥作用，半导体工程师们做了无数艰辛的研究和改进—这也催生了很多全新的工艺特点，像大家耳熟能详的High-K、沉浸式光刻等等。按照业界的看法，45nm工艺的特点及其工艺完全不同于以往的90nm、65nm，反而很多应用在45nm制程工艺上的新技术，在今后可能贯穿到32nm甚至22nm阶段。今天就让我们通过一个个案例，来探索一下将伴随我们未来5年的技术吧。 你能准确说出45nm是什么宽度吗？ 得益于厂商与媒体的积极宣传，就算非科班出身，不是电脑爱好者的大叔们也能知道45nm比65nm更加先进。但如果要细问45nm是什么的长度，估计很多人都难以给出一个准确的答案。而要理解这个问题，就要从超大规模集成电路中最基本的单元 —MOS(Metal Oxide Semiconductor金属氧化物半导体)晶体管说起。 我们用半导体制作MOS管就是利用其特殊的导电能力来传递0或者1的数字信号。在栅极不通电的情况下，源区的信号很难穿过不导电的衬底到达漏区，即表示电路关闭(数字信号0)；如果在栅极和衬底间加上电压，那么衬底中的电荷就会在异性相吸的作用下在绝缘氧化层下大量聚集，形成一条细窄的导电区，使得源区和漏区导通，那么电流就可以顺利从源区传递到漏区了(信号1)。这便是MOS最基本的工作原理。
在一块高纯硅晶圆上(在工艺中称为“P型半导体衬底”)通过离子扩散的方法制作出两个N型半导体的阱——通俗地讲P型是指带正电的粒子较多，N型则是带负电的粒子比较多。再通过沉积、光刻、氧化、抛光等工艺制造成如图中所示的MOS管，两个阱的上方分别对应源区(source)和漏区(drain)，中间的栅区(gate)和下方的衬底中间用一层氧化绝缘层隔开。我们通常说的90nm或者45nm工艺，就是指的栅极下方两个阱之间的长度，称之为导电沟道长度。 上图中给我们勾勒出来的是一个NMOS，当栅极接正向电压时，NMOS会导通。事实上还存在另外一种PMOS，其性质完全相反，当栅极接负电时，通过在绝缘区下方聚集正电荷来导通。 在实践中，工程人员很快就发现了单个MOS管在作为逻辑电路导通时，会有源源不断的电流通过，这使得MOS管功率居高不下。而事实上我们只需要传递信号就行了，无论是用电流，又或者是用电压方式，而不需要MOS管有较高的功耗。为了降低MOS管的工作功耗，可科学家们又开发了CMOS (Complementary Metal-Oxide Semiconductor 互补金属氧化物半导)电路。 CMOS的电路结构
半导体制造基本概念
半导体制造基本概念 晶圆（Wafer） 晶圆（Wafer）的生产由砂即（二氧化硅）开始，经由电弧炉的提炼还原成冶炼级的硅，再经由盐酸氯化，产生三氯化硅，经蒸馏纯化后，透过慢速分解过程，制成棒状或粒状的「多晶硅」。一般晶圆制造厂，将多晶硅融解后，再利用硅晶种慢慢拉出单晶硅晶棒。一支85公分长，重76.6公斤的8?? 硅晶棒，约需2天半时间长成。经研磨、??光、切片后，即成半导体之原料晶圆片。 光学显影 光学显影是在光阻上经过曝光和显影的程序，把光罩上的图形转换到光阻 下面的薄膜层或硅晶上。光学显影主要包含了光阻涂布、烘烤、光罩对准、曝光和显影等程序。小尺寸之显像分辨率，更在IC 制程的进步上，扮演着最关键的角色。由于光学上的需要，此段制程之照明采用偏黄色的可见光。因此俗称此区为黄光区。 干式蚀刻技术 在半导体的制程中，蚀刻被用来将某种材质自晶圆表面上移除。干式蚀刻（又称为电浆蚀刻）是目前最常用的蚀刻方式，其以气体作为主要的蚀刻媒介，并藉由电浆能量来驱动反应。 电浆对蚀刻制程有物理性与化学性两方面的影响。首先，电浆会将蚀刻气体分子分解，产生能够快速蚀去材料的高活性分子。此外，电浆也会把这些化学成份离子化，使其带有电荷。 晶圆系置于带负电的阴极之上，因此当带正电荷的离子被阴极吸引并加速向阴极方向前进时，会以垂直角度撞击到晶圆表面。芯片制造商即是运用此特性来获得绝佳的垂直蚀刻，而后者也是干式蚀刻的重要角色。 基本上，随着所欲去除的材质与所使用的蚀刻化学物质之不同，蚀刻由下列两种模式单独或混会进行：
1. 电浆内部所产生的活性反应离子与自由基在撞击晶圆表面后，将与某特定成份之表面材质起化学反应而使之气化。如此即可将表面材质移出晶圆表面，并透过抽气动作将其排出。 2. 电浆离子可因加速而具有足够的动能来扯断薄膜的化学键，进而将晶圆表面材质分子一个个的打击或溅击（sputtering）出来。 化学气相沉积技术 化学气相沉积是制造微电子组件时，被用来沉积出某种薄膜(film)的技术，所沉积出的薄膜可能是介电材料(绝缘体)(dielectrics)、导体、或半导体。在进行化学气相沉积制程时，包含有被沉积材料之原子的气体，会被导入受到严密控制的制程反应室内。当这些原子在受热的昌圆表面上起化学反应时，会在晶圆表面产生一层固态薄膜。而此一化学反应通常必须使用单一或多种能量源(例如热能或无线电频率功率)。 CVD制程产生的薄膜厚度从低于0.5微米到数微米都有，不过最重要的是其厚度都必须足够均匀。较为常见的CVD薄膜包括有： ■二气化硅（通常直接称为氧化层） ■氮化硅 ■多晶硅 ■耐火金属与这类金属之其硅化物 可作为半导体组件绝缘体的二氧化硅薄膜与电浆氮化物介电层（plasmas nitride dielectrics）是目前CVD技术最广泛的应用。这类薄膜材料可以在芯片内部构成三种主要的介质薄膜：内层介电层（ILD）、内金属介电层（IMD）、以及保护层。此外、金层化学气相沉积（包括钨、铝、氮化钛、以及其它金属等）也是一种热门的CVD应用。 物理气相沉积技术 如其名称所示，物理气相沉积（Physical Vapor Deposition）主要是一种物理制程而非化学制程。此技术一般使用氩等钝气，藉由在高真空中将氩离子加速以撞击溅镀靶材后，可将靶材原子一个个溅击出来，并使被溅击出来的材质（通常为铝、钛或其合金）如雪片般沉积在晶圆表面。制程反应室内部的高温与高真空环境，可使这些金属原子结成晶粒，再透过微影图案化（patterned）与蚀刻，来得到半导体组件所要的导电电路。 解离金属电浆（IMP）物理气相沉积技术
半导体概论
半导体生产流程 所谓的半导体，是指在某些情况下，能够导通电流，而在某些条件下，又具有绝缘体 效用的物质；而至于所谓的IC，则是指在一半导体基板上，利用氧化、刻蚀、扩散等 方法，将众多电子电路组成各式二极管、晶体管等电子组件，作在一微小面积上，以 完成某一特定逻辑功能（例如：AND、OR、NAND等），进而达成预先设定好的电路 功能。自1947年12月23日第一个晶体管在美国的贝尔实验室(Bell Lab)被发明出来，结束了真空管的时代，到1958年TI开发出全球第一颗IC成功，又意谓宣告晶体管的时代结束，IC的时代正式开始。从此开始各式IC不断被开发出来，集成度也不断提升。从小型集成电路（SSI），每颗IC包含10颗晶体管的时代；一路发展MSI、LSI、VLSI、ULSI；MSI（Middle-scale integration）中等规模集成电路；LSI（Large-scale integration）大规模集成电路；VLSI（Very-Large-scale integration）甚大规模集成电路；ULSI（Ultra-Large-scale integration）超大规模集成电路再到今天，短短50年时间，包含千万个以上晶体管的集成电路已经被大量生产，并应用到我们的生活的各领 域中来，为我们的生活带来飞速的发展。不能想象离开半导体产业我们的生活将会怎样，半导体技术的发展状况已成为一个国家的技术状况的重要指针，电子技术也成为 一个国家提高国防能力的重要途径。 半导产品类别 目前的半导体产品可分为集成电路、分离式组件、光电半导体等三种。 A.集成电路(IC)，是将一电路设计，包括线路及电子组件，做在一片硅芯片上，使其 具有处理信息的功能，有体积小、处理信息功能强的特性。依功能可将IC分为四类产品：内存IC、微组件、逻辑IC、模拟IC。 B.分离式半导体组件，指一般电路设计中与半导体有关的组件。 常见的分离式半导体组件有晶体管、二极管、闸流体等。 C.光电式半导体，指利用半导体中电子与光子的转换效应所设计出之材料与组件。 主要产品包括发光组件、受光组件、复合组件和光伏特组件等。 1.IC产品介绍 IC产品可分为四个种类，这些产品可细分为许多子产品， 分述如下： 内存IC：顾名思义，内存IC是用来储存资料的组件，通常用在计算机、电视游乐器、电子词典上。依照其资料的持久性(电源关闭后资料是否 消失)可再分为挥发性、非挥发性内存；挥发性内存包括DRAM、SRAM，
分立器件通用技术介绍
分离器件通用技术介绍 图解半导体制程概论（3） 第四章分立器件 二极管的种类及其用法 二极管是一种具有1个PN接合的2个端子的器件。具有按照外加电压的方向，使电流流动或不 流动的性质。 二极管的基本特性 利用PN接合的少数载子的注入和扩散现象，只能一个方向（正向）上流通电流。如果在PN接合二极管的N型半导体加上负压、在P型半导体加上正电压，就可使电流流通。我们将该电流的流动方向叫做正向。如果外加正、负压与上述反方向的电压，则几乎不会流通电流。我们将该方向叫做反向。如果提高PN接合二极管的反向电压，则电流在某个电压值会急剧增加。我们将该电流叫做击穿电流。此时的电压值 对电流而言基本上为定值。 二极管的特性曲线和图形记号、结构 下图表示二极管的特性曲线和图形记号、结构图。
0.5 L0 CV] (V) 一40 -- > 反向电国 一100 一一300 反向电流V 〔"A〕 二极管的特性曲线
二极管的图形记号、结构 二极管的种类和应用 i ）一般整流二极管 二极管在一般的应用上，有利用电流只在一个方向上流通的功能的交流电压主的整流电路。 2）齐纳二极管（Zener Diode ） 利用PN 接合二极管的反向击穿电压的即为齐纳二极管（恒定电压二极管）。由于该电压对于电 流来说基本上为定值，因此用于恒定电压调节器的基准电压源或浪涌电压（异常电压）吸收等用途。 电性 R 阳极(A| O 阳极IA ） 阴极K) —O 阴极（K ） PN 接合器 P 型 N 型 1 —' 电流 （流通方向） ________ ±]| L - -
3）其它二极管 ?进一步提高一般二极管的开关特性的高速恢复二极管（FRD ）; .接合金属和半导体来替代PN接合的肖特基势垒二极管（Schottky barrier diode ）； ?变容二极管、混合二极管、夹在真性半导体的I层中的PIN二极管等高频用二极管。 二极管的封装 1）单体 在一个封装中装一个器件的类型，使用最多。 2）中心抽头 用于一个封装内组装两个器件，且使用带有中心抽头的双绕线变压器的全波整流电路等。 3）串联 指两个二极管在内部串联，用于半波倍电压整流电路等。 4）桥式连接 如图所示，指装有四个二极管，用于将交流作全波整流时。
半导体工艺原理 思 考 题
第一章思考题 1、晶格、晶胞、原胞、单晶体、多晶体、晶向、晶面（表示方法）。 2、已知硅晶体晶格常数为a，根据硅晶体结构的特点，求硅晶体中原子密度、最小原子间距、空间利用率、<100><110><111>晶向原子线密度、(100)(110)(111)晶面原子面密度。 3、为什么硅晶体中的晶格为复式晶格？ 4、为什么硅单晶在生长、化学腐蚀、解理、扩散速度等方面具有各向异性的特点? 5、晶体中缺陷的种类？ 6、半导体材料中的杂质类型？ 7、固溶体？固溶体主要可分为哪两类，各自特点？固溶度（最大溶解度）？ 1.IC的性能及制造IC对半导体硅材料的要求有哪些？ 2.高纯硅制备过程？ 3.直拉法单晶生长过程（每步工艺）？ 4.硅片加工过程？ 第二章思考题 ?IC中SiO2的作用有哪些？ ?SiO2结构，桥键氧，非桥键氧，为什么无定形SiO2无固定熔点。 ?为什么热氧化过程中是氧等氧化剂穿过SiO2而不是Si穿过SiO2发生氧化反应？ ?了解SiO2的主要性质（密度、折射率、电阻率、介电常数、腐蚀）？ ?杂质在SiO2中的存在形式及其对SiO2性质的影响。 ?SiO2为什么可作为扩散掩蔽膜？IC工艺中为何要尽量避免Na污染？?SiO2扩散掩蔽层厚度的确定？计算题 制备SiO2的方法，其中热氧化可分为几种，说明各自的特点 ?热氧化经历的几个步骤。 ?氧化层厚度与时间关系。计算题 影响氧化速率的各种因素。何谓位阻现象？氧化过程中水汽的来源？氧化过程中加入氯可使二氧化硅性质得到哪些改善？ 热氧化过程中决定杂质再分布的因素有哪几方面？何为分凝现象、系数。热氧化过程中的杂质再分布的几种可能情况？再分布后硅表面杂质浓度与哪些因素有关？ ?在ULSI中，薄栅氧化层（<10nm）应满足哪些要求？如何制备高质量的薄栅氧化层 在SiO2内和Si- SiO2界面有哪些电荷，对器件的性能有何影响？改进方法。 ?氧化膜厚度的检测方法？ 第三章思考题 扩散工艺，扩散在集成电路制造中的应用 杂质在硅中的两种扩散机构，间隙式杂质，间隙式扩散、替位杂质，替位式扩散、为什么替位杂质比间隙杂质运动困难。菲克第一定律、表达式，决定扩散系数的基本量。扩散方程（菲克第二定律）表达式。
半导体全制程介绍
半导体全制程介绍 《晶圆处理制程介绍》 基本晶圆处理步骤通常是晶圆先经过适当的清洗 （Cleaning）之后，送到热炉管（Furnace）内，在含氧的 环境中，以加热氧化（Oxidation）的方式在晶圆的表面形 成一层厚约数百个的二氧化硅层，紧接着厚约1000到 2000的氮化硅层将以化学气相沈积Chemical Vapor Deposition；CVP）的方式沈积（Deposition）在刚刚长成的二氧化硅上，然后整个晶圆将进行微影（Lithography）的制程，先在晶圆上上一层光阻（Photoresist），再将光罩上的图案移转到光阻上面。接着利用蚀刻（Etching）技术，将部份未被光阻保护的氮化硅层加以除去，留下的就是所需要的线路图部份。接着以磷为离子源（Ion Source），对整片晶圆进行磷原子的植入（Ion Implantation），然后再把光阻剂去除（Photoresist Scrip）。制程进行至此，我们已将构成集成电路所需的晶体管及部份的字符线（Word Lines），依光罩所提供的设计图案，依次的在晶圆上建立完成，接着进行金属化制程（Metallization），制作金属导线，以便将各个晶体管与组件加以连接，而在每一道步骤加工完后都必须进行一些电性、或是物理特性量测，以检验加工结果是否在规格内（Inspection and Measurement）；如此重复步骤制作第一层、第二层的电路部份，以在硅晶圆上制造晶体管等其它电子组件；最后所加工完成的产品会被送到电性测试区作电性量测。 根据上述制程之需要，FAB厂内通常可分为四大区： 1）黄光本区的作用在于利用照相显微缩小的技术，定义出每一层次所需要的电路图，因为采用感光剂易曝光，得在黄色灯光照明区域内工作，所以叫做「黄光区」。
半导体技术-半导体制程
半导体制程 一、洁净室 一般的机械加工是不需要洁净室(clean room)的，因为加工分辨率在数十微米以上，远比日常环境的微尘颗粒为大。但进入半导体组件或微细加工的世界，空间单位都是以微米计算，因此微尘颗粒沾附在制作半导体组件的晶圆上，便有可能影响到其上精密导线布局的样式，造成电性短路或断路的严重后果。 为此，所有半导体制程设备，都必须安置在隔绝粉尘进入的密闭空间中，这就是洁净室的来由。洁净室的洁净等级，有一公认的标准，以class 10为例，意谓在单位立方英呎的洁净室空间内，平均只有粒径0.5微米以上的粉尘10粒。所以class后头数字越小，洁净度越佳，当然其造价也越昂贵。 为营造洁净室的环境，有专业的建造厂家，及其相关的技术与使用管理办法如下： 1．内部要保持大于一大气压的环境，以确保粉尘只出不进。所以需要大型鼓风机，将经滤网的空气源源不绝地打入洁净室中。 2．为保持温度与湿度的恒定，大型空调设备须搭配于前述之鼓风加压系统中。换言之，鼓风机加压多久，冷气空调也开多久。 3．所有气流方向均由上往下为主，尽量减少突兀之室内空间设计或机台摆放调配，使粉尘在洁净室内回旋停滞的机会与时间减至最低程度。 4．所有建材均以不易产生静电吸附的材质为主。 5．所有人事物进出，都必须经过空气吹浴 (air shower) 的程序，将表面粉尘先行去除。 6．人体及衣物的毛屑是一项主要粉尘来源，为此务必严格要求进出使用人员穿戴无尘衣，除了眼睛部位外，均需与外界隔绝接触(在次微米制程技术的工厂内，工作人员几乎穿戴得像航天员一样。) 当然，化妆是在禁绝之内，铅笔等也禁止使用。 7．除了空气外，水的使用也只能限用去离子水 (DI water, de-ionized water)。一则防止水中粉粒污染晶圆，二则防止水中重金属离子，如钾、钠离子污染MOS晶体管的载子信道（channel），影响半导体组件的工作特性。去离子水以电阻率 (resistivity) 来定义好坏，一般要求至17.5M?-cm以上才算合格；为此需动用多重离子交换树脂、RO逆渗透、与UV紫外线杀菌等重重关卡，才能放行使用。由于去离子水是最佳的溶剂与清洁剂，其在半导体工业之使用量极为惊人！ 8．洁净室所有用得到的气源，包括吹干晶圆及机台空压所需要的，都得使用氮气 (98%)，吹干晶圆的氮气甚至要求99.8%以上的高纯氮！以上八点说明是最基本的要求，另还有污水处理、废气排放的环保问题，再再需要大笔大笔的建造与维护费用! 二、晶圆制作 硅晶圆 (silicon wafer) 是一切集成电路芯片的制作母材。既然说到晶体，显然是经过纯炼与结晶的程序。目前晶体化的制程，大多是采用「柴可拉斯基」(Czycrasky) 拉晶法 (CZ法)。拉晶时，将特定晶向 (orientation) 的晶种 (seed)，浸入过饱和的纯硅熔汤 (Melt) 中，并同时旋转拉出，硅原子便依照晶种晶向，乖乖地一层层成长上去，而得出所谓的晶棒 (ingot)。晶棒的阻值如果太低，代表其中导电杂质 (impurity dopant) 太多，还需经过FZ法 (floating-zone) 的再结晶 (re-crystallization)，将杂质逐出，提高纯度与阻值。辅拉出的晶棒，外缘像椰子树干般，外径不甚一致，需予以机械加工修边，然后以X光绕射法，定出主切面 (primary flat) 的所在，磨出该平面；再以内刃环锯，削下一片片的硅晶圆。最后经过粗磨 (lapping)、化学蚀平 (chemical etching) 与拋光 (polishing) 等程序，得出表面粗糙度在0.3微米以下拋光面之晶圆。(至于晶圆厚度，与其外径有关) 三、半导体制程设备 半导体制程概分为三类：(1)薄膜成长 (2)微影罩幕 (3)蚀刻成型。设备也跟着分为四类：(a)高温炉管 (b)微影机台 (c)化学清洗蚀刻台 (d)电浆真空腔室。其中(a)~(c)机台依序对应(1)~(3)制程，而新近发展的第(d)项机台，则分别应用于制程(1)与(3)。
图解半导体制程概论1
图解半导体制程概论（1） 第一章半导体导论 █半导体的物理特性及电气特性 【半导体】具有处于如铜或铁等容易导电的【导体】、与如橡胶或玻璃等不导电的【绝缘体】中间的电阻系数、该电阻比会受到下列的因素而变化。如： 杂质的添加·温度 光的照射·原子结合的缺陷 █半导体的材料 硅(Si)与锗(Ge)为众所周知的半导体材料.这些无素属于元素周期素中的第IV族,其最外壳(最外层的轨道)具有四个电子.半导体除以硅与锗的单一元素构成之处,也广泛使用两种以上之元素的化合物半导体. ●硅、锗半导体 （Si、Ge Semiconductor) 单结晶的硅、其各个原子与所邻接的原子共价电子（共有结合、共有化）且排列得井井有条。利用如此的单结晶，就可产生微观性的量子力学效果，而构成半导体器件。
●化合物半导体 (Compound Semiconductor) 除硅（Si)之外，第III族与第V族的元素化合物，或者与第IV族元素组成的化合物也可用于半导体 材料。 例如，GaAs（砷化镓）、Gap（磷化砷）、AlGaAs（砷化镓铝）、GaN（氮化镓）SiC（碳化硅）SiGe（锗化硅）等均是由2个以上元素所构成的半导体。
█本征半导体与自由电子及空穴 我们将第IV族（最外层轨道有四个电子）的元素（Si、Ge等），以及和第IV族等价的化合物（GaAs、GaN等），且掺杂极少杂质的半导体的结晶，称之为本征半导体（intrinsic semiconductor）。 ●本征半导体（intrinsic semiconductor） 当温度十分低的时候，在其原子的最外侧的轨道上的电子（束缚电子（bound electrons）用于结合所邻接的原子，因此在本征半导体内几乎没有自由载子，所以本征半导体具有高电阻比。
半导体制程简史
半导体制程简史 当线宽远高于10 微米时，纯净度还不像今天的器件生产中那样至关 紧要。旦随着器件变得越来越集成，超净间也变得越来越干净。今天，工厂 内是加压过滤空气，来去除哪怕那些可能留在芯片上并形成缺陷的最小的粒子。 半导体制造车间里的工人被要求着超净服来保护器件不被人类污染。 在利润增长的推动下，在1960 年代半导体器件生产遍及得克萨斯州和 加州乃至全世界，比如爱尔兰、以色列、日本、台湾、韩国、新加坡和中国， 且在今天已是一个全球商业。 半导体生产商的领袖大都在全世界拥有生产车间。英特尔，世界最大的 生产商，以及在美其他顶级生产商包括三星(韩国)、德州仪器(美国)、AMD(超 微半导体)(美国)、东芝(日本)、NEC 电子(日本)、意法半导体(欧洲)、英飞凌 (欧洲)、瑞萨(日本)、台积电(台湾，参见TSMC 网站)、索尼(日本)，以及恩智 浦半导体(欧洲)在欧洲和亚洲都有自己的设备。 在2006 年，在美国有大约5000 家半导体和电子零件生产商，营业额达1650 亿美元(摘自Barnes 报告《2006 美国工业和市场展望》)。 以下为各半导体工艺节点出现时间和主要代表产品 ITRS : International Technology Roadmap for Semiconductors(国际半导体技术蓝图) ITRS 是由欧洲、日本、韩国、台湾、美国五个主要的芯片制造地区发起 的。发起组织分别是European Semiconductor IndustryAssociation(ESIA，欧洲半导体工业协会)，the Japan Electronics and InformationTechnology Industries
半导体工艺原理复习资料
晶体生长技术（直拉法（CZ）、区熔法（FZ））。 半导体：常温下导电性能介于导体和绝缘体之间的材料，如二极管、计算机、移动电话等。导电性可受控制，范围可从绝缘体至导体之间的材料。 N型半导体（电子型半导体），自由电子浓度远大于空穴浓度的杂质半导体。硅晶体中掺入五价元素（如磷），自由电子为多子，空穴为少子，主要靠自由电子导电。自由电子主要由杂质原子提供，空穴由热激发形成。掺入的杂质越多，多子的浓度就越高，导电性能就越强。P型半导体（空穴型半导体）即空穴浓度远大于自由电子浓度的杂质半导体。硅晶体中掺入三价元素（如硼）。空穴为多子，自由电子为少子，主要靠空穴导电。空穴主要由杂质原子提供，自由电子由热激发形成。掺入的杂质越多，多子的浓度就越高，导电性能就越强。区熔法（FZ）特点：硅片含氧量低、纯度高、成本高、主要用于高功率IC。难生长大直径硅晶棒。低阻值硅晶棒、掺杂均匀度较差。 CZ法：成本低、可做大尺寸晶锭、材料可重复使用。 CZ工艺工程：籽晶熔接，引晶和缩颈，放肩，收尾。 影响因素：拉伸速率、旋转速率。 硅片制备步骤：机械加工，化学处理，表面抛光，质量测量 制备流程：整形处理，去掉两端，径向研磨。 硅片制作流程： 磨片和倒角（防止产生缺陷），刻蚀（去除沾污和损伤层）腐蚀液：HNO3+HF+醋酸，抛光（去除表面缺陷），清洗（去除残留沾污） 晶体缺陷：点缺陷（空位缺陷；间隙原子缺陷；Frenkel缺陷）；位错；层错。 杂质的作用：调节硅原子的能级，由于晶体结构的原因，固体中的全部原子的各能级形成了能带，硅通常可以分为三个能带，导带，禁带，价带。如果所有的自由电子都在价带上就是绝缘体；如果所有的自由电子都在导带上就是导体。半导体的自由电子平时在价带上，但受到一些激发的时候，如热、光照、电激发等，部分自由电子可以跑到导带上去，显示出导电的性质，所以称为半导体。 施主能级杂质能级要么距离导带很近（如磷），是提供电子的； 受主能级要么距离价带很近（如硼），是接受电子的。
图解半导体制程概论
图解半导体制程概论（1） 电子技术资料 2007-08-14 20:50 阅读1155 评论6 字号：大中小 第一章半导体导论 █半导体的物理特性及电气特性 【半导体】具有处于如铜或铁等容易导电的【导体】、与如橡胶或玻璃等不导电的【绝缘体】中间的电阻系数、该电阻比会受到下列的因素而变化。如： 杂质的添加·温度 光的照射·原子结合的缺陷 1. █半导体的材料 硅(Si)与锗(Ge)为众所周知的半导体材料.这些无素属于元素周期素中的第IV族,其最外壳(最外层的轨道)具有四个电子.半导体除以硅与锗的单一元素构成之处,也广泛使用两种以上之元素的化合物半导体. ●硅、锗半导体 （Si、Ge Semiconductor) 单结晶的硅、其各个原子与所邻接的原子共价电子（共有结合、共有化）且排列得井井有条。利用如此的单结晶，就可产生微观性的量子力学效果，而构成半导体器件。 ●化合物半导体 (Compound Semiconductor) 除硅（Si)之外，第III族与第V族的元素化合物，或者与第IV族元素组成的化合物也可用于半导体材料。 例如，GaAs（砷化镓）、Gap（磷化砷）、AlGaAs（砷化镓铝）、GaN（氮化镓）SiC（碳化硅）SiGe（锗化硅）等均是由2个以上元素所构成的半导体。 █本征半导体与自由电子及空穴 我们将第IV族（最外层轨道有四个电子）的元素（Si、Ge等），以及和第IV族等价的化合物（GaAs、GaN等），且掺杂极少杂质的半导体的结晶，称之为本征半导体（intrinsic semiconductor）。
●本征半导体（intrinsic semiconductor） 当温度十分低的时候，在其原子的最外侧的轨道上的电子（束缚电子（bound electrons）用于结合所邻接的原子，因此在本征半导体内几乎没有自由载子，所以本征半导体具有高电阻比。 ●自由电子（free electrons） 束缚电子若以热或光加以激发时就成为自由电子，其可在结晶内自由移动。 ●空穴（hole） 在束缚电子成为自由电子后而缺少电子的地方，就有电子从邻接的Si原子移动过来，同时在邻接的Si原子新发生缺少电子的地方，就会有电子从其所邻接的Si原子移动过来。在这种情况下，其与自由电子相异，即以逐次移动在一个邻接原子间。缺少电子地方的移动，刚好同肯有正电荷的粒子以反方向作移动的动作，并且产生具有正电荷载子（空穴）的效力。 █ 添加掺杂物质的逆流地导体与电子及空穴 将第V族的元素（最外层的轨道有五个电子）添加在第IV族的元素的结晶，即会形成1个自由电子且成为N型半导体。 将第Ⅲ族的元素（最外层的轨道有三个电子）添加在第IV族的元素的结晶，即会产生缺少一个电子的地方且成为P型半导体。 ●N型半导体（N type Semiconductor） N型半导体中，自由电子电成为电流的主流（多数载了），并将产生自由电子的原子，称为“施体（donor）“。施体将带正电而成为固定电荷。不过也会存在极少的空穴（少数载子）。 作为N型掺杂物质使用的元素有：P 磷；As 砷；sb 锑 ●P型半导体（P type Semiconductor）
半导体的生产工艺流程(doc 8页)
半导体的生产工艺流程(doc 8页)
半导体的生产工艺流程 半导体制程 -------------------------------------------------------------------------------- 微机电制作技术，尤其是最大宗以硅半导体为基础的微细加工技术(silicon- based micromachining)，原本就肇源于半导体组件的制程技术，所以必须先介绍清楚这类制程，以免沦于夏虫 语冰的窘态。 一、洁净室 一般的机械加工是不需要洁净室(clean room)的，因为加工分辨率在数十微米以上，远比日常环境的微尘颗粒为大。但进入半导体组件或微细加工的世界，空间单位都是以微米计算，因此微尘颗粒沾附在制作半导体组件的晶圆上，便有可能影响到其上精密导线布局的样式，造成电性短路或断路的严重后果。 为此，所有半导体制程设备，都必须安置在隔绝粉尘进入的密闭空间中，这就是洁净室的来由。洁净室的洁净等级，有一公认的标准，以class 10为例，意谓在单位立方英呎的洁净室空间内，平均只有粒径0.5微米以上的粉尘10粒。所以class后头数字越小，洁净度越佳，当然其造价也越昂贵(参见图2-1)。 为营造洁净室的环境，有专业的建造厂家，及其相关的技术与使用管理办法如下： 1、内部要保持大于一大气压的环境，以确保粉尘只出不进。所以需要大型鼓风机，将经滤网的空气源源 不绝地打入洁净室中。 2、为保持温度与湿度的恒定，大型空调设备须搭配于前述之鼓风加压系统中。换言之，鼓风机加压多久， 冷气空调也开多久。 3、所有气流方向均由上往下为主，尽量减少突兀之室内空间设计或机台摆放调配，使粉尘在洁净室内回 旋停滞的机会与时间减至最低程度。 4、所有建材均以不易产生静电吸附的材质为主。 5、所有人事物进出，都必须经过空气吹浴 (air shower) 的程序，将表面粉尘先行去除。 6、人体及衣物的毛屑是一项主要粉尘来源，为此务必严格要求进出使用人员穿戴无尘衣，除了眼睛部位外，均需与外界隔绝接触 (在次微米制程技术的工厂内，工作人员几乎穿戴得像航天员一样。) 当然，化 妆是在禁绝之内，铅笔等也禁止使用。 7、除了空气外，水的使用也只能限用去离子水 (DI water, de-ionized water)。一则防止水中粉粒污染晶圆，二则防止水中重金属离子，如钾、钠离子污染金氧半 (MOS) 晶体管结构之带电载子信道 (carrier channel)，影响半导体组件的工作特性。去离子水以电阻率 (resistivity) 来定义好坏，一般要求至17.5M Ω-cm以上才算合格；为此需动用多重离子交换树脂、RO逆渗透、与UV紫外线杀菌等重重关卡，才能放行使用。由于去离子水是最佳的溶剂与清洁剂，其在半导体工业之使用量极为惊人！ 8、洁净室所有用得到的气源，包括吹干晶圆及机台空压所需要的，都得使用氮气 (98%)，吹干晶圆的氮气甚至要求99.8%以上的高纯氮！以上八点说明是最基本的要求，另还有污水处理、废气排放的环保问题， 再再需要大笔大笔的建造与维护费用! 二、晶圆制作 硅晶圆 (silicon wafer) 是一切集成电路芯片的制作母材。既然说到晶体，显然是经过纯炼与结晶的程序。目前晶体化的制程，大多是采「柴可拉斯基」(Czycrasky) 拉晶法 (CZ法)。拉晶时，将特定晶向(orientation) 的晶种 (seed)，浸入过饱和的纯硅熔汤 (Melt) 中，并同时旋转拉出，硅原子便依照晶
半导体制程基本简介说明
(基本觀念) IC製程說明介紹 半導體的產品很多，應用的場合非常廣泛，圖一是常見的幾種半導體元件外型。半導體元件一般是以接腳形式或外型來劃分類別，圖一中不同類別的英文縮寫名稱原文為 PDID：Plastic Dual Inline Package SOP：Small Outline Package SOJ：Small Outline J-Lead Package PLCC：Plastic Leaded Chip Carrier QFP：Quad Flat Package PGA：Pin Grid Array BGA：Ball Grid Array (圖一) 不同外形半導體元件(圖二)EPROM內部晶片 (圖三)EPROM晶片接腳放大圖(圖四)LED 燈
(圖五)LED內部晶片放大圖(圖六)LED通電時因晶片發亮而發光 雖然半導體元件的外型種類很多，在電路板上常用的組裝方式有二種: 一種是插入電路板的銲孔或腳座，如PDIP、PGA 一種是貼附在電路板表面的銲墊上，如SOP、SOJ、PLCC、QFP、BGA 從半導體元件的外觀，只看到從包覆的膠體或陶瓷中伸出的接腳，而半導體元件真正的的核心，是包覆在膠體或陶瓷內一片非常小的晶片，透過伸出的接腳與外部做資訊傳輸。圖二是一片EPROM元件，從上方的玻璃窗可看到內部的晶片，圖三是以顯微鏡將內部的晶片放大，可以看到晶片以多條銲線連接四周的接腳，這些接腳向外延伸並穿出膠體，成為晶片與外界通訊的道路。請注意圖三中有一條銲線從中斷裂，那是使用不當引發過電流而燒毀，致使晶片失去功能，這也是一般晶片遭到損毀而失效的原因之一。 圖四是常見的LED，也就是發光二極體，其內部也是一顆晶片，圖五是以顯微鏡正視LED的頂端，可從透明的膠體中隱約的看到一片方型的晶片及一條金色的銲線，若以LED二支接腳的極性來做分別，晶片是貼附在負極的腳上，經由銲線連接正極的腳。當LED通過正向電流時，晶片會發光而使LED發亮，如圖六所示。 半導體元件的製作分成兩段的製造程序: 前一段是先製造元件的核心─晶片，稱為晶圓製造 後一段是將晶中片加以封裝成最後產品，稱為IC封裝製程，又可細分成晶圓切割、黏晶、銲線、封膠、印字、剪切成型等加工步驟，在本章節中將簡介這兩段 的製造程序。
半导体制程
半导体制程概要 PIE 03 DIFF 10 IMP 15 VACUUM 17 WET 19 CVD 21 PVD 24 CMP 27 PHOTO 30 ETCH 41 MFG 49 FAC 69 Accounting 73 FA 75
PIE 1, 300mm wafer代表何意义？ 答：12寸芯片直径为300mm即12寸wafer. 2, 为何需要300mm? 答：wafer size变大，单一wafer上的芯片数变多，单位成本降低。200->300面积增加2.25倍，芯片数目约增加2.5倍。 3, 300mm wafer所用的原材料type? 答：P-type。 4, 何谓p-type的wafer? 答：P-type的wafer是指掺杂positive dopant（3价电荷元素）的芯片。 5, 何谓N-type的wafer? 答：N-type的wafer是指掺杂negative dopant（5价电荷元素）的芯片。 6, 目前常用的芯片阻值? 答：P-type的芯片，阻值为8~12Ω。 7, 为何需要长start oxide? 答：不希望有机成分的光阻直接碰触Si表面。 8, 何谓Laser mark? 答：Laser mark是用来刻wafer ID。 9, 何谓wafer ID? 答：wafer ID就如同晶片上的身份证一样，一个ID代表一片晶片的身份。 10, 为何需要zero layer? 答：作为将来曝光机对准的标识，芯片的制程需要许多不同道题，非导体层，层与层相迭对就有了对准的为题，一般来说ASML曝光机需要有zero mark用来对准，而canon曝光机是把对准做在芯片曝光区内的，是不需要另外的zero mark的。 11, 为何需要把元件(device)越做越小呢？ 答：1，增加单位面积组件的密度。2，增加组件的电流速度。 12, 芯片制程里为何需要用SiO2? 答：1，SiO2是一种稳定的非导体，用来当介质(dielectric)。 2，SiO2可用于当绝缘层(isolation)。 3，SiO2可由高温的制程产生。
《半导体测试制程介绍》
《晶柱成長製程》 矽晶柱的長成，首先需要將純度相當高的矽礦放入熔爐中，並加入預先設定好的金屬物質，使產生出來的矽晶柱擁有要求的電性特質，接著需要將所有物質融化後再長成單晶的矽晶柱，以下將對所有晶柱長成製程做介紹。 長晶主要程序︰ 融化（MeltDown） 此過程是將置放於石英坩鍋內的塊狀複晶矽加 熱製高於攝氏1420度的融化溫度之上，此階段中最 重要的參數為坩鍋的位置與熱量的供應，若使用較 大的功率來融化複晶矽，石英坩鍋的壽命會降低， 反之功率太低則融化的過程費時太久，影響整體的 產能。 頸部成長（Neck Growth） 當矽融漿的溫度穩定之後，將<1.0.0>方向的晶 種漸漸注入液中，接著將晶種往上拉昇，並使直徑 縮小到一定（約6mm），維持此直徑並拉長10-20cm， 以消除晶種內的排差（dislocation），此種零排差 （dislocation-free）的控制主要為將排差侷限在頸部 的成長。 晶冠成長（Crown Growth） 長完頸部後，慢慢地降低拉速與溫度，使頸部 的直徑逐漸增加到所需的大小。 晶體成長（Body Growth） 利用拉速與溫度變化的調整來遲維持固定的晶 棒直徑，所以坩鍋必須不斷的上升來維持固定的液 面高度，於是由坩鍋傳到晶棒及液面的輻射熱會逐 漸增加，此輻射熱源將致使固液界面的溫度梯度逐 漸變小，所以在晶棒成長階段的拉速必須逐漸地降
低，以避免晶棒扭曲的現象產生。 尾部成長（Tail Growth） 當晶體成長到固定（需要）的長度後，晶棒的直徑必須逐漸地縮小，直到與液面分開，此乃避免因熱應力造成排差與滑移面現象。
《晶柱切片後處理》 矽晶柱長成後，整個晶圓的製作才到了一半，接下必須將晶柱做裁切與檢測，裁切掉頭尾的晶棒將會進行外徑研磨、切片等一連串的處理，最後才能成為一片片價值非凡的晶圓，以下將對晶柱的後處理製程做介紹。 切片（Slicing） 長久以來晶圆切片都是採用內徑鋸，其鋸片是一環狀薄葉片，內徑邊緣鑲有鑽石顆粒，晶棒在切片前預先黏貼一石墨板，不僅有利於切片的夾持，更可以避免在最後切斷階段時鋸片離開晶棒所造的破裂。 切片晶圓的厚度、弓形度（bow）及撓屈度（warp）等特性為製程管制要點。 影響晶圓品質的因素除了切割機台本身的穩定度與設計外，鋸片的張力狀況及鑽石銳利度的保持都有很大的影響。 圓邊（Edge Polishing） 剛切好的晶圓，其邊緣垂直於切割平面為銳利的直角，由於矽單晶硬脆的材料特性，此角極易崩裂，不但影響晶圓強度，更為製程中污染微粒的來源，且在後續的半導體製成中，未經處理的晶圓邊緣也為影響光阻與磊晶層之厚度，須以電腦數值化機台自動修整切片晶圓的邊緣形狀與外徑尺寸。 研磨（Lapping） 研磨的目的在於除去切割或輪磨所造成的鋸痕或表面破壞層，同時使晶圓表面達到可進行拋光處理的平坦度。 蝕刻（Etching） 晶圓經前述加工製程後，表面因加工應力而形成一層損傷層（damaged layer），在拋光之前必須以化學蝕刻的方式予以去除，蝕刻液可分為酸性與鹼性兩種。 去疵（Gettering） 利用噴砂法將晶圓上的瑕疵與缺陷趕到下半層，以利往後的IC製程。