计算机组成原理习题答案第五章

计算机组成原理第五章单元测试(含答案)

第五章指令系统测试 1、以下四种类型指令中，执行时间最长的是（）(单选) A、RR型指令 B、RS型指令 C、SS型指令 D、程序控制类指令 2、程序控制类指令的功能是（）（单选） A、进行算术运算和逻辑运算 B、进行主存与CPU之间的数据传送 C、进行CPU和I/O设备之间的数据传送 D、改变程序执行的顺序 3、单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常需采用的寻址方式是( ）（单选） A、立即数寻址 B、寄存器寻址 C、隐含寻址 D、直接寻址 4、下列属于指令系统中采用不同寻址方式的目的主要是（）（单选） A、为了实现软件的兼容和移植 B、缩短指令长度，扩大寻址空间，提高编程灵活性 C、为程序设计者提供更多、更灵活、更强大的指令 D、丰富指令功能并降低指令译码难度 5、寄存器间接寻址方式中，操作数存放在（）中（单选） A、通用寄存器 B、主存 C、数据缓冲寄存器MDR D、指令寄存器 6、指令采用跳跃寻址方式的主要作用是（) (单选) A、访问更大主存空间 B、实现程序的有条件、无条件转移 C、实现程序浮动 D、实现程序调用 7、下列寻址方式中，有利于缩短指令地址码长度的是（）（单选） A、寄存器寻址 B、隐含寻址 C、直接寻址

D、间接寻址 8、假设某条指令的一个操作数采用寄存器间接寻址方式，假定指令中给出的寄存器编号为8，8号寄存器的内容为1200H，地址1200H中的内容为12FCH，地址12FCH中的内容为3888H，地址3888H中的内容为88F9H．则该操作数的有效地址为( ) (单选) A、1200H B、12FCH C、3888H D、88F9H 9、假设某条指令的一个操作数采用寄存器间接寻址方式，假定指令中给出的寄存器编号为8，8号寄存器的内容为1200H，地址1200H中的内容为12FCH，地址12FCH中的内容为3888H，地址3888H中的内容为88F9H．则该操作数为( ) (单选) A、1200H B、12FCH C、3888H D、88F9H 10、某计算机按字节编址，采用大端方式存储信息。其中，某指令的一个操作数的机器数为ABCD 00FFH，该操作数采用基址寻址方式，指令中形式地址（用补码表示）为FF00H，当前基址寄存器的内容为C000 0000H，则该操作数的LSB(即该操作数的最低位FFH)存放的地址是( ) (单选) A、C000 FF00H B、C000 FF03H C、BFFF FF00H D、BFFF FF03H 11、假定指令地址码给出的是操作数所在的寄存器的编号，则该操作数采用的寻址方式是( )(单选) A、直接寻址 B、间接寻址 C、寄存器寻址 D、寄存器间接寻址 12、相对寻址方式中，操作数有效地址通过( )与指令地址字段给出的偏移量相加得到(单选) A、基址寄存器的值 B、变址寄存器的值 C、程序计数器的值 D、段寄存器的值 13、下列关于二地址指令的叙述中，正确的是( ) (单选) A、运算结果通常存放在其中一个地址码所指向的位置 B、地址码字段一定是操作数 C、地址码字段一定是存放操作数的寄存器编号

计算机组成原理第五章答案

5 ．4 教材习题解答 １．如何区别存储器和寄存器？两者是一回事的说法对吗？ 解：存储器和寄存器不是一回事。存储器在CPU 的外边，专门用来存放程序和数 据，访问存储器的速度较慢。寄存器属于CPU 的一部分，访问寄存器的速度很快。 ２．存储器的主要功能是什么？为什么要把存储系统分成若干个不同层次？主要有 哪些层次？ 解：存储器的主要功能是用来保存程序和数据。存储系统是由几个容量、速度和价 存储系统和结构 第5 章 129 格各不相同的存储器用硬件、软件、硬件与软件相结合的方法连接起来的系统。把存储系 统分成若干个不同层次的目的是为了解决存储容量、存取速度和价格之间的矛盾。由高 速缓冲存储器、主存储器、辅助存储器构成的三级存储系统可以分为两个层次，其中高速 缓存和主存间称为Cache －主存存储层次（Cache 存储系统）；主存和辅存间称为主存—辅

存存储层次（虚拟存储系统）。 ３．什么是半导体存储器？它有什么特点？ 解：采用半导体器件制造的存储器，主要有MOS 型存储器和双极型存储器两大类。 半导体存储器具有容量大、速度快、体积小、可靠性高等特点。半导体随机存储器存储的 信息会因为断电而丢失。 ４．SRAM 记忆单元电路的工作原理是什么？它和DRAM 记忆单元电路相比有何异 同点？ 解：SRAM 记忆单元由６个MOS 管组成，利用双稳态触发器来存储信息，可以对其 进行读或写，只要电源不断电，信息将可保留。DRAM 记忆单元可以由４个和单个MOS 管组成，利用栅极电容存储信息，需要定时刷新。 ５．动态RAM 为什么要刷新？一般有几种刷新方式？各有什么优缺点？ 解：DRAM 记忆单元是通过栅极电容上存储的电荷来暂存信息的，由于电容上的电 荷会随着时间的推移被逐渐泄放掉，因此每隔一定的时间必须向栅极电容补充一次电荷， 这个过程就叫做刷新。

计算机组成原理第5章习题参考答案

第5章习题参考答案 1．请在括号内填入适当答案。在CPU中： (1)保存当前正在执行的指令的寄存器是（IR ）； (2)保存当前正在执行的指令地址的寄存器是（AR ） (3)算术逻辑运算结果通常放在（DR ）和（通用寄存器）。 2．参见图的数据通路。画出存数指令“STO Rl，(R2)”的指令周期流程图，其含义是将寄存器Rl的内容传送至(R2)为地址的主存单元中。标出各微操作信号序列。 解： STO R1, (R2)的指令流程图及为操作信号序列如下：

STO R1, (R2) R/W=R DR O, G, IR i R2O, G, AR i R1O, G, DR i R/W=W 3．参见图的数据通路，画出取数指令“LAD (R3)，R0”的指令周期流程图，其含义是将(R3)为地址主存单元的内容取至寄存器R2中，标出各微操作控制信号序列。 解： LAD R3, (R0)的指令流程图及为操作信号序列如下：

PC O , G, AR i R/W=R DR O , G, IR i R 3O , G, AR i DR O , G, R 0i R/W=R LAD (R3), R0 4．假设主脉冲源频率为10MHz ，要求产生5个等间隔的节拍脉冲，试画出时序产生器的逻辑图。 解：

5．如果在一个CPU 周期中要产生3个节拍脉冲；T l ＝200ns ，T 2=400ns ，T 3=200ns ，试画出时序产生器逻辑图。 解：取节拍脉冲T l 、T 2、T 3的宽度为时钟周期或者是时钟周期的倍数即可。所以取时钟源提供的时钟周期为200ns ，即，其频率为5MHz.；由于要输出3个节拍脉冲信号，而T 3的宽度为2个时钟周期，也就是一个节拍电位的时间是4个时钟周期，所以除了C 4外，还需要3个触发器——C l 、C 2、C 3；并令 211C C T *=；321C C T *=；313C C T =，由此可画出逻辑电路图如下：

计算机组成原理第五章部分课后题答案

5.1 I/O设备有哪些编址方式，各有何特点？ 常用的I/O编址方式有两种：I/O与内存统一编址和I/O独立编址 ·I/O与内存统一编址方式的I/O地址采用与主存单元地址完全一样的格式， I/O设备与主存占用同一个地址空间，CPU可像访问主存一样访问 I/O设备，不需要安排专门的I/O指令。 ·I/O独立编址方式时机器为I/O设备专门安排一套完全不同于主存地址格式的地址编码，此时I/O地址与主存地址是两个独立的空间，CPU需 要通过专门的I/O指令来访问I/O地址空间。 5.3 I/O设备与主机交换信息时，共有哪几种控制方式？简述它们的特点。 ·程序直接控制方式：也称查询方式，采用该方式，数据在CPU和外设间的传送完全靠计算机程序控制，CPU的操作和外围设备操作同步，硬件 结构简单，但由于外部设备动作慢，浪费CPU时间多，系统效率低。 ·程序中断方式：外设备准备就绪后中断方式猪肚通知CPU，在CPU相应I/O设备的中断请求后，在暂停现行程序的执行，转为I/O设备服务可 明显提高CPU的利用率，在一定程度上实现了主机和I/O设备的并行工 作，但硬件结构负载，服务开销时间大 ·DMA方式与中断方式一样，实现了主机和I/O设备的并行工作，由于DMA 方式直接依靠硬件实现贮存与I/O设备之间的数据传送，传送期间不需 要CPU程序干预，CPU可继续执行原来的程序，因此CPU利用率和系统 效率比中断方式更高，但DMA方式的硬件结构更为复杂。 5.4 比较程序查询方式、程序中断方式和DMA方式对CPU工作效率的影响。 ·程序查询方式：主要用于CPU不太忙且传送速度不高的情况下。无条件传送方式作为查询方式的一个特例，主要用于对简单I/O设备的控制或 CPU明确知道外设所处状态的情况下。 ·中断方式：主要用于CPU的任务比较忙的情况下，尤其适合实时控制和紧急事件的处理 · DMA方式（直接存储器存取方式）：主要用于高速外设进行大批量数据

【参考借鉴】计算机组成原理第五章部分课后题答案(唐朔飞版).docx

5.1I/O设备有哪些编址方式，各有何特点？ 常用的I/O编址方式有两种：I/O与内存统一编址和I/O独立编址 · I/O与内存统一编址方式的I/O地址采用与主存单元地址完全一样的格式，I/O设备与主存占用同一个地址空间，CPU可像访问主存一样访问 I/O设备，不需要安排专门的I/O指令。 · I/O独立编址方式时机器为I/O设备专门安排一套完全不同于主存地址格式的地址编码，此时I/O地址与主存地址是两个独立的空间，CPU需 要通过专门的I/O指令来访问I/O地址空间。 5.3I/O设备与主机交换信息时，共有哪几种控制方式？简述它们的特点。 ·程序直接控制方式：也称查询方式，采用该方式，数据在CPU和外设间的传送完全靠计算机程序控制，CPU的操作和外围设备操作同步，硬件结构简 单，但由于外部设备动作慢，浪费CPU时间多，系统效率低。 ·程序中断方式：外设备准备就绪后中断方式猪肚通知CPU，在CPU相应I/O设备的中断请求后，在暂停现行程序的执行，转为I/O设备服务可 明显提高CPU的利用率，在一定程度上实现了主机和I/O设备的并行工 作，但硬件结构负载，服务开销时间大 · DMA方式与中断方式一样，实现了主机和I/O设备的并行工作，由于DMA 方式直接依靠硬件实现贮存与I/O设备之间的数据传送，传送期间不需 要CPU程序干预，CPU可继续执行原来的程序，因此CPU利用率和系统 效率比中断方式更高，但DMA方式的硬件结构更为复杂。 5.4比较程序查询方式、程序中断方式和DMA方式对CPU工作效率的影响。·程序查询方式：主要用于CPU不太忙且传送速度不高的情况下。无条件传送方式作为查询方式的一个特例，主要用于对简单I/O设备的控制或CPU明 确知道外设所处状态的情况下。 ·中断方式：主要用于CPU的任务比较忙的情况下，尤其适合实时控制和紧急事件的处理 ·DMA方式（直接存储器存取方式）：主要用于高速外设进行大批量数据传送的场合。 5.8某计算机的I/O设备采用异步串行传送方式传送字符信息。字符信息的格式 为1位起始位、7位数据位、1位检验位和1位停止位。若要求每秒钟传送

计算机组成原理习题答案第五章

1 ．已知X 和Y ，试用它们的变形补码计算出X ＋Y ，并指出结果是否溢出。 （１）X ＝０．１１０１１，Y ＝０．１１１１１ （２）X ＝０．１１０１１，Y ＝－０．１０１０１ （３）X ＝－０．１０１１０，Y ＝－０．００００１ （４）X ＝－０．１１０１１，Y ＝０．１１１１０ 解：（１）［X］补＝０．１１０１１，［Y ］补＝０．１１１１１００．１１０１１［X］补 ＋００．１１１１１［Y ］补 ０１．１１０１０［X ＋Y ］补结果正溢 （２）［X］补＝０．１１０１１，［Y ］补＝１．０１０１１ ００．１１０１１［X］补 ＋１１．０１０１１［Y ］补 ００．００１１０［X ＋Y ］补 X ＋Y ＝０．００１１０ （３）［X］补＝１．０１０１０，［Y ］补＝１．１１１１１ １１．０１０１０［X］补 ＋１１．１１１１１［Y ］补 １１．０１００１［X ＋Y ］补 X ＋Y ＝－０．１０１１１ （４）［X］补＝１．００１０１，［Y ］补＝０．１１１１０ １１．００１０１［X］补 ＋００．１１１１０［Y ］补 ００．０００１１［X ＋Y ］补 X ＋Y ＝０．０００１１ 2 ．已知X 和Y ，试用它们的变形补码计算出X －Y ，并指出结果是否溢出。 （１）X ＝０．１１０１１，Y ＝－０．１１１１１ （２）X ＝０．１０１１１，Y ＝０．１１０１１ （３）X ＝０．１１０１１，Y ＝－０．１００１１ （４）X ＝－０．１０１１０，Y ＝－０．００００１ 解：（１）［X］补＝０．１１０１１，［Y ］补＝１．００００１，［－Y ］补＝０．１１１１１ ００．１１０１１［X］补 ＋００．１１１１１［－Y ］补 ０１．１１０１０［X －Y ］补结果正溢 （２）［X］补＝０．１０１１１，［Y ］补＝０．１１０１１，［－Y ］补＝１．００１０１ ００．１０１１１［X］补 ＋１１．００１０１［－Y ］补 １１．１１１００［X －Y ］补 X －Y ＝－０．００１００ （３）［X］补＝０．１１０１１，［Y ］补＝１．０１１０１，［－Y ］补＝０．１００１１ ００．１１０１１［X］补 ＋００．１００１１［－Y ］补

计算机组成原理第五章部分课后题答案(唐朔飞版)

计算机组成原理第五章部分课后题答案（唐朔飞版） 5.1i/o设备有哪些编址方式，各有何特点？ 常用的i/o编址方式有两种：i/o与内存统一编址和i/o独立编址i/o与内存统一编 址方式的i/o地址采用与主存单元地址完全一样的格 式，i/o设备与主存挤占同一个地址空间，cpu电子玩具出访主存一样出访i/o设备，不须要精心安排专门的i/o指令。 i/o独立编址方式时机器为i/o设备专门安排一套完全不同于主存地址 格式的地址编码，此时i/o地址与主存地址就是两个单一制的空间，cpu须要通过专 门的i/o指令去出访i/o地址空间。 5.3i/o设备与主机交换信息时，共有哪几种控制方式？简述它们的特点。程序直接控制方式：也称查询方式，采用该方式，数据在cpu和外设间 的传输全然依靠计算机程序控制，cpu的操作方式和外围设备操作方式同步，硬件结 构直观，但由于外部设备动作快，浪费cpu时间多，系统效率高。程序中断方式：外设备 准备就绪后中断方式猪肚通告cpu，在cpu适当 i/o设备的中断请求后，在暂停现行程序的执行，转为i/o设备服务可明显提高cpu 的利用率，在一定程度上实现了主机和i/o设备的并行工作，但硬件结构负载，服务开销 时间大 dma方式与中断方式一样，同时实现了主机和i/o设备的循序工作，由于dma 方式直接依靠硬件实现贮存与i/o设备之间的数据传送，传送期间不需要cpu程序干预，cpu可继续执行原来的程序，因此cpu利用率和系统效率比中断方式更高，但dma方 式的硬件结构更为复杂。 5.4比较程序查阅方式、程序中断方式和dma方式对cpu工作效率的影响。程序查阅 方式：主要用作cpu不太忙且传送速度相对较低的情况下。无条件 传送方式作为查询方式的一个特例，主要用于对简单i/o设备的控制或cpu明确知道 外设所处状态的情况下。 中断方式：主要用作cpu的任务比较忙的情况下，尤其适宜实时控制和 紧急事件的处理 dma方式（轻易存储器读取方式）：主要用作高速外设展开大批量数据 传送的场合。

计算机组成原理蒋本珊第四版答案第五章

计算机组成原理蒋本珊第四版答案第五章计算机组成原理蒋本珊第四版答案第五章教材习题解答1．如何区别存储器和寄存器?两者是—回事的说法对吗? 解:存储器和寄存器不是一回事。存储器在CPU的外边，专门用来存放程序和数据，访问存储器的速度较慢。寄存器属于CPU的一部分，访问寄存器的速度很快。 2．存储器的主要功能是什么?为什么要把存储系统分成若干个不同层次?主要有哪些层次? 解:存储器的主要功能是用来保存程序和数据。存储系统是由几个容量、速度和价存储系统和结构第5章129格各不相同的存储器用硬件、软件、硬件与软件相结合的方法连接起来的系统。把存储系统分成若干个不同层次的目的是为了解决存储容量、存取速度和价格之间的矛盾。由高速缓冲存储器、主存储器、辅助存储器构成的三级存储系统可以分为两个层次，其中高速缓存和主存间称为Cache -主存存储层次(Cache存储系统)﹔主存和辅存间称为主存—辅存存储层次(虚拟存储系统)。 3．什么是半导体存储器?它有什么特点? 解:采用半导体器件制造的存储器，主要有MOS型存储器和双极型存储器两大类。半导体存储器具有容量大、速度快、体积小、可靠性高等特点。半导体随机存储器存储的信息会因为断电而丢失。 4.SRAM记忆单元电路的工作原理是什么?它和DRAM记忆单元电路相比有何异同点? 解: SRAM记忆单元由6个MOS 管组成，利用双稳态触发器来存储信息，

可以对其进行读或写，只要电源不断电，信息将可保留。DRAM记忆单元可以由4个和单个MOS管组成，利用栅极电容存储信息，需要定时刷新。 5．动态RAM为什么要刷新?一般有几种刷新方式?各有什么优缺点? 解:DRAM记忆单元是通过栅极电容上存储的电荷来暂存信息的，由于电容上的电荷会随着时间的推移被逐渐泄放掉，因此每隔一定的时间必须向栅极电容补充一次电荷，这个过程就叫做刷新。常见的刷新方式有集中式、分散式和异步式3种。集中方式的特点是读写操作时不受刷新工作的影响，系统的存取速度比较高;但有死区，而且存储容量越大，死区就越长。分散方式的特点是没有死区;但它加长了系统的存取周期，降低了整机的速度，且刷新过于频繁，没有充分利用所允许的最大刷新间隔。异步方式虽然也有死区，但比集中方式的死区小得多，而且减少了刷新次数，是比较实用的一种刷新方式。

计算机组成原理第五章单元测试(含答案)

计算机组成原理第五章单元测试(含答案) 第五章指令系统测试 1.在以下四种类型指令中，哪种指令的执行时间最长？（单选） A。RR型指令 B。RS型指令 C。SS型指令 D。程序控制类指令 2.程序控制类指令的功能是什么？（单选） A。进行算术运算和逻辑运算 B。进行主存与CPU之间的数据传送 C。进行CPU和I/O设备之间的数据传送 D。改变程序执行的顺序 3.单地址指令中，为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常需采用的寻址方式是什么？（单选）

A。立即数寻址 B。寄存器寻址 C。隐含寻址 D。直接寻址 4.以下哪个选项属于指令系统中采用不同寻址方式的目的？（单选） A。为了实现软件的兼容和移植 B。缩短指令长度，扩大寻址空间，提高编程灵活性 C。为程序设计者提供更多、更灵活、更强大的指令 D。丰富指令功能并降低指令译码难度 5.在寄存器间接寻址方式中，操作数存放在哪里？（单选） A。通用寄存器 B。主存 C。数据缓冲寄存器MDR D。指令寄存器 6.指令采用跳跃寻址方式的主要作用是什么？（单选） A。访问更大主存空间

B。实现程序的有条件、无条件转移 C。实现程序浮动 D。实现程序调用 7.以下哪种寻址方式有利于缩短指令地址码长度？（单选） A。寄存器寻址 B。隐含寻址 C。直接寻址 D。间接寻址 8.假设某条指令的一个操作数采用寄存器间接寻址方式， 假定指令中给出的寄存器编号为8，8号寄存器的内容为 1200H，地址1200H中的内容为12FCH，地址12FCH中的内 容为3888H，地址3888H中的内容为88F9H，则该操作数的 有效地址是什么？（单选） A。1200H B。12FCH C。3888H D。88F9H

计算机组成原理第五章课后题参考答案

第五章课后题参考答案 2．参见图5.15的数据通路。画出存数指令"STO R1，(R2)"的指令周期流程图，其含义是将寄存器R1的内容传送至（R2）为地址的主存单元中。标出各微操作信号序列。 图5.15 解："STO R1，(R2)"指令是一条存数指令，其指令周期流程图如下图所示：

3．参见图5.15的数据通路。画出存数指令"LAD (R3)，R0"的指令周期流程图，其含义是将(R3)为地址的主存单元的内容取至寄存器R0中。标出各微操作信号序列。 9.微地址转移逻辑表达式如下： μA8＝P1·IR6·T4 μA7＝P1·IR5·T4 μA6＝P2·C·T4 其中μA6～μA8为微地址寄存器相应位，P1和P2为判别标志，C为进位标志，IR6和IR5为指令寄存器的相应位，T4为时钟周期信号。说明上述逻辑表达式的含义，画出微地址转移逻辑图。 解： P1=1，按IR6、IR5转移 P2=1，按进位C转移 微地址转移逻辑图为：

11.已知某机采用微程序控制方式，其控制存储器容量为512×48(位)。微程序可在整个控制存储器中实现转移，可控制微程序转移的条件共4个，微指令采用水平型格式，后继微指令地址采用断定方式。请问: （1）微指令中的三个字段分别应为多少位？ （2）画出围绕这种微指令格式的微程序控制器逻辑框图。 解： （l）假设判别测试字段中每一位作为一个判别标志，那么由于有4个转移条件，故该字段为4位；又因为控存容量为512单元，所以下地址字段为9位。微命令字段则是：（48－4－9）= 35位。 （2）对应上述微指令格式的微程序控制器逻辑框图如下图所示。其中微地址寄存器对应下地址字，P字段即为判别测试字段，控制字段即为微命令字段，后两部分组成微指令寄存器。地址转移逻辑的输入是指令寄存器的OP码、各种状态条件以及判别测试字段所给的判别标志（某一位为1），其输出用于控制修改微地址寄存器的适当位数，从而实现微程序的分支转移（此例微指令的后继地址采用断定方式）。 12．今有4级流水线分别完成取指、指令译码并取数、运算、送结果四步操作，今假设完成各步操作的时间依次为100ns,100ns,80ns,50ns。

计算机组成原理第五章指令系统(含答案)

计算机组成原理第五章指令系统(含答案) 第五章指令系统 5.1指令系统概述及指令格式随堂测验 1、下列关于指令（机器指令）的描述中，正确的是（）（多选）A、是计算机系统中硬件与软件之间的接口 B、是程序员操作计算机硬件的接口 C、是XXX结构计算机实现“程序控制”原理的载体 D、是指挥计算机指令特定操作的命令 2、下列关于指令的描述中，正确的是（）（多选） A、指令的操作码定义了指令的功能 B、指令的地址码字段是不可缺少的 C、单地址指令只能处理一个数据 D、指令的地址码字段可以表示一个地址，也可以表示一个数据3、下列关于指令格式的描述中，正确的是（）（多选）A、对采用定长操作码的计算机而言，若需要支持65条指令，则其操作码字段最少需要7位 B、若指令中每个地址字段位均为4位，则对RR型指令而言，可以使用16个寄存器 C、指令字长确定的情况下，指

令的地址字段越多，则其位数就越少D、计算机硬件是影响指令格式设计的因素之一 5.2寻址方式及指令寻址随堂测验 1、直接寻址的无条件转移指令执行的效果是将将指令地点送入（）（单选）A、程序计数器PC B、地址寄存器MAR C、数据缓冲寄存器MDR D、偏移地址累加器 2、下列关于寻址方式的描述中，正确的是（）（多选） A、包括指令寻址方式和数据的寻址方式 B、形成指令和数据所在虚拟存储器地址的方法 C、形成指令和数据所在主存地址的方法 D、形成指令和数据在Cache地点的方法 3、下列关于指令寻址方式的描述中，正确的是（）（多选）A、指令的有效地址通过指令中形式地址字段给出 B、程序中有条件和无条件转移采用的就是跳跃寻址 C、指令的不同寻址方式需要通过寻址方式特征位来标识 D、顺序结构中CPU依次访问不同指令采用的就是顺序寻址 1

计算机组成原理第五章答案

计算机组成原理第五章答案 1. 概述 本文档为计算机组成原理第五章的答案总结，主要涵盖了 第五章的核心概念和问题解答。本章主要讨论了计算机的存储器层次结构和存储管理的相关内容。 2. 存储器层次结构 存储器层次结构指的是一系列不同速度、容量和成本的存 储设备，按照存储访问时间的大小排列成一种层次结构。通常由以下几个层次组成： 1.高速缓存（Cache）：位于CPU内部，容量较小但 速度非常快，用来暂时存放从内存中读取的指令和数据。 2.主存储器（Main Memory）：位于CPU外部，容量 较大但速度相对较慢，用来存放程序运行时需要的指令和 数据。 3.辅助存储器（Auxiliary Storage）：位于计算机外部， 包括硬盘、磁带等设备，容量较大但速度较慢，用来长期 存储大量的数据和程序。

4.寄存器（Register）：位于CPU内部，容量非常小 但速度非常快，用来存储CPU正在执行的指令和数据。 存储器层次结构的设计原则是利用成本较低的存储器来提 供更大的容量，同时保证需要最频繁访问的数据能够在速度最快的存储器中找到。 3. 存储管理 存储管理是指对计算机中的存储器进行组织和管理的过程，主要包括内存分配、地址映射和存储保护等方面。 3.1 内存分配 内存分配是指将程序运行所需的内存空间分配给程序的过程。常用的内存分配方式包括静态分配和动态分配。 •静态分配：在程序编译或装载时确定程序所需的内 存空间大小，并为其分配相应的内存空间。静态分配的优 点是效率高，但缺点是浪费内存资源，不能适应较大程序 的需求。 •动态分配：在程序运行时根据需要动态的分配和释 放内存空间。常见的动态分配方式有堆和栈两种方式。堆 分配是通过一些内存管理函数来进行的，栈分配则是通过

计算机组成原理第5章部分习题参考答案

第五章部分习题参考答案 【5-10】一个1K * 8的存储芯片需要多少根地址线，数据输入输出线？ 解： n = log1024 = 10 根。由于一次可读写8位数据，所以需要8根数据输入输出线。2【5-11】某计算机字长32位，存储容量64KB，按字编址的寻址范围是多少？若主存以字节编址，试画出主存字地址和字节地址的分配情况？ 解： 因为字长32位，所以64KB = 16KW，要表示16K个存储单元，需要14根地址线。所以按字编址的寻址范围是0000H ～ 3FFFH 。 若按字节编址，假设采用PC机常用的小端方案，则主存示意图如下： 【5-13】现有1024×1的存储芯片，若用它组成容量为16K×8的存储器。试求： (1)实现该存储器所需芯片数量 (2)若将这些芯片分装在若干块板上，每块板的容量是4K×8，该存储器所需的地址线的总位数是多少？其中几位用于选板？几位用于选片？几位用作片内地址？ 解： (1)需要16组来构成16K，共需芯片16×8 = 128片 (2)需要的地址线总位数是14位。因为共需4块板，所以2位用来选板，板内地址12位，片内地址10位。

1 每块板的结构如下图

2 4块板共同组成16K×8存储器的结构图 【5-15】某半导体存储器容量16K×8，可选SRAM芯片的容量为 4K ×4；地址总线A15～A0(A0为最低位)，双向数据总线D7～D0，由R/W线控制读写。设计并画出该存储器的逻辑图，并注明地址分配、片选逻辑和片选信号的极性。 解： 注：采用全译码方式方案 片内地片 A0 A1A3A2A8A9A7A6A5A4A12A15A14A13A11A10 00000000000000004K 1111111000011111 00001000000000004K 1000111111111111 4K0000000010000000 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 0 0 4K 1 1 1 1 1 1 1