单片机并行存储器扩展练习题
第3章单片机并行存储器扩展
（一）填空题
1.使用8KB×8位的RAM芯片，用译码法扩展64KB×8位的外部数据存储器，需要（8）
片存储芯片，共需使用（16 ）条地址线，其中（13 ）条用于存储单元选择，（3）条用于芯片选择。
2.三态缓冲器的三态分别是（低电平）、（高电平）和（高阻抗）。
3.80C51单片机系统整个存储空间由4部分组成，分别为（256 ）个地址单元的内部（数
据）存储器，（4kb ）个地址单元的内部（程序）存储器，（64kb）个地址单元的外部（数据）存储器，（60kb ）个地址单元的外部（程序）存储器。
4.在80C51单片机系统中，为外扩展存储器准备了（16）条地址线，其中低位地址线由
（p0口）提供，高位地址线由（P2口）提供。
5.在80C51单片机系统中，存储器并行外扩展涉及的控制信号有（ＡＬＥ）、（ＷＲ）、
（ＲＤ）、（ＰＳＥＮ）和（ＣＥ），其中用于分离低8位地址和数据的控制信号是（ＡＬＥ），它的频率是晶振频率的（６）分之一。
6.起止地址为0000H ~ 3FFFH的外扩展存储器芯片的容量是（１６ＫＢ）。若外扩展存
储器芯片的容量为2KB，起始地址为3000H，则终止地址应为（３７ＦＦＨ）。
7.与微型机相比，单片机必须具有足够容量的程序存储器是因为它没有（外存）。
8.在存储器扩展中，无论是线选法还是译码法，最终都是为扩展芯片的（片选）引脚端
提供信号。
9.由一片80C51和一片2716组成的单片机最小系统。若2716
存储芯片连接共需（１１）条地址线。除数据线外，系统中连接的信号线只有（ＰＳＥＮ）和（ＡＬＥ）。
（二）单项选择题
1. 下列有关单片机程序存储器的论述中，错误的是（Ｄ）
（A）用户程序保存在程序存储器中
（B）断电后程序存储器仍能保存程序
（C）对于程序存储器只使用MOVC一种指令
（D）执行程序需要使用MOVC指令从程序存储器中逐条读出指令
2. 下列有关单片机数据存储器的论述中，错误的是（Ａ）
（A）数据存储器只使用MOV指令进行读/写
（B）堆栈在数据存储器中开辟
（C）数据存储器只用于保存临时数据
（D）专用寄存器也是数据存储器的一部分
3. 在单片机系统中，1KB表示的二进制位数是（Ｄ）
（A）1000 （B）8×1000 （C）1024 （D）8×1024
4. 在下列信号中，不是供外扩展程序存储器使用的是（Ｄ）
（A（B（C）ALE （D
5. RAM是随机存储器的意思，随机存储器的准确含义是（Ｂ）
（A）存储器的各存储单元的存取时间相等
（B）可以在任何时刻随机读/写存储器内各存储单元
（C）随机表示既可读又可写
（D）随机是易失的意思，因为随机存储器具有易失的特点
6. 若在系统中只扩展一片Intel 2732（4K×8位），除应使用P0口的8条口线外，至少还应
使用P2口的口线（Ａ）
（A）4条（B）5条（C）6条（D）7条
7. 下列叙述中，不属于单片机存储器系统特点的是（Ｄ）
（A）程序和数据两种类型的存储器同时存在
（B）芯片内外存储器同时存在
（C）扩展数据存储器与片内数据存储空间重叠
（D）扩展程序存储器与片内程序存储空间重叠
8. 在80C51单片机系统中，为解决内外程序存储器衔接问题所使用的信号是（Ａ）
（A（B（C）ALE （D
简答题
1．MCS-51单片机应用系统中，外接程序存储器和数据存储器的地址空间允许重叠而不会发生冲突，为什么
2．外部存储器的片选方式有几种？各有哪些特点？
3．简述MCS-51单片机CPU访问外部扩展程序存储器的过程。
4．简述MCS-51单片机CPU访问外部扩展数据存储器的过程。
5．现要求为8031扩展2片2732作为外部程序存储器，试画出电路图，并指出各芯片的地址范围
１.答：因为单片机访问外部程序存储器与访问外部数据存储器（包括外部Ｉ＼Ｏ口）时，会分别产生ＰＳＥＮ与ＲＤ＼ＷＲ两类不同的控制信号，因此完结程序存储器的地址空间允许重叠儿不会发生冲突。
２：外部存储器的片选方式有线选法和译码法两种。线选法的特点是连接简单，不必专门设计逻辑电路，但是各个扩展芯片占有的空间地址不连续，因而地址空间利用率低。适用于扩展地址空间容量不太大的场合。译码法的特点是在Ｐ２口未被扩展芯片地址线占用的地址总线数量相同的情况下，可以比线选法扩展更多的芯片，而且可以使各个扩展芯片占有的空间地址连续，因而适用于扩展芯片数量多、地址空间容量大的复杂系统。
３：PO口作为地址数据复用的双向三态总线，用于输出程序存储器的低8位地址或输入指令，P2口具有输出锁存功能，用于输出程序存储器的高8位地址。当ALE有效（高电平）时，高8 位地址从P2口输出，低8位地址从P0口输出，在ALE的下降沿把p0口输出的低8位地址锁存起来，然后在ＰＳＥＮ有效时，选通外部程序存储器，将相应的单元数据送到Ｐ０口，ＣＰＵ在ＰＳＥＮ上升沿完成对P0口数据的采样。
4：
5
静态存储器扩展实验报告
静态存储器扩展实验报告告圳大学实验报深
微机原理与接口技术 课程名称： 静态存储器扩展实验实验项目名称： 信息工程学院学院： 专业：电子信息工程
指导教师：周建华 32012130334 学号：班级：电子洪燕报告人：班 2014/5/21 实验时间： 实验报告提交时间：2014/5/26 教务部制． 一．实验目的与要求： 1. 了解存储器扩展的方法和存储器的读/写。 2. 掌握CPU对16位存储器的访问方法。
二．实验设备 PC机一台，TD-PITE实验装置或TD-PITC实验装置一套，示波器一台。 三．实验原理VCC28A141WE27A122A1326A73A8254A6存储器是用来存储信息的A924A55A1123A46OE22A3762256A10218A2CS209A1部件，是计算机的重要组成部D719A010D618D011D517D112D416D213D315GND14管组成的是由MOS分，静态RAM触发器电路，每个触发器可以存放1位
信息。只要不掉电，所储存的信息就不会丢失。因此，静态RAM工作稳定，不要外加刷新电路，使用方便。 但一般SRAM 的每一个触发器是由6个晶体管组成，SRAM 芯片的集成度不会太高，目前较常用的有6116（2K×8位），图4.1 62256引脚图6268位）622532位。本验平台上选． 用的是62256，两片组成32K×16位的形式，共64K字节。 62256的外部引脚图如图4.1所示。 本系统采用准32位CPU，具有16位外部
数据总线，即D0、D1、…、D15，地址总线为BHE＃（＃表示该信号低电平有效）、BLE ＃、A1、A2、…、A20。存储器分为奇体和偶体，分别由字节允许线BHE＃和BLE＃选通。 存储器中，从偶地址开始存放的字称为规则字，从奇地址开始存放的字称为非规则字。处理器访问规则字只需要一个时钟周期，BHE＃和BLE＃同时有效，从而同时选通存储器奇体和偶体。处理器访问非规则字却需要
单片机系统扩展
第六章单片机系统扩展 通常情况下，采用MCS-51单片机的最小系统只能用于一些很简单的应用场合，此情况下直接使用单片机内部程序存储器、数据存储器、定时功能、中断功能，I/O端口；使得应用系统的成本降低。但在许多应用场合，仅靠单片机的内部资源不能满足要求，因此，系统扩展是单片机应用系统硬件设计中最常遇到的问题。 在很多复杂的应用情况下，单片机内的RAM ，ROM 和 I/O接口数量有限，不够使用，这种情况下就需要进行扩展。因此单片机的系统扩展主要是指外接数据存贮器、程序存贮器或I/O接口等，以满足应用系统的需要。 6.1 单片机应用系统 按照单片机系统扩展与系统配置状况，单片机应用系统可以分为最小应用系统、最小功耗系统、典型应用系统等。 最小应用系统，是指能维持单片机运行的最简单配置的系统。这种系统成本低廉、结构简单，常用来构成简单的控制系统，如开关状态的输入/输出控制等。对于片内有ROM/EPROM 的单片机，其最小应用系统即为配有晶振、复位电路和电源的单个单片机。对于片内无ROM/EPROM的单片机，其最小系统除了外部配置晶振、复位电路和电源外，还应当外接EPROM 或EEPROM作为程序存储器用。最小应用系统的功能取决于单片机芯片的技术水平。 单片机的最小功耗应用系统是指能正常运行而又功耗力求最小的单片机系统。 单片机的典型应用系统是指单片机要完成工业测控功能所必须具备的硬件结构系统。 6.1.1 8051/8751最小应用系统 MCS-51系列单片机的特点就是体积小，功能全，系统结构紧凑，硬件设计灵活。对于简单的应用，最小系统即能满足要求。 8051/8751是片内有ROM/EPROM的单片机，因此，用这些芯片构成的最小系统简单、可靠。 图6-1 8051/8751最小应用系统 用8051/8751单片机构成最小应用系统时，只要将单片机接上时钟电路和复位电路即可，如图6-1所示。由于集成度的限制，最小应用系统只能用作一些小型的控制单元。其应用特点： （1）有可供用户使用的大量I/O口线。因没有外部存储器扩展，这时EA接高电平，P0、P1、P2、P3都可作用户I/O口使用。
-单片机的并行扩展技术
第六章单片机的并行扩展技术 6·1 什么是并行外围扩展? 并行外围扩展有哪两种方式？这两种方式本质上的区别是什么？ 答：(1)并行外围扩展 单片机的并行外围扩展是指单片机与外围扩展单元采用并行接口的连接方式，数据传输为并行传送方式。并行扩展体现在扩展接口数据传输的并行性。 (2)并行外围扩展的方式 并行外围扩展方式有两种I/O方式与总线方式。题图6-1是80C5l两种并行外围扩展接口示意图。图中的并行口数据宽度为8位。 ①并行I/O口方式: I/O口并行扩展由I/O口完成与外围功能单元的并行数据传送任务，单片机与外围功能单元数据传送过程中的握手交互也由I/O口来完成的。 ②并行总线方式:并行扩展采用三总线方式，即数据传送由数据总线DB完成;外围功能单元寻址由地址总线AB完成;控制总线CB则完成数据传输过程中的传输控制，如读、写操作等。 (3)两种方式本质上的区别 两种并行外围扩展方式本质上的区别列于题表6-1中。 6·2 单片抗应用系统中有哪几种键盘类型?为什么这些键盘都是通过I/O 口扩展? 答: (1)单片机应用系统中的键盘类型 与通用计算机键盘相比，单片机应用系统中的键盘种类很多，键盘中按键数量的设置依系统操作要求而定。一般说来，单片机应用系统中键盘有独立式和行列式两种，如题图6-2 所示。
题图6-2 ①独立式键盘: 独立式键盘中，每个按键占用一根I/O口线，每个按键电路相对独立如题图6-2(a)所示。I/O口通过按键与地相连。I/O口有上拉电阻，无键按下时，引脚端为高电平;有键按下时，引脚端电平被拉低。1/0端口有内部上拉电阻时，外部可不接上拉电阻。 ②行列式键盘: 行列式键盘采用行列电路结构。行列交点处通过按键相连，列线为输出口，行线为输人口，如题图6-2(b)所示。列线口输出全零电平时，若没有键按下则行线引脚上全部为高电平"1"状态;若有任何一个按键按下则行线引脚上为非全"1"状态;在有键按下后，通过列线逐个送"0"，然后逐行检查哪根行线为"0"状态，即可查出是哪个键按下。 (2)键盘通过I/O口扩展 键盘所采用的I/O口并行扩展电路都是外设接口的典型电路。这类接口只有操作原理 时序，没有器件的时序协议，故而都适宜于通过I/O口扩展。 6·3 请叙述行列式键盘的工作原理。中断方式与查询方式的键盘其硬件和软件有何不同? 答: (1)行列式键盘的工作原理 行列式键盘采用行列电路结构。行列交点处通过按键相连，列线为输出口，行线为输入口，如题图6-2(b)申所示。 其工作原理是:列线口输出全零电平时，若没有键按下则行线引脚上全部为高电平"1"状态，若有任何一个按键按下则行线引脚上为非全"1"状态;在有键按下后，通过列线逐个送"0"，然后逐行检查哪根行线为"0"状态，即可查出是哪个键按下。 (2)中断方式与查询方式的键盘的区别 单片机对键盘的操作方式可分为查询方式和中断方式。题图6 - 2中为查询方式键盘的接口电路; 题图6-3所示为中断方式键盘的接口电路。 在查询方式中，单片机要不断查询键盘中有无键按下。中断方式下单片机不必查询键盘情况，只需开放键盘中断请求。当有键按下时，会请求中断，在中断服务程序中再检查是哪个键按下。
实验十四 存储器扩展机读写实验
实验十四存储器扩展机读写实验 一、实验目的 （1）通过阅读并测试示例程序，完成程序设计题，熟悉静态RAM的扩展方法。 （2）了解8086/8088与存储器的连接，掌握扩展存储器的读写方法。 二、实验内容 1.实验原理（62256RAM介绍） 62256是32*8的静态存储器，管脚如图所示。其中：A0~A14为地址线，DB0~DB7为数据线，/cs为存储器的片选，/OE为存储器数据输出选通信号，/WE为数据写入存储器信号。62256工作方式如下图。 /CS /WE /OE 方式DB-~DB7 H X X 未选中高阻 L H H 读写禁止高阻 L L H 写IN L H L 读OUT 2.实验内容 设计扩展存储电器的硬件连接图并编制程序，讲字符A~Z循环存入62256扩展RAM 中，让后再检查扩展存储器中的内容。 三、程序设计 编写升序，将4KB扩展存储器交替写入55H和0AAH。 程序如下： RAMADDR EQU 0000H RAMOFF EQU 9000H COUNT EQU 800H CODE SEGMENT ASSUME CS:CODE START: PROC NEAR MOV AX,RAMADDR MOV DS,AX MOV BX,RAMOFF MOV CX,COUNT MOV DL,55h MOV AX ,0AAH REP: MOV [BX],DL INC BX MOV [BX],AX INC BX LOOP REP JMP $ CODE ENDS END START 四、实验结果 通过在软件上调试，运行时能够看到内存地址的改变，证明此扩展的程序成功实现了。 五、实验心得
第3章 单片机并行存储器扩展练习题
第3章单片机并行存储器扩展 （一）填空题 1.使用8KB×8位的RAM芯片，用译码法扩展64KB×8位的外部数据存储器，需要（8） 片存储芯片，共需使用（16 ）条地址线，其中（13 ）条用于存储单元选择，（3）条用于芯片选择。 2.三态缓冲器的三态分别是（低电平）、（高电平）和（高阻抗）。 3.80C51单片机系统整个存储空间由4部分组成，分别为（256 ）个地址单元的内部（数 据）存储器，（4kb ）个地址单元的内部（程序）存储器，（64kb）个地址单元的外部（数据）存储器，（60kb ）个地址单元的外部（程序）存储器。 4.在80C51单片机系统中，为外扩展存储器准备了（16）条地址线，其中低位地址线由 （p0口）提供，高位地址线由（P2口）提供。 5.在80C51单片机系统中，存储器并行外扩展涉及的控制信号有（ＡＬＥ）、（ＷＲ）、 （ＲＤ）、（ＰＳＥＮ）和（ＣＥ），其中用于分离低8位地址和数据的控制信号是（ＡＬＥ），它的频率是晶振频率的（６）分之一。 6.起止地址为0000H ~ 3FFFH的外扩展存储器芯片的容量是（１６ＫＢ）。若外扩展存 储器芯片的容量为2KB，起始地址为3000H，则终止地址应为（３７ＦＦＨ）。 7.与微型机相比，单片机必须具有足够容量的程序存储器是因为它没有（外存）。 8.在存储器扩展中，无论是线选法还是译码法，最终都是为扩展芯片的（片选）引脚端 提供信号。 9.由一片80C51和一片2716组成的单片机最小系统。若2716片选信号CE接地，则该存 储芯片连接共需（１１）条地址线。除数据线外，系统中连接的信号线只有（ＰＳＥＮ）和（ＡＬＥ）。 （二）单项选择题 1. 下列有关单片机程序存储器的论述中，错误的是（Ｄ） （A）用户程序保存在程序存储器中 （B）断电后程序存储器仍能保存程序 （C）对于程序存储器只使用MOVC一种指令 （D）执行程序需要使用MOVC指令从程序存储器中逐条读出指令 2. 下列有关单片机数据存储器的论述中，错误的是（Ａ）
实验一扩展存储器读写实验
实验一：扩展存储器读写实验 一.实验要求 编制简单程序，对实验板上提供的外部存贮器（62256）进行读写操作。 二.实验目的 1．学习片外存储器扩展方法。 2．学习数据存储器不同的读写方法。 三.实验电路及连线 将P1.0接至L1。CS256连GND孔。 四.实验说明 1．单片机系统中，对片外存贮器的读写操作是最基本的操作。用户藉此来熟悉MCS51单片机编程的基本规则、基本指令的使用和使用本仿真实验系统调试程序的方法。 用户编程可以参考示例程序和流程框图。本示例程序中对片外存贮器中一固定地址单元进行读写操作，并比较读写结果是否一致。不一致则说明读写操作不可靠或该存储器单元不可靠，程序转入出错处理代码段（本示例程序通过熄灭一个发光二极管来表示出错）。读写数据的选用，本例采用的是55（0101，0101）与AA（1010，1010）。一般采用这两个数据的读写操作就可查出数据总线的短路、断路等，在实际调试用户电路时非常有效。 用户调试该程序时，可以灵活使用单步、断点和变量观察等方法，来观察程序执行的流程和各中间变量的值。 2．在I状态下执行MEM1程序，对实验机数据进行读写，若L1灯亮说明RAM读
写正常。 3．也可进入LCA51的调试工具菜单中的对话窗口，用监控命令方式读写RAM，在I状态执行SX0000↓ 55，SPACE，屏幕上应显示55，再键入AA，SPACE，屏幕上也应显示AA，以上过程执行效果与编程执行效果完全相同。 注：SX是实验机对外部数据空间读写命令。 4．本例中，62256片选接地时，存储器空间为0000~7FFFH。 五.实验程序框图 实验示例程序流程框图如下： 六.实验源程序： ORG 0000H LJMP START ORG 0040H START:
存储器和IO扩展实验,计算机组成原理
科技学院 课程设计实验报告 ( 2014--2015年度第一学期) 名称：计算机组成原理综合实验题目：存储器和I/O扩展实验 院系：信息工程系 班级： 学号： 学生姓名： 指导教师：李梅王晓霞 设计周数：一周 成绩： 日期：2015 年1 月
一、目的与要求 1. 内存储器部件实验 （1）熟悉ROM芯片和RAM芯片在功能和使用方法等方面的相同和差异之处；学习用编程器设备向EEPROM芯片内写入一批数据的过程和方法。 （2）理解并熟悉通过字、位扩展技术实现扩展存储器系统容量的方案； （3）了解静态存储器系统使用的各种控制信号之间正常的时序关系； （4）了解如何通过读、写存储器的指令实现对58C65 ROM芯片的读、写操作； （5）加深理解存储器部件在计算机整机系统中的作用。 2. I/O口扩展实验 学习串行口的正确设置和使用。 二、实验正文 1．主存储器实验内容 1．1实验的教学计算机的存储器部件设计（说明只读存储器的容量、随机读写器的容量，各选用了什么型号及规格的芯片、以及地址空间的分布） 在教学计算机存储器部件设计中，出于简化和容易实现的目的，选用静态存储器芯片实现内存储器的存储体，包括唯读存储区（ROM，存放监控程序等） 和随读写存储区（RAM）两部分，ROM存储区选用4片长度8位、容量8KB 的58C65芯片实现，RAM存储区选用2片长度8位、容量2KB的6116芯片 实现，每2个8位的芯片合成一组用于组成16位长度的内存字，6个芯片被分 成3组，其地址空间分配关系是：0-1777h用于第一组ROM，固化监控程序， 2000-2777h用于RAM，保存用户程序和用户数据，其高端的一些单元作为监 控程序的数据区，第二组ROM的地址范围可以由用户选择，主要用于完成扩 展内存容量（存储器的字、位扩展）的教学实验。 1．2扩展8K字的存储空间，需要多少片58C65芯片，58C65芯片进行读写时的特殊要求 要扩展8K字的存储空间，需要使用2片（每一片有8KB容量，即芯片内由8192个单元、每个单元由8个二进制位组成）存储器芯片实现。对 58C65 ROM芯片执行读操作时，需要保证正确的片选信号（/CE）为低点平， 使能控制信号（/OE）为低电平，读写命令信号（/WE）为高电平，读58C65 ROM 芯片的读出时间与读RAM芯片的读出时间相同，无特殊要求；对58C65 ROM 芯片执行写操作时，需要保证正确的片选信号（/CE）为低电平，使能控制信 号（/OE）为高电平，读写命令信号（/WE）为低电平，写58C65 ROM芯片的 维持时间要比写RAM芯片的操作时间长得多。为了防止对58C65 ROM芯片执 行误写操作，可通过把芯片的使能控制引脚（/OE）接地来保证，或者确保读 写命令信号（/WE）恒为高电平。 1．3在实验中思考为何能用E命令直接写58C65芯片的存储单元，而A命令则有时不正确；
MCS-51单片机存储器的扩展
第八章MCS-51单片机存储器的扩展 第一节MCS-51单片机存储器的概述 (一)学习要求 1、熟悉MCS-51 单片机的系统总线及系统总线扩展结构 2、掌握常用的片选方法：线选法和全地址译码法。 （二）内容提要 1、三总线的扩展方法 单片机内资源少，容量小，在进行较复杂过程的控制时，它自身的功能远远不能满足需要。为此，应扩展其功能。 MCS-51单片机的扩展性能较强，根据需要，可扩展。三总线是指地址总线、数据总线、控制总线。 1）地址总线 MCS-51 单片机地址总线宽度为16 位，寻址范围为64K。 地址信号：P0 作为地址线低8 位，P2 口作为地址线高8 位。 2）数据总线 MCS-51 单片机的数据总线宽度为8 位。 数据信号：P0 口作为8 位数据口，P0 口在系统进行外部扩展时与低8 位地址总线分时复用。 3）控制总线 主要的控制信号有/WR 、/RD 、ALE 、/PSEN 、/EA 等。 2、系统的扩展能力 MCS-51 单片机地址总线宽度为16 位，因此它可扩展的程序存储器和数据存储器的最大容量是64K（２１６）。 １）线选法 线选法就是将多余的地址总线（即除去存储容量所占用的地址总线外）中的某一根地址线作为选择某一片存储或某一个功能部件接口芯片的片选信号线。一定会有一些这样的地址线，否则就不存在所谓的“选片”的问题了。每一块芯片均需占用一根地址线，这种方法适用于存储容量较小，外扩芯片较少的小系统，其优点是不需地址译码器，硬件节省，成本低。缺点是外扩器件的数量有限，而且地址空间是不连续的。 ２）全地址译码法 由于线选法中一根高位地址线只能选通一个部件，每个部件占用了很多重复的地址空间，从而限制了外部扩展部件的数量。采用译码法的目的是减少各部件所占用的地址空间，以增加扩展部件的数量。 ３）译码器级连 当组成存储器的芯片较多，不能用线选法片选，又没有大位数译码器时，可采用多个小位数译码器级连的方式进行译码片选． ４）译码法与线选法的混合使用 译码法与线选法的混合使用时，凡用于译码的地址线就不应再用于线选，反之，已用于线选的地址线就不应再用于译码器的译码输入信号． （三）习题与思考题 1. 简要说明MCS-51 单片机的扩展原理。
毕业设计83吉林建筑工程学院存储器扩展系统设计
《微机原理及其应用》课程设计论文格式 共包括以下两个部分： （一）论文部分 一、封面 具体格式见下面样例。 二、正文 论文的主体部分，针对所做的设计题目进行相应的论述。具体格式见下面样例。 三、总结 对完成的课程设计的总结和体会，字数要求在300～500字之间。 四、参考文献 在设计过程中，查阅的资的列表，要求3篇以上。 （二）图纸部分 图纸要求： 1、以标准的A3白图纸打印，尺寸：420×297(mm) 2、图纸布局如下图所示： 3、右下图标尺寸及欺项目如下：
微机原理 课 程 设 计 论 文 姓名：翁元炉 班级：信工042 学号：32 指导教师：陈伟利 日期：
目录 一、课程设计题目及要求 (1) 1、题目 (1) 2、课程设计要求 (1) 二、课程设计目的 (1) 三、8086芯片及相关外围器件选用介绍 (1) 1、8086芯片 (1) 2、2864芯片（EEPROM） (8) 3、6264芯片（静态RAM） (9) 4、键盘/显示器接口芯片8279 (11) 5、译码器74LS138 (13) 6、地址锁存器74LS373 (14) 7、LED数码管显示 (15) 8、键盘接口设计 (15) 四、系统软件设计……………………………………………… 五、总结………………………………………………………… 六、参考文献…………………………………………………… （另附总电路图一张）
一、课程设计题目及要求 1、题目：存储器扩展系统设计 2、课程设计要求 1）可以用键盘向存储器内写入和读出数据，并用LED数据管显示。 2）数据输入可用10进制或16进制（可选）。 3）地址采用16进制显示。 采用1片6164（RAM）和1片2864（EEROM）对8086进行外围存储器扩展，使学生进一步理解扩展存储器的硬件连接方法和级联硬件连接方法。同时，本设计还使用8279键盘/显示接口芯片为8086扩展了16个键盘和6位7段数码管显示块。方便在程序调试时，对程序进行测试。通过本设计使设计同学了解8086的外围硬件设计的全过程，加深学生对8086及相关的外围器件认识和理解。为将来走向工作出岗位打下坚实的基础。 二、课程设计目的： 1．通过《微型计算机原理及应用》课程设计，使学生能够进一步了解微型计算机工作原理, 微型计算机的硬件结构及微型计算机软件编程。 2．要求学生根据接口电路的硬件要求进行计算机的汇编语言程序设计，使学生的软件编程能力得到加强,对接口电路的综合应用能力有较大提高。 三、8086芯片及相关外围器件选用介绍 1、8086芯片 8086是一个40管脚的器件，外部采用40芯双列直插式封装。图一是8086的引脚图，括号内为最大模式下引脚的定义。为了便于组成不同规模的系统，Intel公司为8086设计了两种工作模式。在不同的工作模式下，管脚的定义不
基于单片机的系统扩展
基于单片机的系统扩展 一、实验目的1、学习片外存贮器扩展方法。2、学习数据存贮器不同的 读写方法。3、学习片外程序存贮器的读方法。二、实验内容1.实验原理图： 2、实验内容（1）使用一片2764EPROM，作为片外扩展的程序存贮器，对 其进行读。（2）使用一片6264RAM，作为片外扩展的数据存贮器，对其进 行读写(使用键盘监控命令和程序运行两种方法)。3、实验说明（1）在使用键 盘监控命令读片外扩展的程序存贮器2764 中内容时，由于本系统中该程序存 贮器作为用户目标系统的程序存贮器，因此DVCC 系统必须处于仿真2 状态， 即H.....态，用MEM 键即可读出。（2）在使用键盘监控命令读写片外扩展的 数据存贮器6264 中的内容时，由于本系统中该数据存贮器作为用户目标系统 的数据存贮器，因此DVCC 系统处于仿真1 态(P.....态)或仿真2 态(H.....态)，用ODRW 键即可读写。（3）读写数据的选用。本实验采用的是 55H(0101，0101)与AAH(1010，1010)，一般采用这两个数据的读写操作就可 查出数据总线的短路、断路等，在实验调试用户电路时非常有效。（4）在仿 真1 态即P.....状态下，编写程序对片外扩展的数据存贮器进行读写，若L1 灯 闪动说明RAM 读写正常。三、程序程序清单：ORG 0C80H MOV DPTR,#8000H MOV R6,#0FH MOV A,#55HRAM1: MOV R7,#0FFHRAM2: MOVX @DPTR,A CLR P1.0 INC DPTR DJNZ R7,RAM2 DJNZ R6,RAM1 MOV DPTR,#8000H MOV R6,#0FHRAM3: MOV R7,#0FFHRAM4: MOVX A,@DPTR CJNE A,#55H,RAM6 SETB P1.0 INC DPTR DJNZ R7,RAM4 DJNZ R6,RAM3RAM5: CLR P1.0 CALL DELAY SETB P1.0 CALL DELAY SJMP RAM5DELAY: MOV R5,#0FFHDELAY1: MOV R4,#0FFH DJNZ R4,$ DJNZ R5,DELAY1 RETRAM6: SETB P1.0 SJMP RAM6 END 四、实验步骤1、片外
存储器扩展电路设计
存储器扩展电路设计 (１）程序存储器的扩展 单片机应用系统中扩展用的程序存储器芯片大多采用ＥＰＲＯＭ芯片。其型号有： 2716，2732，2764，27128，27258，其容量分别为２k,4k,8k,16k32k。在选择芯片时要考虑ＣＰＵ与ＥＰＲＯＭ时序的匹配。８０３１所能读取的时间必须大于ＥＰＲＯＭ所要求的读取时间。此外，还需要考虑最大读出速度，工作温度以及存储器容量等因素。在满足容量要求时，尽量选择大容量芯片，以减少芯片数量以简化系统。综合以上因素，选择２７６４芯片作为本次设计的程序存储器扩展用芯片。 单片机规定Ｐ0口提供８为位地址线，同时又作为数据线使用，所以为分时用作低位地址和数据的通道口，为了把地址信息分离出来保存，以便为外接存储器提高低８位的地址信息，一般采用７４ＬＳ３７３芯片作为地址锁存器，并由ＣＰＵ发出允许锁存信号ALE的下降沿，将地址信息锁存入地址锁存器中。 由以上分析，采用２７６４EPROM 芯片的程序存储器扩展电路框图如下所示： 扩展2764电路框图 (２）数据存储器的扩展 由于８０３１内部ＲＡＭ只有１２８字节，远不能满足系统的要求。需要扩
展片外的数据存储器。单片机应用系统数据存储器扩展电路一般采用6116,6262静态RAM数据存储器。本次设计选用６２６４芯片作为数据存储器扩展用芯片。其扩展电路如下所示： OE 扩展6264电路框图 (３）译码电路 在单片机应用系统中，所有外围芯片都通过总线与单片机相连。单片机数据总线分时的与各个外围芯片进行数据传送。故要进行片选控制。由于外围芯片与数据存储器采用统一编址，因此单片机的硬件设计中，数据存储器与外围芯片的地址译码较为复杂。可采用线选法和全地址译码法。线选法是把单独的地址线接到外围芯片的片选端上，只要该地址线为低电平，就选中该芯片。线选法的硬件结构简单，但它所用片选线都是高位地址线，它们的权值较大，地址空间没有充分利用，芯片之间的地址不连续。对于ＲＡＭ和Ｉ／Ｏ容量较大的应用系统，当芯片所需的片选信号多于可利用的地址线的时候，多采用全地址译码法。它将低位地址作为片内地址，而用译码器对高位地址线进行译码，译码器输出的地址选择线用作片选线。 本设计采用全地址译码法的电路分别如下图所示： （4）存储器扩展电路设计 8031单片机所支持的存储系统起程序存储器和数据存储器为独立编址。 该设计选用程序存储器2764和数据存储器6264组成8031单片机的外存储器扩展电路， 单片机外存储器扩展电路如下： （5）Ｉ／Ｏ扩展电路设计 (a).通用可编程接口芯片８１５５
微机原理实验---存储器的扩展实验
深圳大学实验报告 课程名称：_____________ 微机计算机设计__________________ 实验项目名称：静态存储器扩展实验______________ 学院：_________________ 信息工程学院____________________ 专业：_________________ 电子信息工程____________________ 指导教师：____________________________________________ 报告人：________ 学号：2009100000班级：＜1＞班 实验时间：_______ 2011.05. 05 实验报告提交时间：2011. 05. 31 教务处制 一、实验目的 1. 了解存储器扩展的方法和存储器的读/ 写。 2. 掌握CPU寸16位存储器的访问方法。 二、实验要求
编写实验程序，将OOOOH H OOOFH共16个数写入SRAM的从0000H起始的一段空间中，然后通过系统命令查看该存储空间，检测写入数据是否正确。 三、实验设备 PC 机一台，TD-PITE 实验装置或TD-PITC 实验装置一套。 四、实验原理 1、存储器是用来存储信息的部件，是计算机的重要组成部分，静态RAM是由MOS 管组成的触发器电路，每个触发器可以存放1 位信息。只要不掉电，所储存的信息就不会丢失。此，静态RAM工作稳定，不要外加刷新电路，使用方便。 2、本实验使用两片的62256芯片，共64K字节。本系统采用准32位CPU具有16 位外部数据总线，即D0 D1、…、D15,地址总线为BHE^(#表示该信号低电平有效)、BLE#、A1、A2、…、A20。存储器分为奇体和偶体，分别由字节允许线BH四和BLE#选通。存储器中，从偶地址开始存放的字称为规则字，从奇地址开始存放的字称为非规则字。处理器访问规则字只需要一个时钟周期，BH即和BLE #同时有效，从而同时选通存储器奇体和偶体。处理器访问非规则字却需要两个时钟周期，第一个时钟周期BH即有效，访问奇字节；第二个时钟周期BLE#有效，访问偶字节。处理器访问字节只需要一个时钟周期，视其存放单元为奇或偶，而BH四或BLE#有效，从而选通奇体或偶体。 五、实验过程 1、按图接线好电路。 2. 编写实验程序，经编译、链接无误后装入系统。 实验部分代码如下： STACK SEGMENT STACK DW 32 DUP(?) STACK ENDS CODE SEGMENT START PROC FAR ASSUME CS:CODE MOV AX, 8OOOH ; MOV DS, AX AAO: MOV SI, OOOOH ; MOV CX, OO1OH MOV AX, OOOOH AA1: MOV [SI], AX
静态存储器扩展实验报告
静态存储器扩展实验报告
深圳大学实验报告 实验报告提交时间：2014/5/26 教务部制
一．实验目的与要求： 1. 了解存储器扩展的方法和存储器的读 / 写 2. 掌握 CPU 对 16 位存储器的访问方法。 二．实验设备 PC 机一台， TD-PITE 实验装置或 TD-PITC 实验 装置 一套，示波器一台。 触发器电路，每个触发器可以存放 1 位信息 只要不掉电， 所储存的信息就不会丢失。 因此， 静态 RAM 工作稳定，不要外加刷新电路，使用 方便 但一般 SRAM 的 每一个触发器是由 6 个晶体管 组成， SRAM 芯片的集成度不会太高， 目前较常用的有 6116 （2K ×8 位）， 图 4.1 62256 引脚图 6264（8K ×8 位）和 62256（32K ×8 位）。本实 验平台上选 用的是 62256，两片组成 32K ×16 位的形式， 共 64K 字节。 62256 的外部引脚图如图 4.1 所示。 三．实验原理 存储器是用来存储信息的 部件，是计算机的重要组成部 分，静态 RAM 是由 MOS 管组成的 A14 A12 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND 1 28 2 27 3 26 4 2 5 5 24 6 23 78 62256 2221 9 20 10 19 11 18 12 17 13 16 14 15 VCC WE A13 A8 A9 A11 OE A10 CS D7 D6 D5 D4 D3
DATA D15:D0
CS# WR# DATA D15:D8 D7:D0 DATA D15:D8 D7:D0 写规则字（左）和非规则字（右）简图4.2 单时序图
存储器扩展实验
存储器扩展实验 1．实验目的 1. 了解存储器的扩展方法及其对存储器的读/写。 2. 掌握CPU对8/16位存储器的访问方法。 2．实验设备 PC机一台，TD-PITC实验箱。 3．实验内容 编写程序，往扩展存储器中传送有规律的数据（如5555H、AAAAH或顺序递增的数据等，以便于观察写入是否正确），然后通过Tdpit软件中的“扩展存储区数据显示窗口”查看该存储空间，检测写入数据是否正确。 1）循环传送16位规则字到扩展存储器（共32768个字）； 2）循环传送16位非规则字到扩展存储器（共32768个字）； 3）循环传送字节数据到扩展存储器（共32768个字节）。 关于规则字和非规则字的含义见以下16位存储器操作的说明。 4．实验原理 1）SRAM 62256介绍 SRAM（静态RAM）的基本存储元是由MOS管组成的触发器电路构成，每个触发器可以存放1位信息。只要不掉电，所储存的信息就不会丢失。目前较常用的SRAM有6116（2K×8），6264（8K×8）和62256（32K×8）。TD-PITC实验箱内使用了2片62256构成32K×16的扩展存储器模块。62256的引脚如图1所示。 图1 62256引脚图 2）16位总线的存储器接口 TD-PITC实验箱中的16位系统总线提供了XA1～XA20、#BHE、#BLE、MY0等信号用于扩展存储器的读写操作。MY0是系统为扩展存储器提供的片选信号，其地址空间为D8000H～DFFFFH，XA1～XA20提供了16位（2字节）存储单元的地址，#BHE和#BLE用来确定访问16位存储单元中的低8位还是高8位，#BLE有效时允许访问低8位（D7-D0），#BHE有效时允许访问高8位（D15-D8）。其对应关系如表1所示。
静态存储器扩展实验报告记录
静态存储器扩展实验报告记录
————————————————————————————————作者：————————————————————————————————日期：
深圳大学实验报告 课程名称：微机原理与接口技术 实验项目名称：静态存储器扩展实验 学院：信息工程学院 专业：电子信息工程 指导教师：周建华 报告人：洪燕学号：2012130334 班级：电子3班 实验时间：2014/5/21 实验报告提交时间：2014/5/26 教务部制
一．实验目的与要求： 1. 了解存储器扩展的方法和存储器的读/写。 2. 掌握CPU 对16位存储器的访问方法。 二．实验设备 PC 机一台，TD-PITE 实验装置或TD-PITC 实验装置一套，示波器一台。 三．实验原理 存储器是用来存储信息的部件，是计算机的重要组成部分，静态RAM 是由MOS 管组成的触发器电路，每个触发器可以存放1位信息。只要不掉电，所储存的信息就不会丢失。因此，静态RAM 工作稳定，不要外加刷新电路，使用方便。 但一般SRAM 的每一个触发器是由6个晶体管组成，SRAM 芯片的集成度不会太高，目前较常用的有6116（2K ×8位）， 图4.1 62256引脚图 6264（8K ×8位）和62256（32K ×8位）。本实验平台上选 用的是62256，两片组成32K ×16位的形式，共64K 字节。 62256的外部引脚图如图4.1所示。 本系统采用准32位CPU ，具有16位外部数据总线，即D0、D1、…、D15，地址总线为BHE ＃（＃表示该信号低电平有效）、BLE ＃、A1、A2、…、A20。存储器分为奇体和偶体，分别由字节允许线BHE ＃和BLE ＃选通。 存储器中，从偶地址开始存放的字称为规则字，从奇地址开始存放的字称为非规则字。处理器访问规则字只需要一个时钟周期，BHE ＃和BLE ＃同时有效，从而同时选通存储器奇体和偶体。处理器访问非规则字却需要两个时钟周期，第一个时钟周期BHE ＃有效，访问奇字节；第二个时钟周期BLE ＃有效，访问偶字节。处理器访问字节只需要一个时钟周期，视其存放单元为奇或偶，而BHE ＃或BLE ＃有效，从而选通奇体或偶体。写规则字和非规则字的简单时序图如图4.2所示。 D15:D0 CS#WR#DATA D15:D8 D7:D0 CS#WR#DATA 图4.2 写规则字（左）和非规则字（右）简单时序图 A14A12A7A6A5A4A3A2A1A0D0D1D2GND 1234567891011121314 2827262524232221201918171615 VCC WE A13A8A9A11OE A10CS D7D6D5D4D3 62256
51单片机实验-实验五 存储器扩展实验
实验5 存储器扩展实验 一、实验目的 1.掌握PC存储器扩展的方法。 2.熟悉6264芯片的接口方法。 3.掌握8031内部RAM和外部RAM的数据操作 二、实验设备 PC机、星研Star16L仿真器系统+仿真头PODPH51(DIP)、EL-Ⅱ型通用接口板实验电路，PROTEUS仿真软件。 三、实验仿真： 1）proteus仿真电路图 2）实验程序 ;NAME T7_1_RAM ORG 0000H START: MOV DPTR,#7000H ;起始地址送DPTR LOOP1: MOV A,#00H ;置数据初值 LOOP: MOVX @DPTR,A ADD A,#01H ;数据加一 INC DPTR ;地址加一 MOV R0,DPH CJNE R0,#80H,LOOP ;数据是否写完,没写完则继续 SS: SJMP SS END 3）仿真结果
运行上面的程序，由于设定起始地址为7000，而P2.0~P2.4分别作为地址线A8~A12，P2.5~P2.7分别接74ls138的ABC三个口，且38译码器的Y2接6264-U3的片选口CE，与接6264-U4的片选口CE，所以此时CBA为011，则选择的存储器为U4，将00~FF这组数据分别送到U4的以7000H为起始地址的单元中，并循环放置（即proteus仿真结果中的1000H 地址）；若将程序中的起始地址改为5000H，检验是否写完数据的数值#80H改为#60H，则此时CBA为010，此时选择的是U3存储器，结果与选择U4时一样。证明这些地址都可用，如果不可用，则在写入数据时所有地址单元中的数值保持为FF。 四、实验台操作 1）接线 实验台已将内部线路接好，可用地址范围为4000~7FFFH 2）实验结果 实验结果基本与仿真结果一致。
计算机组成原理实验报告册
实验一监控程序与汇编实验 实验时间：第周星期年月日节实验室：实验台： （以上部分由学生填写，如有遗漏，后果由学生本人自负） 1、实验目的 1）了解教学计算机的指令格式、指令编码、选择的寻址方式和具体功能。 2）了解汇编语言的语句与机器语言的指令之间的对应关系，学习用汇编语言设计程序的过程和方法。 3）学习教学机监控程序的功能、监控命令的使用方法，体会软件系统在计算机组成中的地位和作用。 2、实验平台 硬件平台：清华大学TEC-XP实验箱的MACH部分 软件平台：监控程序pcec16.exe、PC端指令集仿真软件 3、实验要求 1）学习联机使用TEC-XP 教学实验系统和仿真终端软件https://www.360docs.net/doc/d04579693.html,； 2）使用监控程序的R 命令显示/修改寄存器内容、D 命令显示存储器内容、E 命令修改存储器内容； 3）使用A 命令写一小段汇编程序，使用U命令观察汇编码与机器码之间的关系，用G 命令连续运行该程序，用T命令单步运行并观察程序单步执行情况。 **代码不得写到0000——1FFF的地址单元中，如有违反将被取消当堂成绩 4、操作步骤及实验内容 1）实验箱功能开关设置及联机操作： 1. 将实验箱COM1口与PC机相连； 2. 设置功能状态开关为00110； 3. 于PC端运行Pcec16.exe； 4. 按RESET，START键，若PC端出现如下输出（如图1.1所示），则操作成功； 图1.1 2）仿真软件相关操作：
1. 在项目文件夹找到tec2ksim.exe并启动； 图2.1 2. 点击文件-启动监控程序； 图2.2 4.若PC端出现如下输出（如图2.3所示），则操作成功；
微机原理实验---存储器的扩展实验
深圳大学实验报告 课程名称：微机计算机设计 实验项目名称：静态存储器扩展实验 学院：信息工程学院 专业：电子信息工程 指导教师： 报告人：学号：2009100000班级：<1>班实验时间：2011. 05. 05 实验报告提交时间：2011. 05. 31 教务处制
一、实验目的 1. 了解存储器扩展的方法和存储器的读/写。 2. 掌握CPU对16位存储器的访问方法。 二、实验要求 编写实验程序，将0000H～000FH 共16 个数写入SRAM 的从0000H 起始的一段空间中，然后通过系统命令查看该存储空间，检测写入数据是否正确。 三、实验设备 PC 机一台，TD-PITE 实验装置或TD-PITC 实验装置一套。 四、实验原理 1、存储器是用来存储信息的部件，是计算机的重要组成部分，静态RAM 是由MOS 管组成的触发器电路，每个触发器可以存放1 位信息。只要不掉电，所储存的信息就不会丢失。此，静态RAM 工作稳定，不要外加刷新电路，使用方便。 2、本实验使用两片的62256芯片，共64K 字节。本系统采用准32 位CPU，具有16 位外部数据总线，即D0、D1、…、D15，地址总线为BHE＃（＃表示该信号低电平有效）、BLE＃、A1、A2、…、A20。存储器分为奇体和偶体，分别由字节允许线BHE＃和BLE＃选通。存储器中，从偶地址开始存放的字称为规则字，从奇地址开始存放的字称为非规则字。处理器访问规则字只需要一个时钟周期，BHE＃和BLE ＃同时有效，从而同时选通存储器奇体和偶体。处理器访问非规则字却需要两个时钟周期，第一个时钟周期BHE＃有效，访问奇字节；第二个时钟周期BLE＃有效，访问偶字节。处理器访问字节只需要一个时钟周期，视其存放单元为奇或偶，而BHE＃或BLE＃有效，从而选通奇体或偶体。 五、实验过程 1、按图接线好电路。 2. 编写实验程序，经编译、链接无误后装入系统。 实验部分代码如下： STACK SEGMENT STACK DW 32 DUP(?) STACK ENDS CODE SEGMENT START PROC FAR ASSUME CS:CODE MOV AX, 8000H ; MOV DS, AX AA0: MOV SI, 0000H ; MOV CX, 0010H MOV AX, 0000H AA1: MOV [SI], AX
静态存储器扩展实验报告
静态存储器扩展实验报告 一、实验目的 1．掌握单片机系统中存储器扩展的方法； 2．掌握单片机内部RAM和外部RAM之间数据传送的特点。 二、软件、硬件环境要软件、硬件环境要求 1、软件环境要求 Windows XP操作系统以及Keil C51 单片机集成开发环境。 2、硬件环境要求 电脑一台，TD-51单片机系统。 三、实验内容 编写实验程序，在单片机内部一段连续RAM 空间30H～3FH 中写入初值00H～0FH，然后将这16 个数传送到RAM 的0000H～000FH 中，最后再将外部RAM 的0000H～000FH 空间的内容传送到片内RAM 的40H～4FH 单元中。 四、实验原理 存储器是用来存储信息的部件，是计算机的重 要组成部分，静态RAM 是由MOS 管组成的触发器电 路，每个触发器可以存放1 位信息。只要不掉电，所 储存的信息就不会丢失。因此，静态RAM工作稳定， 不要外加刷新电路，使用方便。但一般SRAM 的每一 个触发器是由6个晶体管组成，SRAM 芯片的集成度不 会太高，目前较常用的有6116（2K×8 位），6264 （8K×8 位）和62256（32K×8位）。本实验以62256 为例讲述单片机扩展静态存储器的方法。 SST89E554RC 内部有1K 字节RAM，其中768 字 节（00H～2FFH）扩展RAM 要通过MOVX指令进行间接 寻址。内部768 字节扩展RAM 与外部数据存储器在空间上重叠，这要通过AUXR 寄存器的EXTRAM 位进行切换，AUXR 寄存器说明如下： EXTRAM：内部/外部RAM 访问 0：使用指令MOVX @Ri/@DPTR 访问内部扩展RAM，访问范围00H～2FFH，300H 以上的空间为外部数据存储器； 1：0000H～FFFFH 为外部数据存储器。 AO：禁止/使能ALE 0：ALE 输出固定的频率；