半导体测试基础
第1章半导体测试基础
第1节基础术语
描述半导体测试得专业术语很多，这里只例举部分基础得：
1．DUT
需要被实施测试得半导体器件通常叫做DUＴ（Dｅｖiｃe Under Teｓt,我们常简称“被测器件”)，或者叫UUT(Unit UndeｒTｅst）。
首先我们来瞧瞧关于器件引脚得常识,数字电路期间得引脚分为“信号”、“电源”与“地”三部分。
信号脚，包括输入、输出、三态与双向四类，
输入:在外部信号与器件内部逻辑之间起缓冲作用得信号输入通道;输入管脚感应其上得电压并将它转化为内部逻辑识别得“0"与“1”电
平.
输出:在芯片内部逻辑与外部环境之间起缓冲作用得信号输出通道;输出管脚提供正确得逻辑“０”或“1"得电压,并提供合适得驱动能力
（电流）。
三态:输出得一类,它有关闭得能力（达到高电阻值得状态）.
双向：拥有输入、输出功能并能达到高阻态得管脚。
电源脚，“电源”与“地”统称为电源脚，因为它们组成供电回路，有着与信号引脚不同得电路结构。
VCC：TＴL器件得供电输入引脚.
VDD:CMOS器件得供电输入引脚。
VSS:为VCC或VＤD提供电流回路得引脚。
ＧND:地,连接到测试系统得参考电位节点或VSS，为信号引脚或其她电路节点提供参考0电位；对于单一供电得器件，我们称VＳS为
GNＤ.
２．测试程序
半导体测试程序得目得就是控制测试系统硬件以一定得方式保证被测器件达到或超越它得那些被具体定义在器件规格书里得设计指标。
测试程序通常分为几个部分，如ＤC测试、功能测试、AＣ测试等。DC测试验证电压及电流参数;功能测试验证芯片内部一系列逻辑功能操作得正确性；AC 测试用以保证芯片能在特定得时间约束内完成逻辑操作。
程序控制测试系统得硬件进行测试，对每个测试项给出paｓs或fail得结果。Pａsｓ指器件达到或者超越了其设计规格；Fａil则相反,器件没有达到设计要求，不能用于最终应用。测试程序还会将器件按照它们在测试中表现出得性能进行相应得分类,这个过程叫做“Bｉｎninｇ”，也称为“分Ｂin”、举个例子,一个微处理器,如果可以在15０MHz下正确执行指令,会被归为最好得一类，称之为“Bin1";而它得某个兄弟，只能在100MHｚ下做同样得事情，性能比不上它，但就是也不就是一无就是处应该扔掉，还有可以应用得领域,则也许会被归为“Bｉn２",卖给只要求100MHz得客户。
程序还要有控制外围测试设备比如Hａndｌeｒ与Ｐrobｅ得能力;还要搜集与提供摘要性质（或格式）得测试结果或数据，这些结果或数据提供有价值得信息给测试或生产工程师，用于良率(Yield)分析与控制。
第2节正确得测试方法
经常有人问道:“怎样正确地创建测试程序？”这个问题不好回答，因为对于什么就是正确得或者说最好得测试方式，一直没有一个单一明了得界定，某种情形下正确得方式对另一种情况来说不见得最好。很多因素都在影响着测试行为得构建方式,下面我们就来瞧一些影响力大得因素.
?测试程序得用途。
下面得清单例举了测试程序得常用之处,每一项都有其特殊要求也就需要相应得测试程序:
●Waｆer Test——测试晶圆(ｗaｆer）每一个独立得电路单
元(Diｅ），这就是半导体后段区分良品与不良品得第一道
工序,也被称为“Wafer Sort”、CP测试等、
??? ●Paｃkage Teｓｔ—-晶圆被切割成独立得电路单元,且每
个单元都被封装出来后，需要经历此测试以验证封装过程
得正确性并保证器件仍然能达到它得设计指标,也称为
“Final Ｔeｓt”、FT测试、成品测试等.
●QｕalitｙＡssurancｅTest——质量保证测试，以抽样检测
方式确保Paｃkage Tｅｓt执行得正确性，即确保ｐa ｓｓ得产品
中没有不合格品。
●DeviceＣｈａｒacｔerization—- 器件特性描述，决定器件
工作参数范围得极限值。
●Ｐre/Post Ｂurｎ—Ｉn -—在器件“Ｂurn-in”之前与之后进
行得测试，用于验证老化过程有没有引起一些参数得漂
移。这一过程有助于清除含有潜在失效（会在使用一段时
间后暴露出来）得芯片.
●Mｉlｉaｒy Test——军品测试，执行更为严格得老化测试标
准，如扩大温度范围，并对测试结果进行归档。
●Ｉnｉng Inspeｃtiｏｎ-—收货检验,终端客户为保证购买
得芯片质量在应用之前进行得检查或测试。
●Ａssembly Veｒificatioｎ—- 封装验证，用于检验芯片经过
了封装过程就是否仍然完好并验证封装过程本身得正确性.
这一过程通常在FT测试时一并实施.
●FaiｌurｅAnａlysis ——失效分析，分析失效芯片得故障以
确定失效原因,找到影响良率得关键因素，并提高芯片得
可靠性。
?测试系统得性能。
测试程序要充分利用测试系统得性能以获得良好得测试覆盖率,一些测试方法会受到测试系统硬件或软件性能得限制。
高端测试机：
●高度精确得时序-—精确得高速测试
●大得向量存储器-—不需要去重新加载测试向量
●复合ＰMU(Parａmetric Measｕrｅment Unit)——可进行并
行测试,以减少测试时间
●可编程得电流加载—-简化硬件电路,增加灵活性
●ＰerPｉn得时序与电平——简化测试开发,减少测试时间
低端测试机:
●低速、低精度——也许不能充分满足测试需求
●小得向量存储器——也许需要重新加载向量,增加测试
时间
●单个PMＵ——只能串行地进行DC测试，增加测试时间
●均分资源(时序/电平）——增加测试程序复杂度与测
试时间
?测试环节得成本.
这也许就是决定什么需要被测试以及以何种方式满足这些测试得唯一得最重要得因素，测试成本在器件总得制造成本中占了很大得比重，因此许多与测试有关得决定也许仅仅取决于器件得售价与测试成本。例如，某个器件可应用于游戏机,它卖１５元；而同样得器件用于人造卫星，则会卖35００元.每种应用有其独特得技术规范,要求两种不同标准得测试程序。３500元得器件能支持昂贵得测试费用，而1５元得器件只能支付最低得测试成本。
?测试开发得理念.
测试理念只一个公司内部测试人员之间关于什么就是最优得测试方法得共同得观念，这却决于她们特殊得要求、芯片产品得售价，并受她们以往经验得影响。在测试程序开发项目启动之前,测试工程师必须全面地上面提到得每一个环节以决定最佳得解决方案。开发测试程序不就是一件简单得正确或者错误得事情，它就是一个在给定得状况下寻找最佳解决方案得过程。
第3节测试系统
测试系统称为ATE，由电子电路与机械硬件组成，就是由同一个主控制器指挥下得电源、计量仪器、信号发生器、模式(pａttern）生成器与其她硬件项目得集合体，用于模仿被测器件将会在应用中体验到得操作条件，以发现不合格得产品。
测试系统硬件由运行一组指令(测试程序)得计算机控制,在测试时提供合适得电压、电流、时序与功能状态给DUT并监测DUT得响应，对比每次测试得结果与预先设定得界限,做出pａss或fａiｌ得判断.
测试系统得内脏
图2-1显示所有数字测试系统都含有得基本模块,虽然很多新得测试系统包含了更多得硬件,但这作为起点，我们还就是拿它来介绍。
“ＣPU"就是系统得控制中心,这里得CPU不同于电脑中得中央处理器，它由控制测试系统得计算机及数据输入输出通道组成。许多新得测试系统提供一个网络接口用以传输测试数据；计算机硬盘与Memory用来存储本地数据；显示器及键盘提供了测试操作员与系统得接口。
图2－1、通用测试系统内部结构
DC子系统包含有DPＳ(Devｉce Poｗer Ｓupplｉes，器件供电单元)、R ＶS（ＲeｆerｅnｃｅVｏｌtａge Suｐｐliｅs，参考电压源）、PMU（Pr ｅcision Meａsuｒeｍｅnt Uｎit,精密测量单元).DPS为被测器件得电源管脚提供电压与电流;RＶＳ为系统内部管脚测试单元得驱动与比较电路提供逻辑０与逻辑1电平提供参考电压，这些电压设置包括：VIＬ、ＶIH、VＯL与ＶOＨ。性能稍逊得或者老一点得测试系统只有有限得ＲVS，因而同一时间测试程序只能提供少量得输入与输出电平。这里先提及一个概念,“ｔ
ester pｉn”，也叫做“tesｔer ｃhannel",它就是一种探针，与Loadboard背面得Pad接触为被测器件得管脚提供信号。当测试机得pinｓ共享某一资源，比如RVS，则此资源称为“Ｓhared Reｓource"。一些测试系统称拥有“pe ｒpiｎ”得结构,就就是说它们可以为每一个ｐｉn独立地设置输入及输出信号得电平与时序.
DC子系统还包含ＰＭU（精密测量单元，Ｐrecision ＭeasuremenｔＵn ｉt)电路以进行精确得DC参数测试，一些系统得PＭU也就是ｐer pin结构,安装在测试头（Teｓt Head)中。(PMU我们将在后面进行单独得讲解）每个测试系统都有高速得存储器—-称为“ｐattern mｅmｏry”或“vec ｔｏr meｍorｙ"——去存储测试向量（vector或ｐａtｔern).Test pattｅrn （注：本人驽钝，一直不知道这个ｐaｔtern得准确翻译，很多译者将其直译为“模式”,我认为有点欠妥，实际上它就就是一个二维得真值表;将“tｅｓtｐattｅrｎ”翻译成“测试向量”吧,那“vector”又如何区别？呵呵,还想听听大家意见)描绘了器件设计所期望得一系列逻辑功能得输入输出得状态,测试系统从ｐattern meｍory中读取输入信号或者叫驱动信号（Ｄｒivｅ）得paｔｔerｎ状态，通过ｔestｅr pｉn输送给待测器件得相应管脚；再从器件输出管脚读取相应信号得状态,与ｐatteｒn中相应得输出信号或者叫期望(Expecｔ）信号进行比较。进行功能测试时，pattern为待测器件提供激励并监测器件得输出，如果器件输入与期望不相符,则一个功能失效产生了。有两种类型得测试向量——并行向量与扫描向量，大多数测试系统都支持以上两种向量。
Ｔiminｇ分区存储有功能测试需要用到得格式、掩盖（mask）与时序设置等数据与信息,信号格式(波形）与时间沿标识定义了输入信号得格式与对输出信号进行采样得时间点。Tｉｍｉnｇ分区从patteｒn memoｒy那里接收激励状态（“０”或者“1"）,结合时序及信号格式等信息，生成格式化得数据送给电路得驱动部分,进而输送给待测器件.
Sｐecial Ｔｅｓter Ｏptiｏns部分包含一些可配置得特殊功能，如向量生成器、存储器测试，或者模拟电路测试所需要得特殊得硬件结构。
ＴheＳｙｓteｎCｌocｋs为测试系统提供同步得时钟信号，这些信号通常运行在比功能测试要高得多得频率范围；这部分还包括许多测试系统都包含得时钟校验电路。
第4节ＰMＵ
PMU（ＰrecisｉoｎMｅａｓurｅmｅｎt Unit,精密测量单元）用于精确得DC参数测量,它能驱动电流进入器件而去量测电压或者为器件加上电压而去量测产生得电流。PＭU得数量跟测试机得等级有关,低端得测试机往往只有一个PMU，同过共享得方式被测试通道（tｅst ｃｈannel)逐次使用;中端得则有一组PMU，通常为8个或1６个,而一组通道往往也就是8个或16个，这样可以整组逐次使用;而高端得测试机则会采用ｐer ｐin得结构，每个ｃｈannel配置一个PMU.
图2—２、PMU状态模拟图
●驱动模式与测量模式(Ｆｏrce and Measuremeｎt Moｄes)
在ATE中,术语“驱动(Forcｅ）”描述了测试机应用于被测器件得一定数值得电流或电压,它得替代词就是Apply，在半导体测试专业术语中，Applｙ与Forcｅ都表述同样得意思.
在对PMＵ进行编程时，驱动功能可选择为电压或电流:如果选择了电流，则测量模式自动被设置成电压;反之，如果选择了电压,则测量模式自动被设置成电流。一旦选择了驱动功能,则相应得数值必须同时被设置。
●驱动线路与感知线路(Fｏrce and Seｎse Lines)
为了提升ＰMU驱动电压得精确度,常使用4条线路得结构：两条驱动线路传输电流,另两条感知线路监测我们感兴趣得点（通常就是DUT)
得电压。这缘于欧姆定律,大家知道，任何线路都有电阻，当电流流经线路会在其两端产生压降，这样我们给到DＵT端得电压往往小于我们在程序中设置得参数。
设置两根独立得(不输送电流）感知线路去检测ＤUＴ端得电压，反馈给电压源,电压源再将其与理想值进行比较，并作相应得补偿与修正,以消除电流流经线路产生得偏差。驱动线路与感知线路得连接点被称作“开尔文连接点”.
●量程设置（Ｒaｎge Ｓettinｇs)
PMU得驱动与测量范围在编程时必须被选定,合适得量程设定将保证测试结果得准确性。需要提醒得就是，PMU得驱动与测量本身就有就有范围得限制，驱动得范围取决于PMＵ得最大驱动能力，如果程序中设定PＭU输出5V得电压而PMU本身设定为输出4V电压得话,最终只能输出4V得电压.同理，如果电流测量得量程被设定为1mA，则无论实际电路中电流多大，能测到得读数不会超过1mA。
值得注意得就是，PMＵ上无论就是驱动得范围还就是测量得量程,在连接到ＤＵT得时候都不应该再发生变化。这种范围或量程得变化会引起噪声脉冲（浪涌），就是一种信号电压值短时间内得急剧变化产生得瞬间高压，类似于ESD得放电，会对DUT造成损害。
●边界设置（LimｉｔSettinｇs)
PＭＵ有上限与下限这两个可编程得测量边界,它们可以单独使用（如某个参数只需要小于或大于某个值）或者一起使用。实际测量值大于上限或小于下限得器件，均会被系统判为不良品.
●钳制设置（Clａｍp Ｓｅttinｇs)
大多数PMU会被测试程序设置钳制电压与电流，钳制装置就是在测试期间控制ＰMU输出电压与电流得上限以保护测试操作人员、测试硬件及被测器件得电路。
图2—２、电流钳制电路模拟图
当PMU用于输出电压时，测试期间必须设定最大输出电流钳制。驱动电压时,ＰMU会给予足够得必须得电流用以支持相应得电压,对ＤUT得某个管脚,测试机得驱动单元会不断增加电流以驱动它达到程序中设定得电压值。如果此管脚对地短路(或者对其她源短路）,而我们没有设定电流钳制，则通过它得电流会一直加大，直到相关得电路如探针、ProｂeCard、相邻DUT甚至测试仪得通道全部烧毁。
图2—３显示PMU驱动５、０V电压施加到250ohm负载得情况，在实际得测试中,DUＴ就是阻抗性负载,从欧姆定律I=Ｕ/R我们知道,其上将会通过２０mＡ得电流.器件得规格书可能定义可接受得最大电流为25mＡ,这就意味着我们程序中此电流上限边界将会被设置为25mA，而钳制电流可以设置为3０ｍA。
如果某一有缺陷得器件得阻抗性负载只有1０ohm得话，在没有设定电流钳制得情况下，通过得电流将达到5０0mＡ,这么大得电流已经足以对测试系统、硬件接口及器件本身造成损害;而如果电流钳制设定在30mA，则电流会被钳制电路限定在安全得范围内,不会超过30ｍＡ。
电流钳制边界（Ｃｌａｍｐ)必须大于测试边界（Limｉｔ）上限，这样当遇到缺陷器件才能出现fail；否则程序中会提示“边界电流过大”,测试中也不会出现fａil了.
图２—4、电压钳制电路模拟图
当PMU用于输出电流时,测试期间则相应地需要进行电压钳制。电压钳制与电流钳制在原理上大同小异，这里就不再赘述了。
第5节管脚电路
管脚电路(ＴｈｅPin Electronｉcｓ,也叫PinＣarｄ、PE、PEC或I/ＯCar ｄ)就是测试系统资源部与待测器件之间得接口，它给待测器件提供输入信号并接收待测器件得输出信号。
每个测试系统都有自己独特得设计但就是通常其ＰE电路都会包括：●提供输入信号得驱动电路
●驱动转换及电流负载得输入输出切换开关电路
●检验输出电平得电压比较电路
●与PMU得连接电路(点)
●可编程得电流负载
还可能包括：
●用于高速电流测试得附加电路
●Per pin 得PＭU结构
尽管有着不同得变种,但PＥ得基本架构还就是一脉相承得，图2—5显示了数字测试系统得数字测试通道得典型PＥ卡得电路结构。
图2—５、典型得PiｎEleｃtronics
1、驱动单元（Tｈe Driｖer）
驱动电路从测试系统得其她相应环节获取格式化得信号,称为FDAＴA,当FＤＡTA通过驱动电路，从参考电压源(RVＳ）获取得ＶIL/VIH参考电平被施加到格式化得数据上。如果ＦＤＡTＡ命令驱动单元去驱动逻辑0，则驱动单元会驱动VＩＬ参考电压；VIL(Voｌtage IｎＬow）指施加到DUT得iｎput 管脚仍能被DUT内部电路识别为逻辑0得最高保证电压.
如果FDATＡ命令驱动单元去驱动逻辑1,则驱动单元会驱动VIH参考电压;VＩH（Vｏltage Ｉn Hｉgh)指施加到ＤUT得ｉnｐut管脚仍能被DUT内部电路识别为逻辑1得最低保证电压.
F1场效应管用于隔离驱动电路与待测器件，在进行输入—输出切换时充当快速开关角色。当测试通道被程序定义为输入（Ｉnｐut）,场效应管F１导通,开关(通常就是继电器）K1闭合，使信号由驱动单元(Dｒivｅｒ）输送至DUT；当测试通道被程序定义为输出（Oｕtｐuｔ)或不关心状态（ｄon’t care),F1截止，Ｋ１断开,则驱动单元上得信号无法传送到DUT上。F1只可能处于其中得一种状态，这样就保证了驱动单元与待测器件同时向同一个测试通道送出电压信号得I/O冲突状态不会出现。
2、电流负载单元(Curｒeｎt Ｌoaｄ）
电流负载(也叫动态负载）在功能测试时连接到待测器件得输出端充当负载得角色,由程序控制，提供从测试系统到待测器件得正向电流或从待测器件到测试系统得负向电流。
电流负载提供IOH（Ｃurrent Output Hiｇh）与IOL(Current Outpｕt Lo ｗ).IOH指当待测器件输出逻辑1时其输出管脚必须提供得电流总与;IOL则相反，指当待测器件输出逻辑0时其输出管脚必须接纳得电流总与。
当测试程序设定了IOH与IOL,ＶREF电压就设置了它们得转换点。转换点决定了IＯH起作用还就是IOL起作用:当待测器件得输出电压高于转换点时，IOＨ提供电流；当待测器件得输出电压低于转换点时，IOＬ提供电流。
Ｆ2与F1一样，也就是一个场效应管,在输入-输出切换时充当高速开关,并隔离电流负载电路与待测器件。当程序定义测试通道为输出,则F２导通,允许输出正向电流或抽取反向电流；当定义测试通道为输入，则Ｆ2截止,将负载电路与待测器件隔离.
电流负载在三态测试与开短路测试中也会用到。
3、电压比较单元(Voltage Reｃeｉveｒ）
电压比较器用于功能测试时比较待测器件得输出电压与RVS提供得参
考电压。RＶS为有效得逻辑1(ＶOH）与逻辑０（VOＬ)提供了参考：当器件得输出电压等于或小于VＯL,则认为它就是逻辑０；当器件得输出电压等于或大于VＯH,则认为它就是逻辑１；当它大于VOL而小于VOH，则认为它就是三态电平或无效输出。
４、PMＵ连接点(PMＵCｏnneｃtion)
当PMＵ连接到器件管脚，K１先断开，然后K2闭合，用于将PMU 与Pｉn Eｌectricｓ卡得I／Ｏ电路隔离开来。
5、高速电流比较单元（Hｉgh Spｅed Cｕrrent paratoｒs)
相对于为每个测试通道配置PMU，部分测试系统提供了快速测量小电流得另一种方法,这就就是可进行快速漏电流（Ｌeakage）测试得电流比较器，开关K3控制它与待测器件得连接与否。如果测试系统本身就就是Per Pin PMＵ结构得,那么这部分就不需要了。
6、PPPMＵ(PｅｒPin PMU）
一些系统提供Pｅr Pin PMU得电路结构,以支持对DUＴ每个管脚同步地进行电压或电流测试.与PMU一样，PＰPMU可以驱动电流测量电压或者驱动电压测量电流，但就是标准测试系统得ＰMU得其它功能PPPMＵ则可能不具备.
第6节测试开发基本规则
任何工作都有其规则与流程，IC测试也不例外.我们在实际工作中瞧到,一些简单得错误与低级得问题经常在一个又一个得程序中再现,如果有一定得标准，相信情况会好很多。这里我们就来总结一些基本得规则,它们将普遍适用于多数得实例;也许其中得一些在我们瞧来就是显而易见得,但就是在测试硬件无误得情况下，很多人还就是在不经意间违反。可能大家会说了,谁这么傻呀?呵呵,相信大家都不会主动这么做，但就是粗心呢?如果您决定刻意违反其中得某一条或几条得话,请确定您完全知道后果。^_^
●永远不要将ＤUT得输入管脚当作输出管脚进行功能测试.最常见得就
是在pattern中，如果一个输入管脚在此测试项不需要去管（既给0或给
１不影响此测试结果)，我们有人就给它“X”，而“Ｘ"就是输出测试
得maｓk态，这样测试机就会将此管脚当作输出去处理，连接到比较电
路，只就是对结果不做比较。记住,在功能测试中,输入管脚不能直接测
试以期得到pａsｓ/faｉl得结果；信号施加到输入管脚,我们需要测试得
就是输出管脚.
●永远不要将测试机得驱动单元连接到DＵＴ得输出管脚。此举会造成测
试机与器件本身会在同一时间驱动电压与电流到该管脚，当它们在某一
点相遇时，那就就是狭路相逢勇者胜了，输得一方会受伤哦！
●永远不要悬空（fｌｏａt)某个输入管脚,一个有效得逻辑必须施加到输
入管脚,0或者1。对于CMOS工艺得器件，悬空输入管脚会造成闩锁
(latch—uｐ）现象，导致大电流对器件造成破坏.
●永远不要施加大于VDＤ或小于GＮD得电压到输入或输出管脚.否则
同样会引起浪涌现象损害器件。
●驱动电压信号到DUT时,记得设置电流钳制，限制测试机得最大输出
电流.
●驱动电流信号到DUT时，记得设置电压钳制,限制测试机得最大输出电
压.
●永远不要在驱动单元与器件引脚连接时改变驱动信号（电压或电流)得范围,也不要在这个时候改变PMU驱动得信号类型(如将电压驱动改为电流驱动)。
半导体基础知识
半导体基础知识（详细篇） 2.1.1概念 根据物体导电能力（电阻率）的不同，来划分导体、绝缘体和半导体。 1. 导体：容易导电的物体。如：铁、铜等 2. 绝缘体：几乎不导电的物体。如：橡胶等 3. 半导体：半导体是导电性能介于导体和半导体之间的物体。在一定条件下可 导电。 半导体的电阻率为10-3?109 cm 典型的半导体有硅 Si 和锗Ge 以 及砷化傢GaAs 等。 半导体特点： 1） 在外界能源的作用下，导电性能显著变化。光敏元件、热敏元件属于此 类。 2） 在纯净半导体内掺入杂质，导电性能显著增加。二极管、三极管属于此 类。 2.1.2本征半导体 1. 本征半导体一一化学成分纯净的半导体。制造半导体器件的半导体材料的纯度 要达到99.9999999%常称为“九个9”。它在物理结构上呈单晶体形态。电子 技术中用的最多的是硅和锗。 硅和锗都是4价元素，它们的外层电子都是4个。其简化原子结构模型如下 图： 外层电子受原子核的束缚力最 小， 成为价电子。物质的性质是由价 电子决 定的。 2. 本征半导体的共价键结构 本征晶体中各原子之间靠得很近， 相邻原子的吸引，分别与周围的四个原子 的价电子形成共价键。 外层电子受原子核的束缚力最小, 的。 使原分属于各原子的四个价电子同时受到 共价键中的价电
3.共价键 共价键上的两个电子是由相邻原子各用 一个电子组成的，这两个电子被成为束缚电子。 束缚电子同时受两个原子的约束，如果没有足 够的能量，不易脱离轨道。因此，在绝对温度 T=0° K （-273° C ）时，由于共价键中的电子 被束缚着，本征半导体中没有自由电子，不导 电。只有在激发下，本征半导体才能导电 4. 电子与空穴 当导体处于热力学温度0°K 时，导体中没有自由电子。当温度升高或受到 光的照射时，价电子能量增高，有的价电子可以挣脱原子核的束缚，而参与导电, 成为自由电子。这一现象称为本征激发，也称热激发。 自由电子产生的同时，在其原来的共价键中就出现了一个空位， 原子的电中 性被破坏，呈现出正电性，其正电量与电子的负电量相等，人们常称呈现正电性 的这个空位为空穴。 电子与空穴的复合 可见因热激发而出现的自由电子和空穴是同时成对出现的， 称为电子空穴对。 游离的部分自由电子也可能回到空穴中去， 称为复合，如图所示。本征激发和复 合在一定温并为它们所束缚，在空间形成排列有序的晶体。如下图所 硅晶体的空间排列与共价键结构平面示意图 空A * 电 子为这些原子所共有,
模拟电路习题
第一章 半导体器件基础 ⒈ 讨论题与思考题 ⑴ PN 结的伏安特性有何特点？ ⑵ 二极管是非线性元件,它的直流电阻和交流电阻有何区别？用万用表欧姆档测量的二极管电阻属于哪一种？为什么用万用表欧姆档的不同量程测出的二极管阻值也不同？ ⑶ 硅二极管和锗二极管的伏安特性有何异同？ ⑷ 在结构上，三极管是由两个背靠背的PN 结组成的，那么，三极管与两只对接的二极管有什么区别？ ⑸ 三极管是由两个背靠背的PN 结组成的，由很薄的基区联系在一起。那么，三极管的发射极和集电极是否可以调换使用？ ⑹ 场效应管的性能与双极型三极管比较有哪些特点？ ⒉ 作业题 题1.1 在硅本征半导体中掺入施主杂质，其浓度为3 17d cm 10 =N ，分别求出在250K 、300K 、350K 时电子和空穴的浓度。 题 1.2 若硅PN 结的317a cm 10 =N ，3 16d cm 10=N ，求T =300K 时PN 结的内建电位差。 题1.3 流过硅二极管的电流I D =1mA 时，二极管两端压降U D =0.7V ，求电流I D =0.1mA 和10mA 时，二极管两端压降U D 分别为多少？ 题1.4 电路如图题1.4中二极管是理想的，t U u ωsin m i ?=： ① 画出该电路的传输特性； ② 画出输出电压波形。 题图 1.4 题1.5 题图 1.5中二极管是理想的，分别求出题图1.5(a)、(b)中电压U 和电流I 的值。 (a) (b) 题图1.5 题1.6 在图题1.6所示电路中，取5-Vic半导体测试基础(中文版)88678
本章节我们来说说最基本的测试——开短路测试（Open-Short Test），说说测试的目的和方法。 一．测试目的 Open-Short Test也称为ContinuityTest或Contact Test，用以确认在器件测试时所有的信号引脚都与测试系统相应的通道在电性能上完成了连接，并且没有信号引脚与其他信号引脚、电源或地发生短路。 测试时间的长短直接影响测试成本的高低，而减少平均测试时间的一个最好方法就是尽可能早地发现并剔除坏的芯片。Open-Short测试能快速检测出DUT是否存在电性物理缺陷，如引脚短路、bond wire缺失、引脚的静电损坏、以及制造缺陷等。 另外，在测试开始阶段，Open-Short测试能及时告知测试机一些与测试配件有关的问题，如ProbeCard或器件的Socket没有正确的连接。 二．测试方法 Open-Short测试的条件在器件的规格数或测试计划书里通常不会提及，但是对大多数器件而言，它的测试方法及参数都是标准的，这些标准值会在稍后给出。 基于PMU的Open-Short测试是一种串行（Serial）静态的DC测试。首先将器件包括电源和地的所有管脚拉低至“地”（即我们常说的清0），接着连接PMU到单个的DUT 管脚，并驱动电流顺着偏置方向经过管脚的保护二极管——一个负向的电流会流经连接到地的二极管（图3-1），一个正向的电流会流经连接到电源的二极管（图3-2），电流的大小在100uA到500uA之间就足够了。大家知道，当电流流经二极管时，会在其P-N结上引起大约0.65V的压降，我们接下来去检测连接点的电压就可以知道结果了。 既然程序控制PMU去驱动电流，那么我们必须设置电压钳制，去限制Open管脚引起的电压。Open-Short测试的钳制电压一般设置为3V——当一个Open的管脚被测试到，它的测试结果将会是3V。 串行静态Open-Short测试的优点在于它使用的是DC测试，当一个失效（failure）发生时，其准确的电压测量值会被数据记录（datalog）真实地检测并显示出来，不管它是Open引起还是Short导致。缺点在于，从测试时间上考虑，会要求测试系统对DUT的每个管脚都有相应的独立的DC测试单元。对于拥有PPPMU结构的测试系统来说，这个缺点就不存在了。 当然，Open-Short也可以使用功能测试（Functional Test）来进行，我会在后面相应的章节提及。
最新半导体器件基础测试题
第一章 半导体器件基础测试题（高三） 姓名 班次 分数 一、选择题 1、N 型半导体是在本征半导体中加入下列 ___________ 物质而形成的。 A 、电子； B 、空穴； C 、三价元素； D 、五价元素。 2、在掺杂后的半导体中，其导电能力的大小的说法正确的是 A 、掺杂的工艺； B 、杂质的浓度: C 、温度； D 、晶体的缺陷。 3、晶体三极管用于放大的条件，下列说法正确的是 _______________ 。 A 、发射结正偏、集电结反偏； B 、发射结正偏、集电结正偏; C 、发射结反偏、集电结正偏； D 、发射结反偏、集电结反偏; 4、晶体三极管的截止条件，下列说法正确的是 _____________________ 。 A 、发射结正偏、集电结反偏； B 、发射结正偏、集电结正偏; C 、发射结反偏、集电结正偏； D 、发射结反偏、集电结反偏; 5、晶体三极管的饱和条件，下列说法正确的是 A 、发射结正偏、集电结反偏； C 、发射结反偏、集电结正偏； 6、理想二极管组成的电路如下图所示，其 A 、一 12V ； B 、一 6V ； C 、+6V ； D 、+12V 。 7、要使普通二极管导通，下列说法正确的是 __________________ 。 A 、运用它的反向特性； B 、锗管使用在反向击穿区； C 、硅管使用反向区域，而锗管使用正向区域； D 、都使用正向区域。 8、对于用万用表测量二极管时，下列做法正确的是 _______________________ A 、 用万用表的R X 100或R X 1000的欧姆，黑棒接正极，红棒接负极，指针偏转; B 、 用万用表的R X 10K 的欧姆，黑棒接正极，红棒接负极，指针偏转； C 、 用万用表的R X 100或R X 1000的欧姆，红棒接正极，黑棒接负极，指针偏转; D 、用万用表的R X 10，黑棒接正极，红棒接负极，指针偏转; 9、电路如下图所示，则 A 、B 两点的电压正确的是 ________________ B 、发射结正偏、集电结正偏; D 、发射结反偏、集电结反偏; AB 两端的电压是 _____________
(整理)半导体基础知识.
1.1 半导体基础知识概念归纳 本征半导体定义：纯净的具有晶体结构的半导体称为本征半导体。 电流形成过程：自由电子在外电场的作用下产生定向移动形成电流。 绝缘体原子结构：最外层电子受原子核束缚力很强，很难成为自由电子。 绝缘体导电性：极差。如惰性气体和橡胶。 半导体原子结构：半导体材料为四价元素，它们的最外层电子既不像导体那么容易挣脱原子核的束缚，也不像绝缘体那样被原子核束缚得那么紧。 半导体导电性能：介于半导体与绝缘体之间。 半导体的特点： ★在形成晶体结构的半导体中，人为地掺入特定的杂质元素，导电性能具有可控性。 ★在光照和热辐射条件下，其导电性有明显的变化。 晶格：晶体中的原子在空间形成排列整齐的点阵，称为晶格。 共价键结构：相邻的两个原子的一对最外层电子（即价电子）不但各自围绕自身所属的原子核运动，而且出现在相邻原子所属的轨道上，成为共用电子，构成共价键。 自由电子的形成：在常温下，少数的价电子由于热运动获得足够的能量，挣脱共价键的束缚变成为自由电子。 空穴：价电子挣脱共价键的束缚变成为自由电子而留下一个空位置称空穴。 电子电流：在外加电场的作用下，自由电子产生定向移动，形成电子电流。 空穴电流：价电子按一定的方向依次填补空穴（即空穴也产生定向移动），形成空穴电流。 本征半导体的电流：电子电流+空穴电流。自由电子和空穴所带电荷极性不同，它们运动方向相反。 载流子：运载电荷的粒子称为载流子。 导体电的特点：导体导电只有一种载流子，即自由电子导电。 本征半导体电的特点：本征半导体有两种载流子，即自由电子和空穴均参与导电。 本征激发：半导体在热激发下产生自由电子和空穴的现象称为本征激发。 复合：自由电子在运动的过程中如果与空穴相遇就会填补空穴，
第1章课后习题参考答案
第一章半导体器件基础 1．试求图所示电路的输出电压Uo，忽略二极管的正向压降和正向电阻。 解： （a）图分析： 1）若D1导通，忽略D1的正向压降和正向电阻，得等效电路如图所示，则U O=1V，U D2=1-4=-3V。即D1导通，D2截止。 2）若D2导通，忽略D2的正向压降和正向电阻，得等效电路如图所示，则U O=4V，在这种情况下，D1两端电压为U D1=4-1=3V，远超过二极管的导通电压，D1将因电流过大而烧毁，所以正常情况下，不因出现这种情况。 综上分析，正确的答案是U O= 1V。 （b）图分析： 1.由于输出端开路，所以D1、D2均受反向电压而截止，等效电路如图所示，所以U O=U I=10V。
2．图所示电路中， E 解： （a）图 当u I＜E时，D截止，u O=E=5V； 当u I≥E时，D导通，u O=u I u O波形如图所示。 u I ωt 5V 10V uo ωt 5V 10V （b）图 当u I＜-E=-5V时,D1导通D2截止，uo=E=5V； 当-E＜u I＜E时，D1导通D2截止，uo=E=5V； 当u I≥E=5V时，uo=u I 所以输出电压u o的波形与（a）图波形相同。 5．在图所示电路中，试求下列几种情况下输出端F的电位UF及各元件(R、DA、DB)中通过的电流：( 1 )UA=UB=0V；( 2 )UA= +3V，UB = 0 V。( 3 ) UA= UB = +3V。二极管的正向压降可忽略不计。 解：（1）U A=U B=0V时，D A、D B都导通，在忽略二极管正向管压降的情况下，有：U F=0V mA k R U I F R 08 .3 9.3 12 12 = = - = 第1章半导体测试基础 第1节基础术语 描述半导体测试的专业术语很多，这里只例举部分基础的： 1．DUT 需要被实施测试的半导体器件通常叫做DUT（Device Under Test，我们常简称“被测器件”），或者叫UUT（Unit Under Test）。 首先我们来看看关于器件引脚的常识，数字电路期间的引脚分为“信号”、“电源”和“地”三部分。 信号脚，包括输入、输出、三态和双向四类， 输入：在外部信号和器件内部逻辑之间起缓冲作用的信号输入通道；输入管脚感应其上的电压并将它转化为内部逻辑识别的“0”和“1” 电平。 输出：在芯片内部逻辑和外部环境之间起缓冲作用的信号输出通道；输出管脚提供正确的逻辑“0”或“1”的电压，并提供合适的驱动 能力（电流）。 三态：输出的一类，它有关闭的能力（达到高电阻值的状态）。 双向：拥有输入、输出功能并能达到高阻态的管脚。 电源脚，“电源”和“地”统称为电源脚，因为它们组成供电回路，有着与信号引脚不同的电路结构。 VCC：TTL器件的供电输入引脚。 VDD：CMOS器件的供电输入引脚。 VSS：为VCC或VDD提供电流回路的引脚。 GND：地，连接到测试系统的参考电位节点或VSS，为信号引脚或其他电路节点提供参考0电位；对于单一供电的器件，我们称VSS为 GND。 2．测试程序 半导体测试程序的目的是控制测试系统硬件以一定的方式保证被测器件达到或超越它的那些被具体定义在器件规格书里的设计指标。 测试程序通常分为几个部分，如DC测试、功能测试、AC测试等。DC测试验证电压及电流参数；功能测试验证芯片内部一系列逻辑功能操作的正确性；AC测试用以保证芯片能在特定的时间约束内完成逻辑操作。 程序控制测试系统的硬件进行测试，对每个测试项给出pass或fail的结果。Pass指器件达到或者超越了其设计规格；Fail则相反，器件没有达到设计要求，不能用于最终应用。测试程序还会将器件按照它们在测试中表现出的性能进行相应的分类，这个过程叫做“Binning”，也称为“分Bin”. 举个例子，一个微处理器，如果可以在150MHz下正确执行指令，会被归为最好的一类，称之为“Bin 1”；而它的某个兄弟，只能在100MHz下做同样的事情，性能比不上它，但是也不是一无是处应该扔掉，还有可以应用的领域，则也许会被归为“Bin 2”，卖给只要求100MHz的客户。 程序还要有控制外围测试设备比如Handler 和Probe 的能力；还要搜集和提供摘要性质（或格式）的测试结果或数据，这些结果或数据提供有价值的信息给测试或生产工程师，用于良率(Yield)分析和控制。 第2章§2.1半导体基础知识习题 【课程考核内容】 1、半导体类型及其导电的特点， 2.1 半导体基础知识 2.1.1.导体、绝缘体和半导体 1、自然界的物质，就其导电性能，大致分为三类：导体，绝缘体，半导体。 导体：自然界中很容易导电的物质称为导体，金属一般都是导体，如银、铜、铝、铁等金属等低价元素，其最外层电子在外电场作用下很容易产生定向移动，形成电流。 绝缘体：有的物质几乎不导电，称为绝缘体，如橡皮、陶瓷、塑料和石英。其原子的最外层电子受原子核的束缚力很强。 半导体：另有一类物质的导电特性处于导体和绝缘体之间，称为半导体，如锗、硅、砷化镓和一些硫化物、氧化物等。硅（Si）、锗（Ge），均为四价元素，它们原子的最外层电子受原子核的束缚力介于导体与绝缘体之间。 2、半导体导电性能有如下两个显著特点：（1）参杂性：往纯净的半导体中掺入某些杂质，会使它的导电能力和内部结构发生变化。（2）敏感性：当受外界热和光的作用时，导电能力明显变化。 2.1.2 半导体类型及其导电性能 1、半导体类型：半导体材料可按化学组成，可分为元素半导体（锗Ge，硅Si等）和化合物半导体（砷化镓GaAs）；按其是否含有杂质，可分为本征半导体和杂质半导体；按其导电类型可分为N型半导体和P型半导体；按其载流子类型可分为电子型半导体和离子型半导体。 2、单晶体和多晶体：日常所见到的固体分为非晶体和晶体两大类，只有单晶结构的半导体才适合制作半导体器件。 3. 本征半导体：不含任何杂质的单晶半导体，称为本征半导体。在常温下，本征半导体只要得到一定的外界能量，有少数价电子就能挣脱共价键和原子核对它的束缚，从而成为自由电子，同时在原来的位置中留下一个空位，称为空穴。本征半导体受热或得到其它能量而激发出电子-空穴对的现象称为本征激发。本征激发后，产生一个自由电子的同时，也就产生一个空穴，在本征半导体中，自由电子和空穴是成对出现的，常称为电子-空穴对。在电场作用下能作定向运动的带电粒子所以把它们统称为载流子。所以，热激发后本征半导体将产生两种载流子，电子和空穴。 4. N型半导体(N egative)： N型半导体符号为Negative负的含义，由于电子带负电，故得此名。在本征半导体硅或锗的晶体内掺入微量的五价元素杂质，如磷，锑等，就形成了N型半导体。N型半导体中自由电子占绝大多数，自由电子为其多数载流子，空穴则为少数载流子。 5．P型半导体： P型半导体为P ositive正的含义，由于空穴带正电，故得此名。在本征半导体中掺进微量的三价元素，如硼，就构成了P型半导体。在P型半导体中，空穴数远大于自由电子数，空穴为多数载流子，而自由电子为少数载流子。 2.1.3 PN结及其单向导电性 经过特殊的工艺加工，将P型半导体和N型半导体紧密地结合在一起，则在两种半导体的交界面处就会出现一个具有特殊物理现象的极薄区域，称它为PN结。当P型半导体与N型半导体结合在一起时，在交界面的两侧形成一个空间电荷区，这就是PN结，也称阻挡层，耗尽层。 2.PN结的单向导电性 (1)加正向电压PN结导通：PN结两端加正向电压时，即P区接电源正极，N区接电源负极，此时在外电场的作用之下，PN结空间电荷区变窄，耗尽层变窄，PN结正向电阻小，PN结外加正向电压时处于导通状态，又称正向偏置，简称正偏。 (2)加反向电压PN结截止 给PN结加反向电压时，外加电场的方向与内电场的方向相同，因而加强了内电场的作用，使势垒加高，也就是使PN结的阻挡层变宽，PN结反向电阻大，PN结截止。 掌握【结论】从上述可知，PN结加正向电压时，PN结导通；加反向电压时，PN结截止。这种特性称为PN结的单向导电性。 我们知道，电子电路是由晶体管组成，而晶体管是由半导体制成的。所以我们在学习电子电路之前， 一定要了解半导体的一些基本知识。 这一章我们主要学习二极管和三极管的一些基本知识，它是本课程的基础，我们要掌握好在学习时我们把它的内容分为三节，它们分别是： 1、1 半导体的基础知识 1、2 PN结 1、3 半导体三极管 1、1 半导体的基础知识 我们这一章要了解的概念有：本征半导体、P型半导体、N型半导体及它们各自的特征。一:本征半导体 纯净晶体结构的半导体我们称之为本征半导体。常用的半导体材料有：硅和锗。它们都是四价元素，原子结构的最外层轨道上有四个价电子，当把硅或锗制成晶体时，它们是靠共价键的作用而紧密联系在一起。 共价键中的一些价电子由于热运动获得一些能量，从而摆脱共价键的约束成为自由电子，同时在共价键上留下空位，我们称这些空位为空穴，它带正电。我们用晶体结构示意图来描述一下；如图（1）所示：图中的虚线代表共价键。 在外电场作用下，自由电子产生定向移动，形成电子电流； 同时价电子也按一定的方向一次填补空穴，从而使空穴产生定向移动，形成空穴电流。 因此，在晶体中存在两种载流子，即带负电自由电子和带正电空穴，它们是成对出现的。二：杂质半导体 在本征半导体中两种载流子的浓度很低，因此导电性很差。我们向晶体中有控制的掺入特定的杂质来改变它的导电性，这种半导体被称为杂质半导体。 1.N型半导体 在本征半导体中，掺入5价元素，使晶体中某些原子被杂质原子所代替，因为杂质原子最外层有5各价电子，它与周围原子形成共价键后，还多余一个自由电子，因此使其中的空穴的浓度远小于自由电子的浓度。但是，电子的浓度与空穴的浓度的乘积是一个常数，与掺杂无关。在N型半导体中自由电子是多数载流子，空穴是少数载流子。 2.P型半导体 在本征半导体中，掺入3价元素，晶体中的某些原子被杂质原子代替，但是杂质原子的最外层只有3个价电子，它与周围的原子形成共价键后，还多余一个空穴，因此使其中的空穴浓度远大于自由电子的浓度。在P型半导体中，自由电子是少数载流子，空穴使多数载流子。 1、2 P—N结 学校代码： 学号： HENAN INSTITUTE OF ENGINEERING 文献综述 题目仓储温湿度报警系统的设计 学生姓名 专业班级电气工程及其自动化二班 学号 系（部）电气信息工程系 指导教师(职称)蒋威（讲师） 完成时间 2011年 3 月 1日 仓储温湿度报警系统的设计综述 摘要：为保证日常工作的顺利进行，首要问题是加强仓库内温度与湿度的监测 工作，并及时报警提示。本文根据粮仓环境测试的特点，应用现代检测理论，对温室的温度、湿度等环境因子进行自动检测，并实现报警功能，首先介绍了粮仓自动监测系统的发展背景及现状，指出在控制监测方面存在的问题和需要进一步深入探讨、研究的各个方面。 关键词：粮仓、单片机、监测、传感器 目前，关于这类监测系统的研究，国内外公开发表的文献不多，下面是关于 单片机自动监测的一些主要文献： 文献[1] 这本书从应用角度出发，精选了国内外最新流行的智能仪器与数据采集系统中的一些有特色、功能很强的新型集成电路20多类100余种。内容涉及仪用放大器，运算放大器，隔离放大器，变送器，A／D、 D／A变换器， LED、LCD驱动器，看门狗定时器，UP电源监控器，数字电位器，闪烁存储器，实时时钟等器件。所优选的每一种器件除阐述其基本功能、电路特点、性能参数和管脚说明之外，更突出器件的使用方法和应用电路。对智能仪器设计、数据采集、自动控制、数字通信和计算机接口这部分设计具有很高的使用和参考价值。 文献[2] 这本书是"单片机应用技术丛书"中专门介绍单片机应用系统软件 设计的一本著作。书中总结了作者多年来在80C51系列单片机应用系统软件设计 中的实践经验，归纳出一整套应用程序设计的方法和技巧。在内容安排上，不仅 有实现功能要求的应用程序设计步骤、子程序、监控程序及常用功能模块设计方法，还以较大篇幅介绍了提高系统可靠性的抗干扰设计和容错设计技术以及程序测试的正确思想方法。附录中向读者提供了完整的系统程序设计样本和经过多年使用考验的定点运算子程序库与浮点运算子程序库的程序文本、注释及使用方法。对于本次设计主要参考的是应用程序设计步骤、子程序、监控程序及常用功能模块设计方法这一部分的内容。 文献[3] 提出MCS-51系列单片机应用系统的构成和设计方法。详细地阐述 了应用系统的前向通道（传感器通道接口）、后向通道（伺服驱动、控制通道接 口）、人机对话通道和相互通道（单片机应用系统之间的通信接口）的结构设计、 半导体C-V测量基础 作者：Lee Stauffer 时间：2009-07-29 来源:吉时利仪器公司 C-V测量为人们提供了有关器件和材料特征的大量信息 通用测试 电容-电压（C-V）测试广泛用于测量半导体参数，尤其是MOSCAP和MOSFET结构。此外，利用C-V测量还可以对其他类型的半导体器件和工艺进行特征分析，包括双极结型晶体管（BJT）、JFET、III-V族化合物器件、光伏电池、MEMS器件、有机TFT显示器、光电二极管、碳纳米管（CNT）和多种其他半导体器件。 这类测量的基本特征非常适用于各种应用和培训。大学的研究实验室和半导体厂商利用这类测量评测新材料、新工艺、新器件和新电路。C-V测量对于产品和良率增强工程师也是极其重要的，他们负责提高工艺和器件的性能。可靠性工程师利用这类测量评估材料供货，监测工艺参数，分析失效机制。 采用一定的方法、仪器和软件，可以得到多种半导体器件和材料的参数。从评测外延生长的多晶开始，这些信息在整个生产链中都会用到，包括诸如平均掺杂浓度、掺杂分布和载流子寿命等参数。在圆片工艺中，C-V测量可用于分析栅氧厚度、栅氧电荷、游离子（杂质）和界面阱密度。在后续的工艺步骤中也会用到这类测量，例如光刻、刻蚀、清洗、电介质和多晶硅沉积、金属化等。当在圆片上完全制造出器件之后，在可靠性和基本器件测试过程中可以利用C-V测量对阈值电压和其他一些参数进行特征分析，对器件性能进行建模。 半导体电容的物理特性 MOSCAP结构是在半导体制造过程中形成的一种基本器件结构（如图1所示）。尽管这类器件可以用于真实电路中，但是人们通常将其作为一种测试结构集成在制造工艺中。由于这种结构比较简单而且制造过程容易控制，因此它们是评测底层工艺的一种方便的方法。 m0=9.109 382 15(45) × 10^(-31) kg K B T=0.026eV (T=300K) h=6.62606896（33）×10^（-34）J·s K B=1.3806488(13)×10^-23J/K Chapter 1 1.熟悉常见的半导体的三种晶体结构，并理解他们的解离特性并标注闪锌矿结构 （如GaAs）原子坐标。 1)金刚石结构： 硅、锗；以共价键结合的正四面体，通过4个顶角原子又组成4个正四面体，这样的累积形成了金刚石型结构； 由两个面心立方结构套构而成； 每个晶胞中的原子个数：8 每个原子坐标：(000)，(?0 ?), (0 ??), (??0), (???), (???), (???), (???) 近邻原子数或配位数：4 2)闪锌矿 GaAs、InP、ZnSe、CdTe 每个晶胞中的原子个数？8 每个原子坐标：(000)As，(?0 ?)As, (0 ??)As, (??0)As, (???)Ga, (???)Ga, (???)Ga, (???)Ga 近邻原子数或配位数：4(四面体结构) 3)纤锌矿（六方晶系） GaN、ZnO 纤锌矿结构也由两个密排六方结构套构而成？每个晶胞中的原子个数：12 原胞如何？ 每个原胞中 的原子个数？ 每个原胞中的原子坐标： (000)Ga，(1/3 2/3 1/2)Ga, (0 0 5/8)N, (1/3 2/3 1/8)N 晶格常数a和c(对GaN，a=0.3189 nm, c=0.5185 nm) 2.计算金刚石和闪锌矿结构的原子体密度（已知：晶胞晶格常数为a=0.5nm） 3.计算半导体Si的（001）、（110）和（111）晶面的原子面密度（晶格常数 a=0.543nm） 4.GaN纤锌矿结构的晶胞和原胞各分别有多少个原子？ 5.闪锌矿结构的极性方向为<001>晶向，纤锌矿结构的极性方向为<0001> 6.半导体的解离特性除了与晶面之间的键密度有关，还与成键性质有关 7.晶格缺陷的种类 第一章半导体器件基础测试题（高三） 姓名班次分数 一、选择题 1、N型半导体是在本征半导体中加入下列____________ 物质而形成的。 A、电子； B、空穴； C、三价元素； D、五价元素。 2、在掺杂后的半导体中，其导电能力的大小的说法正确的是 ________________ 。 A、掺杂的工艺； B、杂质的浓度： C、温度； D、晶体的缺陷。 3、晶体三极管用于放大的条件，下列说法正确的是 A、发射结正偏、集电结反偏； C、发射结反偏、集电结正偏； 4、晶体三极管的截止条件，下列说法正确的是 A、发射结正偏、集电结反偏； C、发射结反偏、集电结正偏； 5、晶体三极管的饱和条件，下列说法正确的是 A、发射结正偏、集电结反偏； C、发射结反偏、集电结正偏； 9、电路如下图所示，则A、B两点的电压正确 的是 A、U A=3.5V , U B=3.5V , D 截止； B、发射结正偏、集电结正偏; D、发射结反偏、集电结反偏; B、发射结正偏、集电结正偏; D、发射结反偏、集电结反偏; B、发射结正偏、集电结正偏; D、发射结反偏、集电结反偏; 6、理想二极管组成的电路如下图所示，其AB两端的电压是 A、一12V ; C、+6V ;B、一6V ; D、 7、要使普通二极管导通，下列说法正确的是 A、运用它的反向特性； C、硅管使用反向区域，而锗管使用正向区域; 锗管使用在反向击穿区； D、都使用正向区 8、对于用万用表测量二极管时，下列做法正确的是 A、用万用表的 B、用万用表的 C、用万用表的 D、用万用表的R X 100 R X 10K R X 100 R X 10 , 或R X 1000的欧姆，黑棒接正极，红棒接负极，指针偏转; 的欧姆，黑棒接正极，红棒接负极，指针偏转； 或R X 1000的欧姆，红棒接正极，黑棒接负极，指针偏转; 黑棒接正极，红棒接负极，指针偏转； 掌握 熟悉 了解 第一章半导体物理基础 一、能带理论 1、能带的形成、结构：导带、价带、禁带 ?当原子结合成晶体时，原子最外层的价电子实际上是被晶体中所有原子所共有，称为共有化。 ?共有化导致电子的能量状态发生变化，产生了密集能级组成的准连续能带---能级分裂 ?价带：绝对0度条件下被电子填充的能量最高的能带；结合成共价键的电子填充的能带。 ?导带：绝对0度条件下未被电子填充的能量最低的能带 2、导体、半导体、绝缘体的能带结构特点 ?禁带的宽度区别了绝缘体和半导体；而禁带的有无是导体和半导体、绝缘体之间的区别；绝缘体是相对的，不存在绝对的绝缘体。 3、导电的前提：不满带的存在 二、掺杂半导体 1、两种掺杂半导体的能级结构。 2、杂质补偿的概念 三、载流子统计分布 1、费米函数、费米能级：公式1-7-9和1-7-10，及其简化公式1-7-11 和1-7-12 2、质量作用定律，只用于本征半导体：公式1-7-27 3、用费米能级表示的载流子浓度：公式1-7-28和1-7-29 4、杂质饱和电离的概念（本征激发） 5、杂质半导体费米能级的位置：公式1-7-33和1-7-37。意义（图 1-13，费米能级随着掺杂浓度和温度的变化）。 6、杂质补充半导体的费米能级 四、载流子的运输 1、（1.8节）载流子的运动模式：散射－漂移－散射。平均弛豫时间的概念 2、迁移率，物理意义：公式1-9-4和1-9-5（迁移率与电子自由运 动时间和有效质量有关），迁移率与温度和杂质浓度的关系 3、电导率，是迁移率的函数：公式1-9-10和1-9-11 4、在外电场和载流子浓度梯度同时存在的条件下，载流子运输公 式：1-9-24～1-9-27 5、费米势：公式1-10-5：电势与费米能级的转换 摘要： 本章节包括一下内容： ◆测试目的 ◆测试术语 ◆测试工程学基本原则 ◆基本测试系统组成 ◆PMU（精密测量单元）及引脚测试卡 ◆样片及测试程序 一、基础术语 描述半导体测试的专业术语很多，这里只例举部分基础的： 1．DUT 需要被实施测试的半导体器件通常叫做DUT（Device Under Test，我们常简称“被测器件”），或者叫UUT（Unit Under Test）。 首先我们来看看关于器件引脚的常识，数字电路期间的引脚分为“信号”、“电源”和“地”三部分。 信号脚，包括输入、输出、三态和双向四类， 输入：在外部信号和器件内部逻辑之间起缓冲作用的信号输入通道；输入管脚感应其上的电压并将它转化为内部逻辑识别的“0”和“1” 电平。 输出：在芯片内部逻辑和外部环境之间起缓冲作用的信号输出通道；输出管脚提供正确的逻辑“0”或“1”的电压，并提供合适的驱动 能力（电流）。 三态：输出的一类，它有关闭的能力（达到高电阻值的状态）。 双向：拥有输入、输出功能并能达到高阻态的管脚。 电源脚，“电源”和“地”统称为电源脚，因为它们组成供电回路，有着与信号引脚不同的电路结构。 VCC：TTL器件的供电输入引脚。 VDD：CMOS器件的供电输入引脚。 VSS：为VCC或VDD提供电流回路的引脚。 GND：地，连接到测试系统的参考电位节点或VSS，为信号引脚或其他电路节点提供参考0电位；对于单一供电的器件，我们称VSS为 GND。 2．测试程序 半导体测试程序的目的是控制测试系统硬件以一定的方式保证被测器件达到或超越它的那些被具体定义在器件规格书里的设计指标。 测试程序通常分为几个部分，如DC测试、功能测试、AC测试等。DC测试验证电压及电流参数；功能测试验证芯片内部一系列逻辑功能操作的正确性；AC测试用以保证芯片能在特定的时间约束内完成逻辑操作。 程序控制测试系统的硬件进行测试，对每个测试项给出pass或fail的结果。Pass指器件达到或者超越了其设计规格；Fail则相反，器件没有达到设计要求，不能用于最终应用。测试程序还会将器件按照它们在测试中表现出的性能进行相应的分类，这个过程叫做“Binning”，也称为“分B in”. 举个例子，一个微处理器，如果可以在150MHz下正确执行指令，会被归为最好的一类，称之为“Bin 1”； 1．什么是导体、绝缘体、半导体？ 容易导电的物质叫导体，如：金属、石墨、人体、大地以及各种酸、碱、盐的水溶液等都是导体。 不容易导电的物质叫做绝缘体，如：橡胶、塑料、玻璃、云母、陶瓷、纯水、油、空气等都是绝缘体。 所谓半导体是指导电能力介于导体和绝缘体之间的物质。如：硅、锗、砷化镓、磷化铟、氮化镓、碳化硅等。半导体大体上可以分为两类，即本征半导体和杂质半导体。本征半导体是指纯净的半导体，这里的纯净包括两个意思，一是指半导体材料中只含有一种元素的原子；二是指原子与原子之间的排列是有一定规律的。本征半导体的特点是导电能力极弱，且随温度变化导电能力有显著变化。杂质半导体是指人为地在本征半导体中掺入微量其他元素（称杂质）所形成的半导体。杂质半导体有两类：N型半导体和P型半导体。 2．半导体材料的特征有哪些？ （1）导电能力介于导体和绝缘体之间。 （2）当其纯度较高时，电导率的温度系数为正值，随温度升高电导率增大；金属导体则相反，电导率的温度系数为负值。 （3）有两种载流子参加导电，具有两种导电类型：一种是电子，另一种是空穴。同一种半导体材料，既可形成以电子为主的导电，也可以形成以空穴为主的导电。 （4）晶体的各向异性。 3．简述N型半导体。 常温下半导体的导电性能主要由杂质来决定。当半导体中掺有施主杂质时，主要靠施主提供电子导电，这种依靠电子导电的半导体叫做N型半导体。 例如：硅中掺有Ⅴ族元素杂质磷（P）、砷（As）、锑（Sb）、铋（Bi）时，称为N型半导体。 4．简述P型半导体。 当半导体中掺有受主杂质时，主要靠受主提供空穴导电，这种依靠空穴导电的半导体叫做P型半导体。 例如：硅中掺有Ⅲ族元素杂质硼（B）、铝（Al）、镓（Ga）、铟（In）时，称为P型半导体。 5．什么是半绝缘半导体材料？ 工业大学 毕业实践实验报告 班级：061 学号： 姓名： MOS晶体管电学特性测量 一、实践目的 根据半导体器件基础和半导体物理的课程所学知识，利用相关测量设备完成MOS晶体管的测量工作。希望通过此器件的测量来器件的输入特性，输出特性，转移特性，并要求系统地学习测试设备的工作特性，工作要求以及测量范围，以期为未来工作时可以独立使用相关测试设备作准备。 二、实践要求 所完成的测试报告包括器件的选型，生产商提供的基本参数表，测量时的各种曲线图，和生产商提供的进行比较异同点。还要介绍所使用测量设备的特性：作用，型号，测量范围，基本工作特性和要求，注意事项。 要求： 1.MOS晶体管可选自己购置或向老师提出要求来选取，选取前先查阅基本测量范围。 2.厂商提供的基本参数表可上网或查阅相关资料获取。 3.注意保护好测量设备，一定要注意相关工作事项。 4.注意人身安全，根据要求进行测量工作。 5.有条件时可进行同型号或不同型号的多个MOS晶体管的测量，列出表单进行对比，作统计图。 6.注意是否需要其它元器件，如电容，电阻等。 7.进行电压或电流扫描测量,测量要求有输入特性曲线，输出特性曲线，转移特性曲线，根摩尔参数等。 三、实践平台 1.半导体特性系统，半导体图示仪， 2.不同型号的MOS晶体管 3.可参考《双极场效应晶体管原理》或《模拟电子》 四、时间：2周 五、方案 通过用keithley将MOS管各端设定不同的输入参数，测量不同型号MOS管的输入特性曲线，输出特性曲线，转移特性曲线等。 六、步骤 绝缘栅场效应管(MOS管) 1、场效应晶体管（field effect transistor缩写(fet)）简称场效应管.由多数载流子参与导电,也称为单极型晶体管.它属于电压控制型半导体器件. 特点: 具有输入电阻高（100000000～1000000000ω）、噪声小、功耗低、动态范围大、易于集成、没有二次击穿现象、安全工作区域宽等优点,现已成为双极型晶体管和功率晶体管的强大竞争者. 作用: 场效应管可应用于放大.由于场效应管放大器的输入阻抗很高,因此耦合电容可以容量较小,不必使用电解电容器. 场效应管可以用作电子开关. 场效应管很高的输入阻抗非常适合作阻抗变换.常用于多级放大器的输入级作阻抗变换.场效应管可以用作可变电阻.场效应管可以方便地用作恒流源.绝缘栅场效应管的分类：绝缘栅场效应管也有两种结构形式，它们是N沟道型和P沟道型。无论是什麽沟道，它们又分为增强型和耗尽型两种。 2、它是由金属、和半导体所组成，所以又称为金属—氧化物—半导体场效应管，简称MOS 场效应管。 3、绝缘栅型场效应管的工作原理(以N沟道增强型MOS场效应管)它是利用UGS来控制“感应电荷”的多少，以改变由这些“感应电荷”形成的导电沟道的状况，然后达到控制漏极电流的目的。在制造管子时，通过工艺使绝缘层中出现大量正离子，故在交界面的另一侧能感应出较多的负电荷，这些负电荷把高渗杂质的N区接通，形成了导电沟道，即使在VGS=0时也有较大的漏极电流ID。当栅极电压改变时，沟道内被感应的电荷量也改变，导电沟道的宽窄也随之而变，因而漏极电流ID随着栅极电压的变化而变化。 场效应管的式作方式有两种：当栅压为零时有较大漏极电流的称为耗散型，当栅压为零，漏极电流也为零，必须再加一定的栅压之后才有漏极电流的称为增强型。 特性曲线 场效应管的特性曲线分为转移特性曲线和输出特性曲线。 1) 转移特性 在u DS一定时, 漏极电流i D与栅源电压u GS之间的关系称为转移特性。 输出特性 型号2SK117 种类绝缘栅(MOSFET) 半导体基础知识 Prepared on 24 November 2020 一．名词解释： 1..什么是半导体半导体具有那些特性 导电性介于导体与绝缘体之间的物质称为半导体 热敏性：导电能力受温度影响大，当环境温度升高时，其导电能力增强。可制作热敏元件。 光敏性：导电能力受光照影响大，当光照增强时候，导电能力增强。可制作光敏元件。 掺杂性：导电能力受杂质影响极大，称为掺杂性。 2.典型的半导体是SI和Ge , 它们都是四价元素。Si是一种化学元素，在地壳中含量仅次于氧，其核外电子排布是。 3.半导体材料中有两种载流子，电子和空穴。电子带负电，空穴带正电，在纯净半导体中掺入不同杂质可得到P型和N型半导体，常见P型半导体的掺杂元素为硼，N型半导体的掺杂元素为磷。P型半导体主要空穴导电， N型半导体主要靠电子导电。 4. 导体：导电性能良好，其外层电子在外电场作用下很容易产生定向移动，形成电流，常见的导体有铁，铝，铜等低价金属元素。 5.绝缘体：一般情况下不导电，其原子的最外层电子受原子核束缚很强，只有当外电场达到一定程度才可导电。惰性气体，橡胶等。 6.半导体：一般情况下不导电，但在外界因素刺激下可以导电，例如强电场或强光照射。 其原子的最外层电子受原子核的束缚力介于导体和绝缘体之间。Si,Ge等四价元素。 7. 本征半导体：无杂质的具有稳定结构的半导体。 8晶体：由完全相同的原子，分子或原子团在空间有规律的周期性排列构成的有一定几何形状的固体材料，构成晶体的完全相同的原子，分子，原子团称为基元。 9.晶体结构：简单立方，体心立方，面心立方，六角密积， NACL结构，CSCL结构，金刚石结构。 10.七大晶系：三斜，单斜，正交，四角，六角，三角，立方。 11.酸腐蚀和碱腐蚀的化学反应方程式： SI+4HNO3+HF=SIF4+4NO2+4H2O SI+2NaOH+H2O=Na2SiO3+2H2 12.自然界的物质，可分为晶体和非晶体两大类。常见的晶体有硅，锗，铜，铅等。常见的非晶体有玻璃，塑料，松香等。晶体和非晶体可以从三个方面来区分：1.晶体有规则的外形 2.晶体具有一定的熔点 3.晶体各向异性。 13.晶胞：晶体中有无限在空间按一定规律分布的格点，叫空间点阵。组成空间点阵最基本的单元叫晶胞。晶胞具有很多晶体的性质，很多晶胞在空间重复排列起来就得到整个晶体。不同的晶体，晶胞的形状不同。 14.根据缺陷相对晶体尺寸或影响范围大小，可分为以下几类： A:点缺陷 B:线缺陷 C:面缺陷 D:体缺陷 15.位错：一种晶体缺陷。晶体的位错是围绕着一条很长的线，在一定范围内原子都发生规律的错动，离开它原来的平衡位置，叫位错。半导体测试基础
(完整word版)§2.1半导体基础知识习题--2018-4-10
半导体基础知识学习
温湿度文献综述
半导体C-V测量基础
黄昆班-半导体物理基础复习
电学半导体器件基础测试题
半导体物理基础 总复习
第二章.半导体测试基础
半导体基础知识
MOS晶体管电学特性测量毕业论文,绝对精品
半导体基础知识