数字电路试题汇总
逻辑门电路（158）
一、填空题3.1
4．3.1.
1.与门是反向逻辑门。 （× ）
2.或非门是反向逻辑门。 （
√ ）
3.当一个逻辑门被禁止时，它被激活，允许将一个信号传到输出端。（× ）
4.当一个二输入与门被一个输入端的逻辑0信号禁止时，它的另一个输入端将成为无关输入。（ √ ）
5.逻辑门对与门而言是一个 禁止信号
6.逻辑门对与门而言是一个 使能信号
7.对于一个二输入或非门而言，如果A =0,B =1,则输出电平应该是输入 逻辑0
8.数字电路中的三极管在（ ）区只是一种过渡状态。
放大区
9.影响二极管开关速度的主要因素是由于（ ）时间的存在。 P N 结内部结电容
10.正逻辑或门可以是负逻辑（ ）门电路。 与
11.在数字电路中，晶体三极管工作在（ ）状态。 开关
12.正逻辑的约定是高电平为0，低电平为1 。 （× ） 13.用双极性三极管组成开关电路其饱和工作状态的条件是（ A ）。 A.β/I I CS B > B.V V BE 6.0=
C.I I
C B
<
D.
I I
B
ceo ≤
14.在数字电路中，高电平代表逻辑“1”状态，低电平代表逻辑“0”状态。 （×）
15.与条件语句中至少需要( )个条件。2
16.或条件语句中至少需要()个条件。2
17.4输入与门有（）种可能的输入状态组合。16
18.对于5输入与门，其真值表有（）行。32
19.与门使用矩形符号表示时，其标志符是（）。&
20.对于4输入或门而言，有（）种可能的输入状态组合。16
21.5输入或门的真值表有（）列。5
22.或门使用矩形符号表示时，其标志符是（）。≥1
23.非门有（）个输入。1
24.非门使用矩形符号表示时，其标志符是（）。1
25.与逻辑门相关的两种错误是（）。开路或短路
26.I C中常见的内部错误是（）。开路
27.如果向与非门输入数字波形，则什么情况下输出为低电平？
答案：当所有输入都是高电平时，与非门输出为低电平。
28.对于5输入的与非门，有（）种可能的输入状态组合。32
29.对于4输入与非门，其真值表有（）列。5
30.对于8输入与非门，所有可能的输入状态组合有（）组输入状态能够输
出低电平。一组
31.什么情况下或非门的输出为逻辑低电平？
答案：只要有一个或多个输入为高电平，则或非门输出为低电平
32 .对于4输入的或非门，有（）种可能的输入状态组合。16
33.对于5输入与或非门，其真值表有（）行。32
34.如果向或非门输入数字波形，则什么情况下输出为低电平？
答案：任有一个输入波形为高电平时，或非门输出为低电平。
35.或门和非门应该如何连接才能搭建出或非门？
答案：把或非门的输出端接到非门的输入端
36.如何正确连接未使用的与非门输入？
答案：通过上拉电阻将未使用的与非门输入接到V C C.
37.如何正确连接未使用的或非门输入？
答案：将未使用的或非门输入接到地。
38.什么是“上拉”电阻？
答案：上拉电阻是将某点与V C C连接起来的电阻，它使得该点为高电平。
39.I C门中较常见的是（）。开路
40.T T L或非门和或门相比，两者开路输入导致的输出不同。（√）
41.与非门输入短路到地时，会对其输出产生何种影响？
答案与非门输入短路到地时，输出总是高电平。
42.或非门输入短路到地时，会对其输出产生何种影响？
答案：输出取决于其它输入。
43.或非门输入直接连接到V CC时，会对其输出产生何种影响？
答案：输出总是低电平。
44.满足（）时，与非门输出为低电平。所有输入都是高电平
45.满足（D）时，或非门输出为低电平。
A.一个输入为高电平
B.所有输入都是低电平
C.多于一个输入的是高电平
D.A和C都对
46.执行求补运算的逻辑电路是（D）。
A.与非门
B.或非门
C.反相器
D.以上答案都正确
47.什么情况下异或门的输出为1？
当两个输入不同时，异或门输出为 1.
48.在逻辑运算规则上，异或门和或门有什么区别？
当两个输入为1时，异或门输出为0.
49.异或门矩形符号中的标准标志符为“=1”，说明其意义？
“=1”表示异或运算需要且只需要一个输入为1，才能使输出为 1.
50.当异或门的两个输入门都是1（高电平）时，可以判决其输出的唯一状态（√）。
51.如何将异或门用作反相器？
将其一个输入端接高电平，另一个输入端接反相的信号。
52.什么情况下异或非门的输出为低电平？
当两个输入不同时，异或非门输出为0.
53.在逻辑运算规则上，异或非门和或非门有什么区别？
当两个输入为1时，异或非门输出为 1.
54.异或非门矩形符号的标准标志为小三角形，说明其意义。
小三角形表示输出断言状态为0.
55.当异或非门的两个输入门都是高电平时，可以判决其输出的唯一状态（×）。 56.如何将异或非门用作反相器？
将其一个输入端接低电平，另一个输入端接反相的信号。 57.与或电路中有（）个或门。1
58.与或电路中有（）个与门。任意多个。
59.对于两个2输入与门构成的与或逻辑，其输入为A =1，B =0，C =1，D =1，求其输出？
与或输出为
60.逻辑门的功耗取决于什么？
功耗取决于直流电源电压和直流供电电流。 61.异或门的等效逻辑电路包含（ B ）。
A.两个或门、一个与门和两个非门
B.两个与门、一个或门和两个非门
C.两个与门和一个或门
D.两个或门和一个与门
62.异或运算对应的逻辑符号是（ ）。⊕
63.T T L 器件中应用了（ ）类型的晶体管。双极型 64.标准T T L 门输出端可线与。（× ）
65.哪种类型的数字器件特点为中到高的速度、低成本和良好的驱动能力。（）T T L 66.74L S 00中的L S 指什么？ 3.2
1.使用C M O S 门时，多余的输入端不能（ ）。悬空
2.如果C M O S 反相器的电源电压是
V
DD
，则反相器的门槛电压为（ ）。
2/V D D
3.
已
知
C M O S
与
非
门
C D 4011
的
部
分
静
态
参
数
为
：
V V
IH MIN
4=,V V V V V O L MAX O H MIN ILMAX 05.0,95.4,1===,试求该与门的噪声容限。
解答：根据噪声容限的定义，易得出输入高电平噪声容限
,
95.0495.4=-=-=V V V IH MIN O H MIN
NH
输入低电平噪声容限
V V V V V
V O LMAX ILMAX
NL 95.005.01=-=-=。
4.C M O S反相器的关门电平提高时，将使其低电平的噪声容限（）。提高
5.C M O S器件的主要优点是（）。静态功耗极小
6.C M O S传输门不但可以传送数字信号，还可以传送（）信号。连续变化的模拟信号
7.一般C M O S门的输出端（）直接相连，实现线与。不能
8.C M O S器件中应用了（）类型的晶体管。单极性
9.驱动门和负载门之间总是要用到专门的接口电路。（×）
10.当输出为低（V OL）时，逻辑门（）电流。灌入
11.若扇出（低或高）过载，则逻辑门无法正常工作。（√）
12.哪种类型的数字器件具有高集成度和低功耗的特点。C M O S
13.肖特基T T L器件可比标准T T L器件工作于更高的时钟速度。（√）
14.某些C M O S集成电路和T T L兼容。（√）
15.标准的习惯电流方向总是指向门的输出或输入引脚。（√）
16.符号V IH表示（C）
A.门的高电平输出电压
B.门的低电平输出电压
C.门的高电平输入电压
D.门的低电平输入电压
17.一个逻辑门输出能够可靠驱动的最大输入数称为（C）
A.噪声免疫力
B.噪声容限
C.扇出
D.扇入
18.定义三态。
答案：集成电路输出端应用三态：逻辑0、逻辑1、高阻态
19.定义总线争用。
答案：总线同时允许多个器件工作时引起的总线无效状态。
20.说明数字系统中总线收发器的用途。
允许在两个数据总线之间实现异步双向传输的器件。
3.3
1.T T L逻辑门的逻辑0的典型电压范围限制是（B）。
A.0~0.2V
B.0~2V
C.0~0.4V
D.0~5V
2.与M O S逻辑系列相比，T T L逻辑系列相比的主要优点之一是（A）。
A.高速
B.高集成度
C.低功耗
D.高稳定性
3.与T T L逻辑系列相比，M O S逻辑系列相比的主要优点之一是（B）。
A.高速
B.高集成度
C.低功耗
D.高稳定性
4.悬空输入（D）。
A.将使能逻辑门
B.将禁止逻辑门
C.使T T L逻辑门动作将其作为低电平输入来动作
D.使T T L逻辑门动作将其作为高电平输入来动作
5.或门上的未输入引脚可以通过一个上拉电阻固定在高电平上，以使能该逻辑门（×）。
6.与非门上的未输入引脚可以通过一个上拉电阻固定在高电平上，以使能该逻辑门（√）。
7.下面哪一种测试仪器最适合将逻辑脉冲注入到电路中（B）。
A.逻辑探针
B.逻辑脉冲发生器
C.扩展接线柱
D.测试监视器接线柱
8.下面哪一种测试仪器最适合用于检测电路中的逻辑电平、脉冲信号和失效的导线（A）。
A.逻辑探针
B.逻辑脉冲发生器
C.扩展接线柱
D.测试监视器接线柱
9.造成图 3.64所示电路故障的原因可能是（注意标出的逻辑电平，它们是从实际电路中测出的）（D）。
A.逻辑门1A的引脚2在内部被短路到地
B.逻辑门1A的引脚2在内部被短路到V CC
C.逻辑门1A的引脚1在内部被断开
D.逻辑门2的引脚2在内部被断开
10.造成图 3.64所示电路故障的原因可能是（注意标出的逻辑电平）（C）。
A.逻辑门1B的引脚4被短路到地
B.逻辑门2的引脚3被短路到地
C.逻辑门2的引脚3被短路到V CC
D.逻辑门1A的引脚1处于悬空状态
11.C M O S电路的静态功耗比T T L电路的静态功耗（）。小
12.提高阈值的目的是（）。为了提高低电平噪声容限。
13.若将一个T T L 异或门（输入端为A 、B ）当作反相器使用，则A 、B 端应（A ）连接。
A.A 或B 中有一个接1
B.A 或B 中有一个接0
C.A 和B 并联使用
D.不能实现
14.已知某T T L 门电路的部分参数为：最高输出高电平V V OH 7.2min =，最大输出低
电平
V V
OL 5.0max
=，开门电平V V V IH ON 2min
=）（,关门电平V V V IH OH
8.0)(max
=，则其高
电平噪声容限
=V
NH
（）。 0.7V
15.T T L 与非门为拉电流负载时，其输入为 电平。低
16.T T L 门电路采用推拉式输出结构，其主要优点是 。有效地降低了输出级的静态功耗，并提高了驱动负载的能力。
17.对于T T L 与非门，下列说法属于逻辑“0”的是（A ）。 A.输入端接0.8V 的电源 B.输入端悬空
C.输入端通过10K 电阻接地
D.输入端接同类与非门输出高的电平 18.某T T L 与非门的输入高低电平的额定值分别为3V 和0.3V ，已知高低电平的噪声容限为 1.2V 和0.8V 。则其开门电平
U
ON
为 。 1.8V
19.T T L 门电路已经处于满负载运行的连接，如果此时输出端再多接一个10K 电阻接地，电平的影响将是 。使输出高电平降低
20.T T L 与非门的灌电流负载发生在输出 电平情况下，负载电路越大，则输出电平越低。低电平
21.找出下列描述中正确的结论是（A ）。
A.C M O S 门电路的静态功耗是0
B.多个O C 门不可以实现线与链接
C.T T L 门电路的电源电压可取6V
D.最小项是包含变量最少的项 22..T T L 门电路输出高电平
U
OH
及输出低电平
U
OL
的典型值是（C ）。
A.5V 和 1.4V
B.3.6V 和0.35V
C.3.6V 和0.8V
D.5V 和0.8V 23.已知
T T L
与非门的四个参数：
,,,,U U U U
IH MIN O H MIN IL MAX O LMAX
则差值
U U
O LMAX ILMAX
-称为 ， U U IH MIN O H MIN -称为 。
输入低电平噪声容限
V
NL
输入高电平噪声容限
V
NH
24. 用标准T T L 门电路直接驱动C M O S 门电路时，不能满足正常工作条件的是
（ A ）。
A.V V I HMI N N
OHMI N
≥ B.V V I LMA X OLMA X ≤ C.I I
I HMA X I HMA X
≥ D.I I
I LM A X
OLM A X
≥ 25. 25.用标准T T L 门电路直接驱动C M O S 门电路时，不能满足正常工作条件的是
（ D ）。 A.
V V I HMI N N
OHMI N
≥ B.V V I LMA X OLMA X ≤ C.I I
I HMA X I HMA X
≥ D.I I
I LM A X
OLM A X
≥
26.对T T L 门电路要实现正常逻辑功能，正确的说法是（ D ）
A.与非门应将空闲引脚接地
B.与非门应将空闲引脚通过电阻接地
C.与门、与非门应将空闲引脚接地
D.与非门应将空闲引脚接V C C
27.对T T L 门电路要实现正常逻辑功能，正确的说法是(C )
A.或门，或非门应将空闲引脚浮空
B.或门应将空闲引脚通过电阻接V C C
C.或门，或非门应将空闲引脚接地
D. 或门，或非门应将空闲引脚接V C C 28. 三态门输出高阻状态时，不正确的说法（C ）。
A.用电压表测量指针不动
B.相当于悬空
C.电压不高不低
D.测量电阻指针不动 29. 以下电路中可以实现“线与”功能的有 C 。
A.与非门
B.三态输出门
C.集电极开路门
D.基极开路门
30．以下电路中常用于总线应用的有 A 。
A.T S L 门
B.O C 门
C. 漏极开路门
D.C M O S 与非门 31．逻辑表达式Y =A B 可以用 C 实现。
A.正或门
B.正非门
C.正与门
D.负与门
32．T T L 电路在正逻辑系统中，以下各种输入中 D 相当于输入逻辑不是“1”。 A.悬空 B.通过电阻 2.7k Ω接电源 C.通过电阻 2.7k Ω接地 D.通过电阻510Ω接地
33．对于T T L 与非门闲置输入端的处理，不可以 C 。
A.接电源
B.通过电阻3k Ω接电源
C.接地
D.与有用输入端并联
34．要使T T L 与非门工作在转折区，可使输入端对地外接电阻R I C 。 A.＞R O N
B.＜R O F F
C.R O F F ＜R I ＜R O N
D.＞R O F F
35．三极管作为开关使用时，要提高开关速度，不可 B 。 A.降低饱和深度 B.增加饱和深度 C.采用有源泄放回路 D.采用抗饱和三极管
36．C M O S数字集成电路与T T L数字集成电路相比不突出的优点是B。
A.微功耗
B.高速度
C.高抗干扰能力
D.电源范围宽
38．与C T4000系列相对应的国际通用标准型号为B。
A.C T74S肖特基系列
B.C T74L S低功耗肖特基系列
C.C T74L低功耗系列
D.C T74H高速系列
39.集电极开路门的英文缩写为O C门
40．TTL与非门的多余输入端可以接固定高电平。（√）
41．当TTL与非门的输入端悬空时相当于输入为逻辑1。（√）
42．普通的逻辑门电路的输出端不可以并联在一起，否则可能会损坏器件。（√）
43．两输入端四与非门器件74LS00与7400的逻辑功能完全相同。（√）
44．CMOS或非门与TTL或非门的逻辑功能完全相同。（√）
45．三态门的三种状态分别为：高电平、低电平、不高不低的电压。（×）
46．TTL集电极开路门输出为１时由外接电源和电阻提供输出电流。（√）
47．一般TTL门电路的输出端可以直接相连，实现线与。（×）
48.O C门称为门.集电极开路门
49.多个O C门输出端并联到一起可实现功能。线与
50.国产T T L电路相当于国际S N54/74L S系列。CT4000
51.什么是逻辑门的传输延时？
传输延时是指从门输入电平发生变化到相应的输出电平发生变化所对应的时间延迟。
52.什么是扇出？
是指一个逻辑门驱动同类的其它门时，其最多能够驱动的输入数。
53.什么是单位负载？
单位负载是指向同类门的一个输入。
54.O C门可实现（）。线与
55.三态门可实现（）。总线共享
56.三态门的输出端具有三种可能的状态，除了实现逻辑0和逻辑1状态外，还出现第三种状态，称为（）。高阻态
57.三态门与普通门有什么区别？各适用于哪些场合？
三态门是普通门基础上附加控制电路构成的，与普通门相比，它有三种可能出现的状态，即高低电平和高阻态。三态门主要应用有构成总线结构，实现在同一数据线上分时传送若干个门电路的输出信号：还可以构成单输入、单输入的总
线驱动器，实现数据的双向传输等。
58.直接把两个门电路的输出连接一起实现“与”逻辑关系的接法叫（）。线与 59.一般T T L 逻辑门的输出端（）直接级联实现线与。不能 60.T T L 、O C 逻辑门的输出端可以直接级联，实现（）。线与 61.E C L 逻辑门的输出端可以直接级联，实现（）。线或 62.门电路中的O C 、O D 门可实现（）功能。线与 63.三态门可以实现有条件的（）功能。线或
64.为实现“线与”的逻辑功能，不能采用（）电路结构。与非门
65.三态门除了通常的逻辑“1”和逻辑“0”外，还有第三种状态，即是（）。高阻态
66.三态门的输出有（）三种状态。高电平、低电平、高阻态
67.当多个三态门的输出端连在一根总线上时，应注意（）。要控制各个三态门的控制端轮流有效，且每个时刻只有一个三态门有效。 68.74L S 系列T T L 集成电路（D ）。
A.速度很高
B.功耗很小
C.可工作在-55℃
D.是低功耗肖特基电路 69.即可进行数字信号传输又可进行模拟信号传输的器件为（D ）。 A.T T L 三态门 B.锁存器 C.触发器 D.C M O S 传输门 70.集电极开路门（O C 门）常被用于（D ）。
A.输出高低电平及高阻态
B.模拟数字传输及构成开关电路
C.放大滤波和整形
D.外部“线与”、变换逻辑电平及提高驱动能力
71.通常用于外部“线与”、改变逻辑电平值、提高电流驱动能力的T T L 和C M O S 门电路是（）门。O C 和O D 门 72.（C ）是异或门的表达式。
A.AB AB X +=
B.AB A X +=
C.B A B A X +=
D.AB B A X +=
分析计算题： 1.某逻辑电路的V V
OL 3.0max
=,V V OH 4.2min =，V V IL 8.0max =,V V IH 0.2min =。求其噪声
容限
V
HN
和
V
NL
。
答案：根据噪声容限定义，可以计算出输入高电平噪声容限
V V V IH OH HN
min
min -==2.4V -2.0V =0.4V ,输入低电平噪声容限
V V V
OL IL NL
max max -==0.8V -0.3V =0.5V.
2.已知三输入端的
T T L
与非门的参数为：
V V
OH
6.3=，
V V
OL
3.0=，
A I
OH
m 6.0=,
A I
OL
m 12=,
A I
IH
u 20=,
A I
IL
m 1=。试计算门电路的扇出系数N （即带
同类门的个数）。
答案：V V OL 3.0=,
A I OL
m 12=,而
A I IL
m 1=，故121/12/1
===I
I N IL
OL
V V
OH
6.3=,A I
OH
m 6.0=，10/32
==I I N IH
OH
门电路的扇出系数N =10。
3.有一集成电路，手册上规定输出低电平的最大值
,4.0V V
O L M A X
=输入低电平的最
大值
V V
IL 75.0max
=,输出高电平的最小值
V V
O H MIN
4.2=,输入高电平的最小值
,2V V
IH MIN
=问该电路的高低电平噪声容限分别是多少？
答案：根据噪声容限定义，可以计算出输入高电平噪声容限
V V V
IH OH HN
min
min -==2.4V -2.0V =0.4V ,
输
入
低
电
平
噪
声
容
限
V V V
OL IL NL
max max -==0.75V -0.4V =0.35V 。
4.
解答题
1.简述门电路输入输出特性、电压传输特性、最大扇出系数。
解答：
门电路输入特性：在输入高、低电平时，门电路的输入电流与输入电压的关系叫做输入特性。
门电路输出特性：在输出高、低电平时，门电路的输出电流与输出电压的关系叫做输出特性。
电压传输特性：门电路的输出电压随输入电压变化的曲线叫做电压传输特性。
最大扇出系数：在给定的输入输出特性曲线下，门电路可以驱动同类型的门电路的最大数目叫做最大扇出系数。
2.什么情况下与非门的输出为低逻辑电平？
当所有输入都为高电平时，输出为低逻辑电平。
3.
数字电子技术基础试题及答案(一)
数字电子技术基础期末考试试卷 1.时序逻辑电路一般由和两分组成。 2.十进制数（56）10转换为二进制数为和十六进制数为。 3.串行进位加法器的缺点是，想速度高时应采用加法器。 4.多谐振荡器是一种波形电路，它没有稳态，只有两个。 5.用6个D 触发器设计一个计数器，则该计数器的最大模值M=。 123（1（24．T ，图1 5 时，6．D 触发器 的Q 和Q1的表达式，并画出其波形。 图 D=Q n+1=Q 1= 7.已知电路如图4所示，试写出: ①驱动方程； ②状态方程； ③输出方程； ④状态表；
⑤电路功能。图4 1．设计一个三变量偶检验逻辑电路。当三变量A 、B 、C 输入组合中的“1”的个数为偶数时F=1，否则F=0。选用8选1数选器或门电路实现该逻辑电路。 要求： （1）列出该电路F(A,B,C)的真值表和表达式； （2ABCF 2求： （1（21.3.4.产生5.32 10分，共 70分） 1．解： 2．证明：左边 3．解： （1）化简该 函数为最简与或式： 解： F 3()43A B C D E A B C D E AB AC A D E =++++--------------=?+++--------------=++-------------分 分 分 ()()33()(1)22BC D B C AD B BC D BAD CAD BC BC BC D BA CA =++++--------------=++++--------------=++++-----------------------分 分分分
填对卡诺图圈对卡诺图-----------2分 由卡诺图可得： F A B A C D A C D B C B D =++++------------------------------2分 （2）画出用两级与非门实现的最简与或式电路图： 则可得电路图如下：------------------------------------------------2分 4．T 1=0.7T=0.7f= T 1=q= 1T T 5．6． 方程： n n n Q Q K Q 0 0000=+ 1111110(n n n n Q J Q K Q Q X +=+=⊕（2分） ③输出方程：n n Q Q Y 01=-----------------------------------------（1分） ④状态表：--------------------------------------------------------------------（3分） ⑤从状态表可得：为受X 控制的可逆4进制值计数器。-----------------------------（2分） 1．解：（1）依题意得真值表如下:--------------------------3分 0102J J Q ⊕（分）
数字电子技术试题及答案(题库)
《数字电子技术》试卷 姓名：__ _______ 班级：__________ 考号：___________ 成绩：____________ 1. 有一数码10010011，作为自然二进制数时，它相当于十进制数（ ），作为8421BCD 码时，它相当于 十进制数（ ）。 2.三态门电路的输出有高电平、低电平和（ ）3种状态。 3．TTL 与非门多余的输入端应接（ ）。 4．TTL 集成JK 触发器正常工作时，其d R 和d S 端应接（ ）电平。 5. 已知某函数??? ??+??? ??++=D C AB D C A B F ，该函数的反函数F =（ ） 。 6. 如果对键盘上108个符号进行二进制编码，则至少要（ ）位二进制数码。 7. 典型的TTL 与非门电路使用的电路为电源电压为（ ）V ，其输出高电平为（ ）V ，输出低电平为（ ）V ， CMOS 电路的电源电压为（ ） V 。 8．74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A 2A 1A 0=110时，输出 01234567Y Y Y Y Y Y Y Y 应为（ ）。 9．将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM 。该ROM 有（ ）根地址线，有（ ）根数据读出线。 10. 两片中规模集成电路10进制计数器串联后，最大计数容量为（ ）位。 11. ）；Y 3 ＝（ ）。
12. 某计数器的输出波形如图1所示，该计数器是（ ）进制计数器。 13．驱动共阳极七段数码管的译码器的输出电平为（ ）有效。 二、单项选择题（本大题共15小题，每小题2分，共30分） （在每小题列出的四个备选项中只有一个是最符合题目要求的，请将其代码填写在题后的括号内。错选、多选或未选均无分。） 1. 函数F(A,B,C)=AB+BC+AC 的最小项表达式为( ) 。 A ．F(A,B,C)=∑m （0，2，4） B. (A,B,C)=∑m （3，5，6，7） C ．F(A,B,C)=∑m （0，2，3，4） D. F(A,B,C)=∑m （2，4，6，7） 2．8线—3线优先编码器的输入为I 0—I 7 ，当优先级别最高的I 7有效时，其输出012Y Y Y ??的值是（ ）。 A ．111 B. 010 C. 000 D. 101 3．十六路数据选择器的地址输入（选择控制）端有（ ）个。 A ．16 B.2 C.4 D.8 4. 有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP 作用下，四位数据的移位过程是（ ）。 A. 1011--0110--1100--1000--0000 B. 1011--0101--0010--0001--0000 C. 1011--1100--1101--1110--1111 D. 1011--1010--1001--1000--0111 5．已知74LS138译码器的输入三个使能端（E 1=1， E 2A = E 2B =0）时，地址码A 2A 1A 0=011，则输出 Y 7 ～Y 0是( ) 。 A. 11111101 B. 10111111 C. 11110111 D. 11111111 6. 一只四输入端或非门，使其输出为1的输入变量取值组合有( )种。 A ．15 B ．8 C ．7 D ．1 7. 随机存取存储器具有( )功能。 A.读/写 B.无读/写 C.只读 D.只写 8．N 个触发器可以构成最大计数长度（进制数）为( )的计数器。
数字电子技术基础试题及答案 (1)
. 数字电子技术基础期末考试试卷 一、填空题 1. 时序逻辑电路一般由 和 两分组成。 2. 十进制数（56）10转换为二进制数为 和十六进制数为 。 3. 串行进位加法器的缺点是 ，想速度高时应采用 加法器。 4. 多谐振荡器是一种波形 电路，它没有稳态，只有两个 。 5. 用6个D 触发器设计一个计数器，则该计数器的最大模值M= 。 二、化简、证明、分析综合题： 1．写出函数F (A,B,C,D) =A B C D E ++++的反函数。 2．证明逻辑函数式相等：()()BC D D B C AD B B D ++++=+ 3．已知逻辑函数F= ∑（3,5,8,9，10，12）+∑d(0,1,2) （1）化简该函数为最简与或式： （2）画出用两级与非门实现的最简与或式电路图： 4．555定时器构成的多谐振动器图1所示，已知R 1=1K Ω，R 2=8.2K Ω，C=0.1μF 。试求脉冲宽度 T ，振荡频率f 和占空比q 。 ………………………密……………………封…………………………装…………………订………………………线……………………… 系别 专业（班级） 姓名 学号
图1 5．某地址译码电路如图2所示，当输入地址变量A7-A0的状态分别为什么状态 时，1Y 、6Y 分别才为低电平（被译中）。 图2 6．触发器电路就输入信号的波形如图3所示，试分别写出D 触发器的Q 和Q1的表达式，并画出其波形。 图3 ………………封…………………………装…………………订………………………线………………………
D= Q n+1= Q1= 7. 已知电路如图4所示，试写出: ①驱动方程； ②状态方程； ③输出方程； ④状态表； ⑤电路功能。图4 三、设计题：（每10分，共20分） 1．设计一个三变量偶检验逻辑电路。当三变量A、B、C输入组合中的“1”的个数为偶数时F=1，否则F=0。选用8选1数选器或门电路实现该逻辑电路。要求： （1）列出该电路F(A,B,C)的真值表和表达式； （2）画出逻辑电路图。 2．试用74161、3-8译码器和少量门电路，实现图5所示波形VO1、VO2，其中CP为输入波形。要求： （1）列出计数器状态与V01、V02的真值表；
《数字电路实验讲义》word版
数字电路实验讲义 课题：实验一门电路逻辑功能及测试课型：验证性实验 教学目标：熟悉门电路逻辑功能，熟悉数字电路实验箱及示波器使用方法 重点：熟悉门电路逻辑功能。 难点：用与非门组成其它门电路 教学手段、方法：演示及讲授 实验仪器： 1、示波器； 2、实验用元器件 74LS00 二输入端四与非门 2 片 74LS20 四输入端双与非门 1 片 74LS86 二输入端四异或门 1 片 74LS04 六反相器 1 片 实验内容： 1、测试门电路逻辑功能 （1）选用双四输入与非门74LS20 一只，插入面包板（注意集成电路应摆正放平），按图1.1接线，输入端接S1～S4(实验箱左下角的逻辑电平开关的输出插口)，输出端接实验箱上方的LED 电平指示二极管输入插口D1～D8 中的任意一个。 （2）将逻辑电平开关按表1.1 状态转换，测出输出逻辑状态值及电压值填表。
2、逻辑电路的逻辑关系 （1）用74LS00 双输入四与非门电路，按图1.2、图1.3 接线，将输入输出逻辑关系分别填入表1.2，表1.3 中。 （2）写出两个电路的逻辑表达式。 3、利用与非门控制输出 用一片74LS00 按图1.4 接线。S 分别接高、低电平开关，用示波器观察S 对输出脉冲的控制作用。 4、用与非门组成其它门电路并测试验证。 （1）组成或非门：
用一片二输入端四与非门组成或非门B = =，画出电路图，测试并填 + Y? A B A 表1.4。 （2）组成异或门： ①将异或门表达式转化为与非门表达式； ②画出逻辑电路图； ③测试并填表1.5。 5、异或门逻辑功能测试 （1）选二输入四异或门电路74LS86，按图1.5 接线，输入端1、2、4、5 接电平开关输出插口，输出端A、B、Y 接电平显示发光二极管。 （2）将电平开关按表1.6 的状态转换，将结果填入表中。
数字电路试卷及答案
一．选择题 1十进制数3.625的二进制数和8421BCD 码分别为（D ） A 、11.11和11.001 B 、11.101和11.101 C 、11.01和11.011000100101 D 、11.101和0011.011000100101 2、逻辑函数F1、F2、F3的卡诺图如图所示，他们之间的逻辑关系是（B ） A 、F3=F 1·F2 B 、F3=F1+F2 C 、F2=F1·F3 D 、F2=F1+F3 00 01 11 10 0 1 1 1 1 1 F1 F2 F3 3 、和TTL 电路相比，CMOS 电路最突出的有点在于（C ） A 、可靠性高 B 、抗干扰能力强 C 、功耗低 D 、速度快 4、用1K ×4的DRAM 设计4K ×8位的存储器的系统需要的芯片数和地址线的根数是（C ） A 、16片 10根 B 、8片 10根 C 、8片 12根 D 、16片 12根 5、在图2中用555定时器组成的施密特触发电路中，它的回差电压等于（A ） A 、2V B 、3V C 、 4V D 、5V 图2 图3 6、为将D 触发器转换为T 触发器，图3所示电路的虚线框内应是（D ） A 、或非门 B 、与非门 C 、异或门 D 、同或门 7、在下列逻辑部件中，不属于组合逻辑部件的是（A ） A ．寄存器 B 、编码器 C 、全加器 D 、译码器 8、某10位D/A 转换器，当输入为D=010*******B 时，输出电压为1.6V 。当输入D=1000010000B 时，输出电压为（B ） A 、3.15V B 、3.30V C 、3.60V D 、都不是 二．填空题 1、逻辑函数F=A ·（B+C ）·1的反函数F =_____0+?+C B A ___________ 2、四选一数据选择器，AB 为地址信号，D 0=D 3=1，D 1=C ，D 2=c ，当AB=10时，输出F=__C__ 3、将模拟信号转化为数字信号，需要采用A/D 转换器。实现A/D 转换一般要经过采样、保持、量化和编码等4个过程。 00 01 11 10 0 1 1 1 1 00 01 11 10 0 1 1 1 1 1 1
数字电子技术试卷及答案(免费版)
第1页（共28页） 第2页（共28页） 姓名：__ _______ 班级：__________ 考号：___________ 成绩：____________ 本试卷共 6 页，满分100 分；考试时间：90 分钟；考试方式：闭卷 题 号 一 二 三 四（1） 四（2） 四（3） 四（4） 总 分 得 分 1. 有一数码10010011，作为自然二进制数时，它相当于十进制数（ ），作为8421BCD 码 时，它相当于十进制数（ ）。 2.三态门电路的输出有高电平、低电平和（ ）3种状态。 3．TTL 与非门多余的输入端应接（ ）。 4．TTL 集成JK 触发器正常工作时，其d R 和d S 端应接（ ）电平。 5. 已知某函数??? ??+??? ??++=D C AB D C A B F ，该函数的反函数F =（ ） 。 6. 如果对键盘上108个符号进行二进制编码，则至少要（ ）位二进制数码。 7. 典型的TTL 与非门电路使用的电路为电源电压为（ ）V ，其输出高电平为（ ）V ，输出低电平为（ ）V ， CMOS 电路的电源电压为（ ） V 。 8．74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A 2A 1A 0=110时，输出 01234567Y Y Y Y Y Y Y Y 应为（ ） 。 9．将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM 。该ROM 有（ ）根地址线，有（ ）根数据读出线。 10. 两片中规模集成电路10进制计数器串联后，最大计数容量为（ ）位。 11. 下图所示电路中， Y 1＝（ ）；Y 2 ＝（ ）；Y 3 ＝（ ）。 12. 某计数器的输出波形如图1所示，该计数器是（ ）进制计数器。 13．驱动共阳极七段数码管的译码器的输出电平为（ ）有效。 二、单项选择题（本大题共15小题，每小题2分，共30分） （在每小题列出的四个备选项中只有一个是最符合题目要求的，请将其代码填写在题后的括号内。错 选、多选或未选均无分。） 1. 函数F(A,B,C)=AB+BC+AC 的最小项表达式为( ) 。 A ．F(A,B,C)=∑m （0，2，4） B. (A,B,C)=∑m （3，5，6，7） C ．F(A,B,C)=∑m （0，2，3，4） D. F(A,B,C)=∑m （2，4，6，7） 2．8线—3线优先编码器的输入为I 0—I 7 ，当优先级别最高的I 7有效时，其输出012Y Y Y ??的值是（ ）。 A ．111 B. 010 C. 000 D. 101 3．十六路数据选择器的地址输入（选择控制）端有（ ）个。 A ．16 B.2 C.4 D.8 4. 有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP 作用下，四位数据的移位过程是（ ）。 A. 1011--0110--1100--1000--0000 B. 1011--0101--0010--0001--0000 C. 1011--1100--1101--1110--1111 D. 1011--1010--1001--1000--0111 5．已知74LS138译码器的输入三个使能端（E 1=1， E 2A = E 2B =0）时，地址码A 2A 1A 0=011，则输出 Y 7 ～Y 0是( ) 。 A. 11111101 B. 10111111 C. 11110111 D. 11111111 6. 一只四输入端或非门，使其输出为1的输入变量取值组合有( )种。 A ．15 B ．8 C ．7 D ．1 7. 随机存取存储器具有( )功能。 A.读/写 B.无读/写 C.只读 D.只写 8．N 个触发器可以构成最大计数长度（进制数）为( )的计数器。 A.N B.2N C.N 2 D.2N 9．某计数器的状态转换图如下， 其计数的容量为( ) A ． 八 B. 五 C. 四 D. 三 A B Y 1 Y 2 Y 3 000 001 010 011 100 101 110 111
数字电子技术考试题及答案
太原科技大学 数字电子技术 课程试卷 B 卷 一、单选题（20分，每小题1分）请将本题答案全部写在下表中 1、8421BCD 码10000001转化为十六进制数是( )。 A 、15 B 、51 C 、81 D 、18 2、n 位二进制数的反码或其原码，表示的十进制数是( )。 A 、21n - B 、2n C 、1 2n - D 、2n 3、TTL 与非门多余输入端的处理是( )。 A 、接低电平 B 、任意 C 、 通过 100W 电阻接地 D 、通过 100k W 电阻接地 4、OD 非门在输入为低电平（输出端悬空）情况下，输出为( )状态。 A 、高电平 B 、低电平 C 、开路 D 、不确定 5、与()Y A B A =e e 相等的逻辑函数为（ ）。 A 、Y B = B 、Y A = C 、Y A B =? D 、Y A B =e 6、下列(,,)F A B C 函数的真值表中1Y =最少的为( )。 A 、Y C = B 、Y AB C = C 、Y AB C =+ D 、Y BC C =+ 7、( )是组合逻辑电路的特点。 A 、输出仅取决于该时刻的输入 B 、后级门的输出连接前级门的输入 C 、具有存储功能 D 、由触发器构成 8、半加器的两个加数为A 和B ，（ ）是进位输出的表达式。 A 、AB B 、A B + C 、AB D 、AB 9、欲使JK 触发器1 n Q Q +=，J 和K 取值正确的是（ ）。 A 、,J Q K Q == B 、J K Q == C 、0J K == D 、,1J Q K == 10、字数为128的ROM 存储器存储容量为1204位，字长为（ ）位，地址线为（ ）根。 A 、8，8 B 、8，7 C 、4，7 D 、4，8 11、一个四位二进制减法计数器初始状态为0110，经过101个脉冲有效沿触发后，它的输出是 ( )。 A 、0000 B 、0001 C 、0011 D 、0010 12、要用1K×8的RAM 扩展成8K×16的RAM ，需选用( )译码器。 A 、 3线-8线 B 、2线-4线 C 、1线-2线 D 、4线-16线
数字电路实验问答题
实验一 （2）如何用万用表测量数字集成电路的好坏? 数字集成电路损坏分为两种情况，一种是彻底不能工作；另一种是工作不稳定，可靠性非常低。 用万用表主要测量其阻抗值，可以拿一只好的相同的IC比较，测试管脚到地的阻抗值；另外就是放到具体的电路中加上适当的电压测试各个管脚的电压或电平值；数字IC的范围非常广，拿一只单片机来讲，要判断其工作问题，还要用到示波器观察数据收发期间对应管脚上高低电平的变化，对于其他数字IC，可以测试并对应真值表来比较。由于IC应用不同，并没有一个归一化的方法，只有通过不断实践来完成整个电路的调试了。 （3）如何用示波器确定输入信号是直流还是交流? 答案一：示波器有交流输入和直流输入的转化按钮，如果选中直流按钮，测得的就是直流和交流的叠加信号（如果有交流信号）；选中交流按钮，只能测得交流信号（不管信号是否有直流成分）。 如果用直流档和交流档测得的信号完全相同，则说明信号只有交流成分；若果直流档有信号，交流档测不到信号则说明只有直流成分没有交流成分；交直流都测得信号灯信号形状不同，则说明信号同时存在交直流成分。 答案二：先把示波器的“AC-GND-DC”置于GND位置，把参考点选在中间位置，再把“AC-GND-DC”置于DC位置，再进行测试，如果波形是在参考点中心线的上方或下方，那就是直流；如果在参考点中心线的上方和下方都有波形显示，那就是交流。特别提示：直流不一定就是直线， （4）如何用示波器测量电流信号? 使被测电流通过一个电阻(叫取样电阻)，适当选取电阻值，使被测电流信号在该电阻上的压降达数十至数百毫伏，并使毫伏数，与电流值有便于运算的比例关系，之后，用示波器测量该电阻上的压降即可。 实验三 （2）与非门中多余端如何处理?
(完整版)数字电路自试题3答案
数字电路自测题3答案 一、填空题：（每空1分，共20分） 1．八进制数 (34.2 ) 8 的等值二进制数为 11100.01 ；十进制数 98 的 8421BCD 码为 10011000 。 2．试写出下列图中各门电路的输出分别是什么状态 （高电平、低电平） ？（其中（A ）（B ）为TTL 门电路，而（C ）为CMOS 门电路） （A ） （B ） （C ） Y 1= 02 Y 2= 1 Y 3= 1 3．一个 JK 触发器有 2 个稳态，它可存储 1 位二进制数。 4． 单稳态触发器 有一个稳定状态和一个暂稳状态。 施密特触发器 有两个稳定状态、有两个不同的触发电平，具有回差特性。 多谐振荡器 没有稳定状态，只有两个暂稳态。以上三种电路均可由 555定时器 外接少量阻容元件构成。 5．常用逻辑门电路的真值表如右图所示，则 F 1 、F 2 、F 3 分别属于何种常用逻辑门。F 1 同或 ，F 2 与非门 ，F 3 或非 。 6．OC 门的输出端可并联使用，实现__线与____功能；三态门的输出状态有______0________、 1 、 高阻 三种状态。 7．时序逻辑电路的输出不仅和____输入 ___有关，而且还与___电路原来状态____有关。 二、选择题： (选择一个正确答案填入括号内，每题2分，共20分 ) 1.在四变量卡诺图中，逻辑上不相邻的一组最小项为：（ D ） A ．m 1 与m 3 B ．m 4 与m 6 C ．m 5 与m 13 D ．m 2 与m 8 2．L=AB+C 的对偶式为：（ B ） A B F 1 F 2 F 3 0 0 1 1 0 0 1 0 1 1 1 0 0 1 1 1 1 1 0 1
数字电路复习题及答案
数字电路复习题及答案
数字电路复习题 （注意：以下题目是作为练习和考试题型而设，不是考题，大家必须融会贯通，举一反三。）1、逻辑电路可以分为组合逻辑电路电路和时序逻辑电路电路。 2、数字电路的基本单元电路是门电路和触发器。 3、数字电路的分析工具是逻辑代数（布尔代数）。 4、（50.375）10 = （110010.011）2 = （32.6）16 5、3F4H = （0001000000010010 ）8421BCD 6、数字电路中的最基本的逻辑运算有与、或、非。 7、逻辑真值表是表示数字电路输入和输出之间逻辑关系的表格。 8、正逻辑的与门等效于负逻辑的或门。 9、表示逻辑函数的4种方法是真值表、表达式、卡诺图、逻辑电路图。 其中形式惟一的是真值表。 10、对于变量的一组取值，全体最小项之和为
1。 11、对于任意一个最小项，只有一组变量的取值 使其值为1，而在变量取其他各组值时 这个最小项的取值都是0。 12、对于变量的任一组取值，任意两个最小项之 积为0。 13、与最小项ABC相邻的最小项有C A。 AB、C B A、BC 14、组合逻辑电路的特点是输出端的状态只由同一时刻输入端的状态所决定，而与先前的状态没有关系（或输出与输入之间没有反馈延迟通路；电路中不含记忆元件）。 15、按电路的功能分，触发器可以分为RS、JK、 D、T、 T’。 16、时序电路可分为同步时序逻辑电路和异步时序逻辑电路两种工作方式。 17、描述时序电路逻辑功能的方法有逻辑方程组（含驱动方程、输出方程、 状态方程）、状态图、状态表、时序图。 18、（251）10 =（11111011）2 =（FB）16 19、全体最小项之和为 1 。 20、按照使用功能来分，半导体存储器可分为
数字电路实验考试参考题目
数字电路实验考试参考题目 1.请采用两种方法（分别用与非门器件和数据选择器）设计一个三人表决器。 2.请采用两种方法（分别用与非门器件和数据选择器）设计一个四人表决器。 3.采用数据选择器（74LS151）设计完成下列逻辑函数： F1=A BC+A B D+B C D+AC D； F2=ABC+BCD+ACD+ABD 4.利用JK触发器设计一个异步四进制计数器（可采用74LS73），并用示波器观测电路输 入、输出波形。 5.设计一个模21的计数器（可采用74LS390或74LS192等），用发光二极管观察并记录 电路的所有有效计数状态。 6.设计一个模22的计数器（可采用74LS390或74LS192等），用发光二极管观察并记录 电路的所有有效计数状态。 7.设计一个模23的计数器（可采用74LS390或74LS192等），用发光二极管观察并记录 电路的所有有效计数状态。 8.设计一个模24的计数器（可采用74LS390或74LS192等），用发光二极管观察并记录 电路的所有有效计数状态。 9.设计一个模25的计数器（可采用74LS390或74LS192等），用发光二极管观察并记录 电路的所有有效计数状态。 10.设计一个模20的计数器（可采用74LS390或74LS192等），用发光二极管观察电路的 所有有效计数状态；并用示波器观测计数器的输入输出端波形。 11.采用移位寄存器设计一个具有自启动功能的四位环形计数器，记录电路所有状态（包括 由偏离态进入有效循环的过程），并画出状态转移图。 12.设计一个具有自启动功能的、有效状态分别为1000，0100，0010，0001的四位右移环 形计数器。 13.设计一个具有自启动功能的、有效状态分别为0001，0010，0100，1000的四位左移环 形计数器。 14.设计一个具有自启动功能的、有效状态分别为1110，1101，1011，0111的四位左移环 形计数器。 15.设计一个具有自启动功能的、有效状态分别为1110，0111，1011，1101的四位右移环 形计数器。 16.设计一个具有自启动功能的、有效状态分别为1100，1001，0011，0110的四位左移环 形计数器。 17.设计一个具有自启动功能的、有效状态分别为1100，0110，0011，1001的四位右移环 形计数器。 18.采用2MHZ的晶体振荡器、与非门、电阻等器件设计一个晶体稳频多谐振荡电路，经 分频后，电路输出脉冲信号频率为1MHZ。 19.采用555定时器设计电路，要求输出一个频率为1KHZ的脉冲信号，并用示波器观测电 路输出波形。 20.采用大规模集成存储器、编程器、计数器等元件和设备，设计完成一个八路彩灯控制电 路。 （可能还有小范围调整，请大家继续关注网站通知）
数字电子技术试题库
数 字 电 子 技 术 2011年7月23日星期六
1 1 : 对于JK触发器，输入J＝0，K＝1，CLK脉冲作用后，触发器的次态应为（）。 (2分） A:0 B:1 C:Q' D:不确定 您选择的答案: 正确答案： A 知识点：JK触发器的特性为：J=1， K=1时，Q状态为翻转，即Q= Q’ -------------------------------------------------------------------- 2 : 已知Y=A+AB′+A′B,下列结果中正确的是（） (2分） A:Y=A B:Y=B C:Y=A+B D:Y=A′+B′ 您选择的答案: 正确答案： C 知识点：利用公式A+AB′=A和A+A′B=A+B进行化简 -------------------------------------------------------------------- 3 : (1001111)2的等值十进制数是（） (2分） A:97 B:15.14 C:83 D:79 您选择的答案: 正确答案： D 知识点：把二进制数转换为等值的十进制数，只需将二进制数按多项式展开，然后把所有各项的数值按十进制数相加。 -------------------------------------------------------------------- 4 : 图中为CMOS门电路，其输出为（）状态 (2分） A:高电平 B:低电平 C:高阻态 D:不确定 您选择的答案: 正确答案： A 知识点：对于CMOS门电路，输入端接负载时，输入电平不变 -------------------------------------------------------------------- 5 : 四选一数据选择器的数据输出Y与数据输入Di和地址码Ai之间的逻辑表达式为Y=（） (2分） A:A1′A0′D0+ A1′A0D1+ A1A0′D2+ A1A0D3 B:A1′A0′D0
数字电子技术试卷试题答案汇总(完整版)
数字电子技术基础 试题库及答案汇总 一、 填空题（每空1分，共20分） 1、逻辑代数中3种基本运算是 ， ， 。 2、逻辑代数中三个基本运算规则 ， ， 。 3、逻辑函数的化简有 ， 两种方法。 4、A+B+C= 。 5、TTL 与非门的u I ≤U OFF 时，与非门 ，输出 ，u I ≥U ON 时，与非门 ，输出 。 6、组合逻辑电路没有 功能。 7、竞争冒险的判断方法 ， 。 8、触发器它有 稳态。主从RS 触发器的特性方程 ， 主从JK 触发器的特性方程 ，D 触发器的特性方程 。 二、 选择题（每题1分，共10分） 1、相同为“0”不同为“1”它的逻辑关系是 （ ） A 、或逻辑 B 、与逻辑 C 、异或逻辑 2、Y （A ，B ，C ，）=∑m （0，1，2，3）逻辑函数的化简式 （ ） A 、Y=AB+BC+ABC B 、Y=A+B C 、Y=A 3、 A 、Y=A B B 、Y 处于悬浮状态 C 、Y=B A + 4、下列图中的逻辑关系正确的是 （ ） A.Y=B A + B.Y=B A + C.Y=AB 5、下列说法正确的是 （ ） A 、主从JK 触发器没有空翻现象 B 、JK 之间有约束 C 、主从JK 触发器的特性方程是CP 上升沿有效。 6、下列说法正确的是 （ ） A 、同步触发器没有空翻现象 B 、同步触发器能用于组成计数器、移位寄存器。 C 、同步触发器不能用于组成计数器、移位寄存器。 7、下列说法是正确的是 （ ） A 、异步计数器的计数脉冲只加到部分触发器上 B 、异步计数器的计数脉冲同
时加到所有触发器上 C、异步计数器不需要计数脉冲的控制8、下列说法是正确的是（） A、施密特触发器的回差电压ΔU=U T+-U T- B、施密特触发器的回差电压越大，电 路的抗干扰能力越弱 C、施密特触发器的回差电压越小，电路的抗干扰能力越强 9、下列说法正确的是（） A、多谐振荡器有两个稳态 B、多谐振荡器有一个稳态和一个暂稳态 C、多谐振荡器有两个暂稳态 10、下列说法正确的是（） A、555定时器在工作时清零端应接高电平 B、555定时器在工作时清零端应接低电平 C、555定时器没有清零端 三、判断题（每题1分，共10分） 1、A+AB=A+B （） 2、当输入9个信号时，需要3位的二进制代码输出。（） 3、单稳态触发器它有一个稳态和一个暂稳态。（） 4、施密特触发器有两个稳态。（） 5、多谐振荡器有两个稳态。（） 6、D/A转换器是将模拟量转换成数字量。（） 7、A/D转换器是将数字量转换成模拟量。（） 8、主从JK触发器在CP=1期间，存在一次性变化。（） 9、主从RS触发器在CP=1期间，R、S之间不存在约束。（） 10、所有的触发器都存在空翻现象。（） 四、化简逻辑函数（每题5分，共10分） 1、 2、Y（A，B，C，）=∑m（0，1，2，3，4，6，8，9，10，11，14） 五、画波形图（每题5分，共10分） 1、 2、 六、设计题（每题10分，共20分）
数字电子技术基础试题及答案
D C B A D C A B ++《数字电子技术》试卷 姓名：__ _______ 班级：__________ 考号：___________ 成绩：____________ 1.?有一数码10010011，作为自然二进制数时，它相当于十进制数（147），作为8421BCD 码时，它相当于十进制数（93 ）。 2.三态门电路的输出有高电平、低电平和（高阻）3种状态。 3．TTL 与非门多余的输入端应接（高电平或悬空）。 4．TTL 集成JK 触发器正常工作时，其d R 和d S 端应接（高）电平。 5. 已知某函数?? ? ??+??? ??++=D C AB D C A B F ，该函数的反函数F = （ ）。 6. 如果对键盘上108个符号进行二进制编码，则至少要（ 7）位二进制数码。 7. 典型的TTL 与非门电路使用的电路为电源电压为（5 ）V ，其输出高电平为（3.6）V ，输出低电平为（0.35）V ， CMOS 电路的电源电压为（ 3--18） V 。 8．74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A 2A 1A 0=110时，输出 01234567Y Y Y Y Y Y Y Y 应为（ ）。 9．将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM 。该ROM 有（ 11）根地址线，有（16）根数据读出线。 10. 两片中规模集成电路10进制计数器串联后，最大计数容量为（ 100）位。 11. ＝（AB ）。 12. 13 二、分） 1.?函数 A ．F(A,B,C)=∑m （0，2，4） B. (A,B,C)=∑m （3，5，6，7） C ．F(A,B,C)=∑m （0，2，3，4） D. F(A,B,C)=∑m （2，4，6，7） 2．8线—3线优先编码器的输入为I 0—I 7 ，当优先级别最高的I 7有效时，其输出012Y Y Y ??的值是（ C ）。 A ．111 B. 010 C. 000 D. 101 3．十六路数据选择器的地址输入（选择控制）端有（ C ）个。 A ．16 B.2 C.4 D.8
数字电路实验
实验2 组合逻辑电路（半加器全加器及逻辑运算） 一、实验目的 1.掌握组合逻辑电路的功能测试。 2.验证半加器和全加器的逻辑功能。 3.学会二进制数的运算规律。 二、实验仪器及材料 1.Dais或XK实验仪一台 2.万用表一台 3.器件：74LS00 三输入端四与非门3片 74LS86 三输入端四与或门1片 74LS55 四输入端双与或门1片 三、预习要求 1.预习组合逻辑电路的分析方法。 2.预习用与非门和异或门构成的半加器、全加器的工作原理。 3.学习二进制数的运算。 四、实验内容 1.组合逻辑电路功能测试。 图2－1 ⑴用2片74LS00组成图2－1所示逻辑电路。为便于接线和检查，在图中要注明芯片编号及各引脚对应的编号。 ⑵图中A、B、C接电平开关，Y1、Y2接发光管显示。 ⑶按表2－1要求，改变A、B、C的状态填表并写出Y1、Y2逻辑表达式。 ⑷将运算结果与实验比较。
2.测试用异或门（74LS86）和与非门组成的半加器的逻辑功能。 根据半加器的逻辑表达式可知，半加器Y是A、B的异或，而进位Z是A、B相与，故半加器可用一个集成异或门和二个与非门组成如图2－2。 图2－2 ⑴在实验仪上用异或门和与门接成以上电路。A、B接电平开关S，Y、Z接电平显示。 ⑵按表2－2要求改变A、B状态，填表。 3.测试全加器的逻辑功能。 ⑴写出图2－3电路的逻辑表达式。 ⑵根据逻辑表达式列真值表。 ⑶根据真值表画逻辑函数SiCi的卡诺图。 图2－3 ⑷填写表2－3各点状态。
⑸按原理图选择与非门并接线进行测试，将测试结果记入表2－4，并与上表进行比较看逻辑功能是否一致。 4.测试用异或、与或和非门组成的全加器的逻辑功能。 全加器可以用两个半加器和两个与门一个或门组成，在实验中，常用一块双异或门、一个与或门和一个非门实现。 ⑴画出用异或门、与或非门和与门实现全加器的逻辑电路图,写出逻辑表达式。 ⑵找出异或门、与或非门和与门器件，按自己画出的图接线。接线时注意与或非门中不用的与门输入端接地。 ⑶当输入端Ai、Bi、Ci－1为下列情况时，用万用表测量Si和Ci的电位并将其转为逻辑状态填入表2－5。 五、实验报告 1.整理实验数据、图表并对实验结果进行分析讨论。 2.总结组合逻辑电路的分析方法。 实验3 触发器 一、实验目的 1．熟悉并掌握R－S、D、J－K触发器的构成，工作原理和功能测试方法。 2．学会正确使用触发器集成芯片。 3．了解不同逻辑功能FF相互转换的方法。 二、实验仪器及材料 1．双踪示波器一台 2．Dais或XK实验仪一台 3．器件74LS00 二输入端四与非门1片 74LS74 双D触发器1片 74LS112 双J-K触发器1片 二、实验内容
数字电子技术试卷试题答案汇总(完整版)
数字电子技术试卷试题答案汇总(完整版)
数字电子技术基础试卷试题答案汇总 一、 填空题（每空1分，共20分） 1、逻辑代数中3种基本运算是 ， ， 。 2、逻辑代数中三个基本运算规 则 ， ， 。 3、逻辑函数的化简有 ， 两种方法。 4、A+B+C= 。 5、TTL 与非门的u I ≤U OFF 时，与非门 ，输出 ，u I ≥U ON 时，与 非门 ，输出 。 6、组合逻辑电路没有 功能。 7、竞争冒险的判断方法 ， 。 8、触发器它有 稳态。主从RS 触发器的特性方 程 ， 主从JK 触发器的特性方程 ，D 触发器的特性方 程 。 二、 选择题（每题1分，共10分） 1、相同为“0”不同为“1”它的逻辑关系是 （ ） A 、或逻辑 B 、与逻辑 C 、异或逻辑 2、Y （A ，B ，C ，）=∑m （0，1，2，3）逻辑函数的化简式 （ ） A 、Y=AB+BC+ABC B 、Y=A+B C 、Y=A 3、 A 、Y=A B B 、Y 处于悬浮状态 C 、Y=B A + 4、下列图中的逻辑关系正确的是 （ ） A.Y=B A + B.Y=B A + C.Y=AB 5、下列说法正确的是 （ ） A 、主从JK 触发器没有空翻现象 B 、JK 之间有约束 C 、主从JK 触发器的特性方程是CP 上升沿有效。 6、下列说法正确的是 （ ） A 、同步触发器没有空翻现象 B 、同步触发器能用于组成计数器、移位寄存器。 C 、同步触发器不能用于组成计数器、移位寄存器。 7、下列说法是正确的是 （ ） A 、异步计数器的计数脉冲只加到部分触发器上 B 、异步计数器的计数脉冲 同时加到所有触发器上 C 、异步计数器不需要计数脉冲的控制 8、下列说法是正确的是 （ ）
数字电路试题及答案后面附带1doc
数字电路模拟题（答案附后） 注：此为上次考试模拟卷和答案，与本次模拟卷题目相同，但顺序不同，以此卷做参考。 一、 1、数制转换（其中B表示二进制，D表示十进制，H表示十六进制） （1）（10110）B=( )D （2）（0.1011）B=( )D （3）（3B）H=( )D (4) (0.35) H=（）D (5) (0.34)D=（）H=( )B (6) (1011.101) B=( )D (7) (3F) H =( )D (8) (0.8125) D=( )B (9) (173) D=( )H (10) (0101.0110)B=( )D (11) (8FA.C6)=( )B (12) (0.35 )H = ( )D (13) (73)D =( )H 2、利用逻辑代数的基本公式和常用公式化减下列各式 3、指出下列存储系统各具有多少个存储单元，至少需要几根地址线和数据线？ 4、设存储器的起始地址为全0，试指出下列存储系统的最高地址为多少？ 二、如图所示为由NMOS管构成的逻辑电路。试写出其逻辑表达式并说明它是什么逻辑电路？ 三、双互补对与反相器引出端如图所示，试连接成3输入端或非门。
四、试分析如图所示逻辑电路的功能，写出逻辑表达式和真值表。 1、 2、 3、 五、1、试用三个3输入端与门，一个或门和非门实现语句“A>B”,A和B均为两位二进制数。 2、试用三个3输入端与门，一个或门和数个非门实现语句“A>B”,A和B均为两位二进制数。 3、分别写出同步RS、T触发器的特性表和特性方程。 4、用2输入与非门和反相器设计一个三位的奇偶校验器，即当3位数中有奇数个1时输出为1，否则输出为0。 六、电路如图所示，写出驱动方程、状态方程、列出状态表、画出状态图，并确定逻辑功能。 1、
东南大学数字电路实验考试——教务考试监考装置
数字电路期末考题二 一、教务处需要一考试监考装置：设定每场考试为2小时，假设一个时钟周期是10分钟，用两个数码管分别显示分钟的十位和小时的个位。当到半小时的时候，红灯亮持续10分钟后灭，提醒监考老师没来的考生不得入场，在场的考生可以交卷离开。当到1小时50分时，黄灯亮持续10分钟后灭，提醒监考老师考试时间将到，准备收卷。 要求： 1．简单写出设计过程，画出逻辑电路图（30分） 2．根据设计搭试电路（15分） 3．用单脉冲验证电路（由老师检查）（25分） 4．用双踪示波器或者逻辑分析仪观察并分别绘出输入时钟和分钟十位输出时的Q m2、Q m1、Q m0输出波形。（10分） 二、简答 几个三态门的输出端是否允许短接？有无条件限制，应注意什么问题？ OC门的输出端是否允许短接，结果是什么？（20分） 页脚内容1
数字电路期末考题四（答案及评分标准） 1．简单写出设计过程，画出逻辑电路图（30分） 由题意，设时钟脉冲的周期为10分钟，则分钟部分可设计成模6计数器，整个监考装置是模12计数器，其功能见下表 页脚内容2
80001000100 90001001000 100001001100 110001010000 120001010101 130000000000逻辑电路图： 页脚内容3
评分：a、设计过程15分 b、逻辑电路图15分 2．电路接线符合基本规范，电源连接正确（15分）； 3．用单脉冲验证电路（由老师检查）（25分） 4．波形记录符合规范（波形应注意相位对齐，并至少画满一个周期，方波的边沿一定要画出）：波形描述正确且相位对齐8分（每个波形2分）方波边沿画出2分 CLK Qm2 Qm1 Qm0 二、简答题： 几个三态门的输出端允许短接，但有条件限制，不能同时有两个或两个以上三态门的控制端处于使能状态。(10分) OC门的输出端允许短接，但要在输出端接一个合适的上拉电阻和电源才能正常工作，结果是将各个OC门的输出相与。（10分） 页脚内容4