反相器的设计与仿真
0.18umCMOS反相器的设计与仿真
2016311030103 吴昊
一．实验目的
在SMIC 0.18um CMOS mix-signal环境下设计一个反相器，使其tpHL=tpLH，并且tp越小越好。利用这个反相器驱动2pf电容，观察tp。以这个反相器为最小单元，驱动6pf电容，总延迟越小越好。制作版图，后仿真，提取参数。
二．实验原理
1.反相器特性
1、输出高低电平为VDD和GND,电压摆幅等于电源电压；
2、逻辑电平与器件尺寸无关；
3、稳态是总存在输出到电源或者地通路；
4、输入阻抗高；
5、稳态时电源和地没通路；
2.开关阈值电压Vm和噪声容限
Vm的值取决于kp/kn
所以P管和N管的宽长比值不同，Vm的值不同。增加P管宽度使Vm移向Vdd，增加N管宽度使Vm移向GND。当Vm=1/2Vdd时，得到最大噪声容限。
要使得噪声容限最大，PMOS部分的尺寸要比NMOS大，计算结果是3.5倍，实际设计中一般是2~2.5倍。
3.反向器传播延迟优化
1、使电容最小（负载电容、自载电容、连线电容）
漏端扩散区的面积应尽可能小
输入电容要考虑：（1）Cgs 随栅压而变化
（2）密勒效应
（3）自举电路
2、使晶体管的等效导通电阻（输出电阻）较小：
加大晶体管的尺寸（驱动能力）
但这同时加大自载电容和负载电容（下一级晶体管的输入电容）
3、提高电源电压
提高电源电压可以降低延时，即可用功耗换取性能。但超过一定程度后改善有限。电压过高会引起可靠性问题.当电源电压超过2Vt 以后作用不明显.
4、对称性设计要求
令Wp/Wn=μp/μu 可得到相等的上升延时和下降延时，即tpHL=tpLH。仿真结果表明：当P，N管尺寸比为1.9时，延时最小，在2.4时为上升和下降延时相等。
4.反相器驱动能力考虑
1.单个反相器驱动固定负载
tp0为反相器的本征延迟，S是反向尺寸与参照反相器尺寸的比值。tp0与门的尺寸大小无关而仅与工艺及版图有关。
无负载时，增加门的尺寸不能减少延迟。有负载时，S很大时（大于等于10）使反相器延迟趋于本征延迟，因此继续加大尺寸不会有什么改善而只会显著增加面积。、
2.反相器驱动大负载电容（反相器链）
给定负载CL ，给定输入电容Cin时，可由公式
得到尺寸放大系数f和反相器级数N的关系。
又因为驱动大负载电容时最优f=3.6，tp最小。所以即可以确定一个正确的反相器级数N来最小化延迟。
三．实验内容
1.反相器设计
经过不断的调整与仿真，在保证VM=1/2（VDD）=900mv同时尽量减小延时，最终确定Wp/Wn=47u/15u,管子较大为了确保反相器链的级数不
会过多。
反相器电路图:
反相器符号图：
反相器仿真图：
DC仿真：
由图可知：反相器Vm≈900mv，即tphl=tphl。Tran仿真：
由tran仿真结果可知，tpHL=0.09ns≈tpLH。
利用这个反相器驱动2pf电容，观察tran仿真结果：
由图可知tp为2ns，延迟较大，可见单个反相器的驱动能力有限。
输入栅电容计算：
Pmos电容参数：
pmos输入栅电容=Cgs+Cgd=19.659ff+19.698ff Nmos电容参数：
Nmos输入栅电容=Cgs+Cgd=15.307ff+15.500ff Cgin=19.659ff+19.698ff+5.307ff+15.500ff=70.164ff
反相器版图：
DRC：
2.设计反相器链驱动6pf电容
参数计算：
反相器链级数N的计算：
由公共F=CL/Cgin,1=6pf/70.164ff=85.5
因为反相器链的最优尺寸放大比例f=3.6，又知道F=85.5 所以可由N F
f得N=lnF/lnf=3.472，
即反相器链的级数N为4时，延迟最小。
延迟tp计算：
tp0为反相器空载延迟=0.09ns
r为自载系数≈1
所以计算可得tp=1.44ns
原理图：
Tran仿真：
由图可知，tp≈1.49ns,符合理论计算值的结果。表明通过反相器链有效增强了其驱动能力。
DRC:
LVS:
PEX：
实验小结：
通过本次实验，使我对Candence工具使用更加熟练。加强了我我对反相器的静态特性和动态特性的理解。从一个设计者的角度，我学会了如何加强反相器稳定性，优化驱动能力，减小传播延迟，节省版图面积。
混频器的设计与仿真知识讲解
混频器的设计与仿真
目录 前言 0 工程概况 0 正文 (1) 3.1设计的目的及意义 (1) 3.2 目标及总体方案 (1) 3.2.1课程设计的要求 (1) 3.2.2 混频电路的基本组成模型及主要技术特点 (1) 3.2.3 混频电路的组成模型及频谱分析 (1) 3.3工具的选择—Multiusim 10 (3) 3.3.1 Multiusim 10 简介 (3) 3.3.2 Multisim 10的特点 (3) 3.4 混频器 (3) 3.4.1混频器的简介 (3) 3.4.2混频器电路主要技术指标 (4) 3.5 混频器的分类 (4) 3.6详细设计 (5) 3.6.1混频总电路图 (5) 3.6.2 选频、放大电路 (5) 3.6.3 仿真结果 (6) 3.7调试分析 (9) 致谢 (9) 参考文献 (10) 附录元件汇总表 (10)
混频器的设计与仿真 前言 混频器在通信工程和无线电技术中，应用非常广泛，在调制系统中，输入的基带信号都要经过频率的转换变成高频已调信号。在解调过程中，接收的已调高频信号也要经过频率的转换，变成对应的中频信号。特别是在超外差式接收机中，混频器应用较为广泛，如AM 广播接收机将已调幅信号535KHZ-一1605KHZ要变成为465KHZ中频信号，电视接收机将已调48．5M一870M 的图像信号要变成38MHZ的中频图像信号。移动通信中一次中频和二次中频等。在发射机中，为了提高发射频率的稳定度，采用多级式发射机。用一个频率较低石英晶体振荡器作为主振荡器，产生一个频率非常稳定的主振荡信号，然后经过频率的加、减、乘、除运算变换成射频，所以必须使用混频电路，又如电视差转机收发频道的转换，卫星通讯中上行、下行频率的变换等，都必须采用混频器。由此可见，混频电路是应用电子技术和无线电专业必须掌握的关键电路。 工程概况 混频的用途是广泛的，它一般用在接收机的前端。除了在各类超外差接收机中应用外在频率合成器中为了产生各波道的载波振荡，也需要用混频器来进行频率变换及组合在多电路微波通信中，微波中继站的接收机把微波频率变换为中频，在中频上进行放大，取得足够的增益后，在利用混频器把中频变换为微波频率，转发至下一站此外，在测量仪器中如外差频率计，微伏计等也都采用混频器。因此，做有关混频电路的课题设计很能检验对高频电子线路的掌握程度；通过混频器设计，可以巩固已学的高频理论知识。混频器是频谱线性搬移电路，能够将输入的两路信号进行混频。 具体原理框图如图2-1所示。
CMOS反相器电路版图设计与仿真
CMOS反相器电路版图设计与仿真 姓名：邓翔 学号：1007010033 导师：马奎 本组成员：邓翔石贵超王大鹏
CMOS反相器电路版图设计与仿真 摘要：本文是基于老师的指导下，对cadence软件的熟悉与使用，进行CMOS反相器的电路设计和电路的仿真以及版图设计与版图验证仿真。 关键字：CMOS反相器；版图设计。 Abstract:This article is based on the teacher's guidance, familiar with cadence software and use, for CMOS inverter circuit design and circuit simulation and landscape and the landscape design of the simulation. Key word:CMOS inverter;Landscape design. 一引言 20世纪70年代后期以来，一个以计算机辅助设计技术为代表的新的技术改革浪潮席卷了全世界，它不仅促进了计算机本身性能的进步和更新换代，而且几乎影响到全部技术领域，冲击着传统的工作模式。以计算机辅助设计这种高技术为代表的先进技术已经、并将进一步给人类带来巨大的影响和利益。计算机辅助设计技术的水平成了衡量一个国家产业技术水平的重要标志。 计算机辅助设计（Computer Aided Design，CAD）是利用计算机强有力的计算功能和高效率的图形处理能力，辅助知识劳动者进行工程和产品的设计与分析，以达到理想的目的或取得创新成果的一种技术。它是综合了计算机科学与工程设计方法的最新发展而形成的一门新兴学科。计算机辅助设计技术的发展是与计算机软件、硬件技术的发展和完善，与工程设计方法的革新紧密相关的。采用计算机辅助设计已是现代工程设计的迫切需要。 电子技术的发展使计算机辅助设计(CAD)技术成为电路设计不可或缺的有力工具。国内外电子线路CAD软件的相继推出与版本更新，是CAD技术的应用渗透到电子线路与系统设计的各个领域，如电路图和版图的绘制、模拟电路仿
CMOS反相器设计
集成电路设计基础 论文题目：CMOS反相器 学院：信息科学与工程学院专业：集成电路工程 姓名：杨丹 学号：1211082132
CMOS 反相器电路设计及其版图仿真 姓名：杨丹 学号：1211082132 摘要： CMOS 技术自身的巨大发展潜力是IC 高速持续发展的基础。集成电路制造水平 发展到深亚微米工艺阶段，CMOS 的低功耗、高速度和高集成度得到了充分的体现。本文主要简单的介绍CMOS 反相器电路的基本理论，以及基于Cadence 的CMOS 反相器的电路仿真和版图设计。 关键词：CMOS 、反相器、Cadence 、版图 Abstract: CMOS is the basis for high speed and sustainable development of IC, which own huge development potential. Integrated circuit manufacturing level to the development of deep sub-micron technology, the low power, high speed and high integration of CMOS has been fully embodied. This paper mainly introduces the basic theory of CMOS inverter circuit. And the CMOS inverter circuit simulation and layout design that based on the Cadence. Key Word: CMOS 、inverter circuit 、Cadence 、layout 一、引言 反相器是确实是所有数字设计的核心。一旦清楚理解了它的工作和性质，设计诸如逻辑门、加法器、乘法器和微处理器等比较复杂的结构就大大地简化了。这些复杂电路的电气特性几乎完全可以由反相器中得到结果推断出来。反相器的分析可以延伸来解释比较复杂的门（如NAND 、NOR 或XOR ）的特性，她们又可以形成建筑块来构成如乘法器和处理器这样的模块。 本论文将集中讨论反相器的工作原理和几种重要特性，并对反相器的设计作出相关的分析。 二、工作原理 1. CMOS 反相器电路 图1显示了一个CMOS 反相器的电路图，它由两只增强型MOSFET 组成，其中T N 为N 沟道结构，T P 为P 沟道结构。两只MOS 管的栅极连在一起作为输入端；漏极连在一起作为输出端。按照图1标明的电压与电流方向，I v =GSN v ,O v =DSN v ,并设DN i =DP i =D i 。为了能使电路正常工作，要求电源电压DD V 大于两只MOS 管的开启电压的绝对值之和，即DD V >（TN V +TP V ）。
实验一 交叉耦合滤波器设计与仿真(材料详实)
实验一 交叉耦合滤波器设计与仿真 一、 实验目的 1.设计一个交叉耦合滤波器 2.查看并分析该交叉耦合滤波器的S 参数 二、 实验设备 装有HFSS 13.0软件的笔记本电脑一台 三、 实验原理 具有带外有限传输零点的滤波器，常常采用谐振腔多耦合的形式实现。这种形式的特点是在谐振腔级联的基础上，非相邻腔之间可以相互耦合即“交叉耦合”，甚至可以采用源与负载也向多腔耦合，以及源与负载之间的耦合。交叉耦合带通滤波器的等效电路如下图所示。在等效电路模型中，e1表示激励电压源，R1、R2分别为电源内阻和负载电阻，ik （k=1,2,3,…,N ）表示各谐振腔的回路电流，Mij 表示第i 个谐振腔与第k 个谐振腔之间的互耦合系数(i,j=1,2,…,N ，且i ≠j)。在这里取ω0=1，即各谐振回路的电感L 和电容C 均取单位值。Mkk （k=1,2,3,…,N ）表示各谐振腔的自耦合系数。 n 腔交叉耦合带通滤波器等效电路如下图所示: ...1F 1/2H 1/2H 1/2H 1/2H 1/2H 1/2H 1H 1F 1F 1F ...i 1 i 2 i k i N i N M N ,1M k 1M kN M N 1 ,2-M 12 M k 2M N k 1 ,-M N N ,1-e 1 R 1 R 2 1F 1H 这个电路的回路方程可以写为 ?? ? ??? ? ?? ? ???????????????????????? ? ?? ???++=????????????????????---------N N N N N N N N N N N N n N N N N N i i i i i R s jM jM jM jM jM s jM jM jM jM jM s jM jM jM jM jM s jM jM jM jM jM s R e 13212,1321,11,31,21,131 ,3231321,22312 11,11312110000M Λ ΛM M ΛM M M ΛΛΛM 或者写成矩阵方程的形式：I R M sU ZI E )(0++==j
ADS射频电路课程设计——混频器设计与仿真
混频器的设计与仿真 设计题目：混频器的设计与仿真 学生姓名： 学院： 专业： 指导老师： 学号： 日期: 2011年 12 月 20 日
目录 一、射频电路与ADS概述 (3) 1、射频电路概述 (3) 2、ADS概述 (3) 二、混频器的设计 (7) 1.混频器的基本原理 (7) 2、混频器的技术指标 (9) 三、混频器的设计 (9) 1、3 D B定向耦合器的设计 (9) 1.1、建立工程 (9) 1.2、搭建电路原理图 (10) 1.3、设置微带线参数 (11) 1.4、耦合器的S参数仿真 (12) 2、完整混频器电路设计 (17) 3、低通滤波器的设计................................... 2错误！未定义书签。 四、混频器性能仿真 (23) 1、混频器功能仿真 (23) 1.1、仿真原理图的建立 (23) 1.2功能仿真 (25) 2、本振功率的选择 (27) 3、混频器的三阶交调点分析 (28) 3.1、三阶交调点的测量 (28) 3.2、三阶交调点与本振功率的关系 (31) 4、混频器的输入驻波比仿真 (31) 五、设计总结 (33)
一、 射频电路与ADS 概述 1、 射频电路概述 射频是指超高频率的无线电波，对于工作频率较高的电路，人们经常称为“高频电路”或“射频（RF ）电路”或“微波电路”等等。 工程上通常是指工作频段的波长在10m ～ 1mm 或频率在30MHz ～ 300GHz 之间的电路。此外，有时还含有亚毫米波（ 1mm ～0.1mm 或300GHz ～ 3000GHz ）等。 一方面，随着频率升高到射频频段，通常在分析DC 和低频电路时乐于采用的基尔霍夫定律、欧姆定律以及电压电流的分析工具，已不精确或不再适用。分布参数的影响不容忽略。另一方面，纯正采用电磁场理论方法，尽管可以很好的全波分析和计及分布参数等的影响，但很难触及高频放大器、VCO 、混频器等实用内容。所以，射频电路设计与应用已成为信息技术发展的关键技术之一。 2、ADS 概述 ADS 电子设计自动化（EDA 软件全称为 Advanced Design System ，是美国安捷伦（Agilent ）公司所生产拥有的电子设计自动化软件；ADS 功能十分强大，包含时域电路仿真 (SPICE-like Simulation)、频域电路仿真 (Harmonic Balance 、Linear Analysis)、三维电磁仿真 (EM Simulation)、通信系统仿真(Communication System Simulation)和数字信号处理仿真设计（DSP ）；支持射频和系统设计工程师开发所有类型的 RF 设计，从简单到复杂，从离散的射频/微波模块到用于通信和航天/国防的集成MMIC ，是当今国内各大学和研究所使用最多的微波/射频电路和通信系统仿真软件软件。 2.1 ADS 的仿真设计方法 ADS 软件可以提供电路设计者进行模拟、射频与微波等电路和通信系统设计，其提供的仿真分析方法大致可以分为：时域仿真、频域仿真、系统仿真和电磁仿真；ADS 仿真分析方法具体介绍如下： 2.1.1 高频SPICE 分析和卷积分析（Convolution ） 高频SPICE 分析方法提供如SPICE 仿真器般的瞬态分析，可分析线性与非线性电路的瞬态效应。在SPICE 仿真器中，无法直接使用的频域分析模型，如微带线带状线等，可于高频SPICE 仿真器中直接使用，因为在仿真时可于高频SPICE )()/(1038Hz f s m f c ?==λ
20151060042-贾炜光-混频器仿真实验报告
混频器仿真实验 姓名：贾炜光 学号：20151060042 学院：信息学院 专业：通信工程 指导教师：谢汝生
一、实验目的 （1）加深对混频理论方面的理解，提高用程序实现相关信号处理的能力； （2）掌握multisim实现混频器混频的方法和步骤； （3）掌握用muitisim实现混频的设计方法和过程，为以后的设计打下良好的基础。 二.实验原理 混频器将天线上接收到的射频信号与本振产生的信号相乘，cosαcosβ=[cos(α+ β)+cos(α-β)]/2 可以这样理解，α为射频信号频率量，β为本振频率量，产生和差频。当混频的频率等于中频时，这个信号可以通过中频放大器，被放大后，进行峰值检波。检波后的信号被视频放大器进行放大，然后显示出来。由于本振电路的振荡频率随着时间变化，因此频谱分析仪在不同的时间接收的频率是不同的。 混频是指将信号从一个频率变换到另外一个频率的过程 ,其实质是频谱线性搬移的过程。在超外差接收机中 ,混频的目的是保证接收机获得较高的灵敏度 ,足够的放大量和适当的通频带 ,同时又能稳定地工作。混频电路包括三个组成部分 : 本机振荡器、非线性器件、带通滤波器。[1] 由于非线性元件( 如二极管、三极管、场效应管等) 的作用,混频过程中会产生很多的组合频率分量 : p f L ±qf S 。一般来讲 ,其中满足需要的仅仅是 f I =f L -f S 或者是f I =f S -f L 。前者产生中频的方式称为高差式混频 , 后者称为低差式混频。在这里 ,混频过程中产生的一系列组合频率分量经过带通滤波器即可以选择输出相应的中频 ,而其他的频率分量会得到抑制。
反相器的设计与仿真
0.18umCMOS反相器的设计与仿真 2016311030103 吴昊 一.实验目的 在SMIC 0.18um CMOS mix-signal环境下设计一个反相器， 使其tpHL二tpLH,并且tp越小越好。利用这个反相器驱动2pf电容, 观察tp。以这个反相器为最小单元，驱动6pf电容，总延迟越小越好。制作版图，后仿真，提取参数。 二.实验原理 1?反相器特性 1、输出高低电平为VDD和GND电压摆幅等于电源电压； 2、逻辑电平与器件尺寸无关； 3、稳态是总存在输出到电源或者地通路； 4、输入阻抗高； 5、稳态时电源和地没通路； 2?开关阈值电压Vm和噪声容限 Vm的值取决于kp/kn L " W k = - 所以P管和N管的宽长比值不同，Vm的值不同。增加P管宽度使Vm移向Vdd，增加N管宽度使Vm移向GNB 当Vm=1/2Vdd时, 得到最大噪声容限。
要使得噪声容限最大，PMOS部分的尺寸要比NMOS大，计算结果是3.5倍，实际设计中一般是2~2.5倍。 3?反向器传播延迟优化 1、使电容最小（负载电容、自载电容、连线电容） 漏端扩散区的面积应尽可能小 输入电容要考虑：（1）Cgs随栅压而变化 （2）密勒效应 （3）自举电路 2、使晶体管的等效导通电阻（输出电阻）较小： 加大晶体管的尺寸（驱动能力） 但这同时加大自载电容和负载电容（下一级晶体管的输入电容） 3、提咼电源电压 提高电源电压可以降低延时，即可用功耗换取性能。但超过一定程度后改善有限。电压过高会引起可靠性问题?当电源电压超过2Vt 以后作用不明显. 4、对称性设计要求 令Wp/Wn二卩p/卩u可得到相等的上升延时和下降延时，即tpHL 二tpLH。仿真结果表明：当P, N管尺寸比为1.9时，延时最小，在2.4时为上升和下降延时相等。 4?反相器驱动能力考虑 1?单个反相器驱动固定负载
微带低通滤波器的设计与仿真
微带低通滤波器的设计与仿真 分类： 电路设计 嘿嘿，学完微波技术与天线，老师要求我们设计一个微带元器件，可以代替实验室里的元器件，小弟不才，只设计了一个低通滤波 器。现把它放到网上，以供大家参考。 带低通滤波器的设计 一、题目 第三题：低通滤波器的设计 f < 800MHz ；通带插入损耗 ；带外 100MHz 损耗 ；特性阻抗 Z0=50 Ohm 。 二、设计过程 1、参数确定：设计一个微带低通滤波器，其技术参数为 f < 800MHz ;通带插入损耗；带外100MHz 损耗；特性阻抗Z0=50 Ohm 。 介质材料：介电常数 ￡r = 2.65，板厚 1mm 。 2、设计方法：用高、底阻抗线实现滤波器的设计，高阻抗线可以等效为串联电感，低阻抗线可以等效为并联电容，计算各阻抗线的 宽度及长度，确保各段长度均小于 X /8(入为带内波长)。 3、设计过程： (1)确定原型滤波器：选择切比雪夫滤波器， ?s = fs/fc = 1.82 , ?s -1 = 0.82及Lr = 0.2dB , Ls >= 30，查表得N=5,原型滤波器的归 一化元件参数值如下： g1 = g5 = 1 .3394， g2 = g4 = 1.3370，g3 = 2.1660，gL= 1 .0000。 该滤波器的电路图如图 1 所示： O H 技术参数： 仿真软件： HFSS 、 ADS 或 IE3D 介质材料： 介电常数 ￡ r = 2.65板厚1mm
(2)计算各元件的真实值：终端特性阻抗为Z0=50?，则有 C1 = C5 =g1/(2*pi*f0*Z0) = 1.3394/(2*3.1416*8*10^8*50) = 5.3293pF , C3 = g3/(2*pi*f0*Z0) = 2.1660/(2*3.1416*8*10^8*50)= 8.6182pF , L2 = L4 = Z0*g2/(2* pi*f0) = 50*1.3370/(2*3.1416*8*10^8) = 13.2994nH。 (3)计算微带低通滤波器的实际尺寸: 设低阻抗(电容)为Z0I = 15?。 经过计算可得W/d = 12.3656, ￡ e = 2.443,贝U 微带宽度W1 = W3 = W5 = W = 1.000*12.3656 = 12.3656mm , 各段长度I1 = I5 = Z0I*V pl *C1 = 15* 3*10A11/sqrt(2.4437)*5.3293*10A-12 =15.3412mm， I3 = Z0I*V pl*C3 = 15* 3*10A11/sqrt(2.4437)*8.6182*10A-12 =24.8088mm， 可知各段均小于入/8符合要求。 设高阻抗(电感)为Z0h = 95? 。 经过计算可得W/d =0.85，￡ e = 2.0402则 微带宽度W2 = W4 = W =1.0000*0.85 =0.85mm ， 各段长度l2 = l4 = Vph*L2/Z0h = 29.4031mm ， 带内波长入=Vpl/f = 3*10^11/(sqrt(2.0402)*8*10^8) = 262.5396mm,入/8 = 32.8175mm 可知各段均小于入/8符合要求。
FPGA_ASIC-基于FPGA的正交数字混频器的设计与验证
基于FPGA的正交数字混频器的设计与验证 摘 要：本文研究了用DDS加乘法器实现正交数字混频器的设计及其完整的验证方法,用DDS产生的正/余弦正交本振序列与模拟信号通过A/D采样数字化后的数字序列相乘,再通过数字低通滤波实现数字混频。其中DDS采用正弦和余弦波形幅值存储功能依靠片内EAB 实现,省去了片外ROM,符合片上系统（SoC）的思想；用MATLAB软件增强QUARTUS的仿真功能,得到的仿真结果完整而且直观。 关键词：FPGA；NCO；DDS；MATLAB 中图分类号：TN773 Design and Certification of Quadrature NCO Based on FPGA Abstrct: The paper mainly studies the design and certification of quadrature NCO realized by DDS and multiplication based on FPGA, sin and cos sequences are produced by DDS, and the two output sequences then multiplicate with the input digital sequence, after by LPF we can get the results of quadrature NCO. in which, the wave amplitude are stored in memory of on-chip EAB. The emulational function of QUARTUS are enganced by MATLAB, and the result is rounded and intuitionistic. Key Words: FPGA；NCO；DDS；MATLAB 1 概述 数字混频器是数字通讯中调制解调单元必不可少的部分，同时也是各种数字频率合成器和数字信号发生器的核心。随着数字通信技术的发展，对传送数据的精度和速率要求越来越高。如何得到可数字的高精度的高频载波信号是实现高速数字通信系统必须解决的问题，利用FPGA（现场可编程逻辑门阵列）实现数字混频具有设计灵活、精确度高、频率高和稳定性好等优点，可以产生各种调制信号，广泛应用于通信、遥测、电子对抗和仪表工业等领域。 数字混频可采用CORDIC加累加器或DDS加乘法器实现,由于DDS加乘法器实现比较简捷因此得到普遍应用, DDS产生正/余弦正交本振序列与模拟信号通过A/D采样数字化后的数字序列相乘,再通过数字低通滤波实现数字混频。 2 DDS的实现 2.1 DDS的原理与设计 DDS的作用是产生正交的正弦和余弦样本。正(余)弦样本可以用实时计算的方法产生，但这只适用于信号采样频率很低的情况。在软件无线电超高速信号采样频率的情况下，用实时计算的方法实现比较困难。此时，产生正弦波样本的最有效、最简便的方法就是查表法，即事先根据各个正弦波相位计算好相位的正弦值，并按相位角度作为地址存储该相位的正弦值数据，因此，DDS采用图1所示的顶层电路。其基本功能包括：接收频率控制字FSW进行相位累加；以相位累加器的输出为地址，对存有正 (余) 弦幅度值的存储器进行寻址。输出的离散幅度码即为DDS的输出结果，用查表法实现DDS的性能指标取决于查表的深度和宽度，即取决于表示相位数据的位数和表示正弦值数据的位数。 假设存储器有1024个波形数据,系统时钟频率FCLK为1.024MHZ,相位累加器字长N=10:当频率字FSW=1,在系统时钟作用下,相位累加器累加1024个系统时钟后溢出,即经过1024个系统时钟输出波形循环一周,系统输出频率FOUT=FCLK/1024=1KHZ。当频率字FSW=2,相位累加器累加512个系统时钟后溢出,即经过512个系统时钟输出波形循环一周,系统输出频率 FOUT=FCLK/512=2KHZ。可见,输出频率FOUT与系统时钟频率FCLK关系为FOUT=FSW*FCLK/2N,从存储器中读出数据的过程是对存储器所存储波形的再次采样,一个周期查表的点数即为采样点数,根据奈奎斯特定理,每个周期至少采样2点才能重构波形,这样理论上最大输出频率
CMOS反相器的版图设计
实验一：CMOS反相器的版图设计 一、实验目的 1、创建CMOS反相器的电路原理图(Schematic)、电气符号(symbol)以及版图(layout); 2、利用’gpdk090’工艺库实例化MOS管； 3、运行设计规则验证(Design Rule Check,DRC)确保版图没有设计规则错误。 二、实验要求 1、打印出完整的CMOS反相器的电路原理图以及版图； 2、打印CMOS反相器的DRC报告。 三、实验工具 Virtuoso 四、实验内容 1、创建CMOS反相器的电路原理图； 2、创建CMOS反相器的电气符号； 3、创建CMOS反相器的版图； 4、对版图进行DRC验证。
1、创建CMOS反相器的电路原理图及电气符号图 首先创建自己的工作目录并将/home/iccad/复制到自己的工作目录下（我的工作目录为/home/iccad/iclab），在工作目录内打开终端并打开virtuoso(命令为icfb &). 在打开的icfb –log中选择tools->Library Manager,再创建自己的库，在当前的对话框上选择File->New->Library,创建自己的库并为自己的库命名（我的命名为lab1），点击OK后在弹出的对话框中选择Attach to an exiting techfile并选择的库，此时Library manager的窗口应如图1所示： 图1 创建好的自己的库以及inv 创建好自己的库之后，就可以开始绘制电路原理图，在Library manager窗口中选中lab1,点击File->New->Cell view,将这个视图命名为inv(CMOS反相器)。需要注意的是Library Name一定是自己的库，View Name是schematic,具体如图2所示： 图2 inv电路原理图的创建窗口 点击OK后弹出schematic editing的对话框，就可以开始绘制反相器的电路原理图(schematic view)。其中nmos(宽为120nm,长为100nm.)与pmos(宽为240nm,长为100nm.)从这个库中添加，vdd与gnd在analogLib这个库中添加，将各个原件用wire连接起来，连接好的反相器电路原理图如图3所示：
混频器设计
混频器设计 简介 无线收发机射频前端在本质上主要完成频率变换的功能，接收机射频前端将 接收到的射频信号装换成基带信号，而发射机射频前端将要发射的基带信号转换成射频信号，频率转换功能就是由混频器完成的。 本文设计应用于无线传感器网络（Wireless Sensor Network，简称WSN）的混频器，无线传感器网络是由部署在监测区域内大量的廉价微型传感器节点组成，通过无线通信方式形成的一个多跳的自组织网络系统，其目的是协作的感知、采集和处理网络覆盖区域中感知对象的信息，并发送给观察者。这就要求所设计的混频器具有很低的功耗。同时，混频器是一种非线性电路，是接收机中输入射频信号最强的模块，这就对混频器的线性度提出了严格的要求。而混频过程通常会引入很大的噪声，考虑到LNA 的增益有限，混频器噪声也是要考虑的关键指标。由于所设计的接收机采用的是低中频的结构，中频频率只有2MHz，所以混频器的隔离度也是关键的指标。 结构选择及原理分析 结构选择 本接收机采用的结构为低中频结构，中频频率只有2MHz，LO 信号泄漏到RF 端口可能造成自混频及信号阻塞等问题。LO 信号泄漏到IF 端口，会对中频信号形成阻塞，同时LO 的噪声也将提高整体的噪声系数。而RF 信号馈通到LO端会造成自混频现象。双平衡的吉尔伯特混频器具有很好的隔离度，故本设计采用该结构。 本设计中频频率很低，开关对噪声（包括热噪声和1/ 噪声）是限制混频器噪声性能的主要因素，可以在不影响驱动级偏置电流的情况下减小流过开关对的偏置电流来减小混频器的噪声系数。可以通过在开关对的源极注入一个固定的偏置电流来实现。 线性度是混频器的一个重要指标，通常可以采用在驱动级晶体管的源极串一个无源元件形成串联反馈来提高驱动级的线性度。电阻作源简并元件会引入热噪声，而电阻本身会产生压降。电感和电容作源简并元件不会引入额外的噪声，而且对高频谐波成分和交调成分具有一定的抑制作用。因此通常选择电感作为源简并元件。但是本设计并没有采用结构，考虑到本设计的偏置电流很低，转换增益低，源简并技术将进一步降低转换增益，同时电感占用很大的芯片面积，不利于降低成本，故不可采用。根据Zigbee 协议，WSN 接受信号范围为-85 -20dBm,为了达到系统的线性度的要求，可以在低噪放级采用可调结构，这样使输入混频器的最大信号为-20dBm，降低了对混频器线性度的要求，有助于降低整个系统的功耗，但增加了LNA 的设计难度。 混频器的负载通常有三种形式：电阻作负载、晶体管作负载和LC 并联谐振电路作负载。晶体管作负载会引入非线性，而LC 并联谐振电路作负载虽具有很多的优势，但电感占用的芯片面积很大，不宜采用。电阻作负载不会引入非线性，同时具有很宽的带宽，但电阻上会引入直流压降，为了不使开关对和驱动级中的晶体管离开饱和区，电阻的取值不能太大，考虑到转换增益，电阻的取值将需要特别注意。而且这种负载不具有滤波的特性，因此不能衰减混频过程中产生的毛刺以及LO-IF、RF-IF 馈通成分。所以，本设计采用一个电容与电阻并联组成一个低通滤波网络来滤除高频成分。 综上所述，本设计所采用的结构如图4.1 所示。
混频仿真
通信电子线路实验 实验名称：混频器仿真 混频器的作用是在保持已调信号的调制规律不变的前提下，使信号的载波频率升高（上变频）或下降（下变频）到另一个频率。 一、晶体管混频器电路仿真 本实验电路为AM调幅收音机的晶体管混频电路，它由晶体管、输入信号源V1、本振信号源V2、输出回路和馈电电路等组成，中频输出465KHz的AM波。 电路特点：（1）输入回路工作在输入信号的载波频率上，而输出回路则工作在中频频率（即LC选频回路的固有谐振频率fi）。（2）输入信号幅度很小，在在输入信号的动态范围内，晶体管近似为线性工作。（3）本振信号与基极偏压Eb共同构成时变工作点。由于晶体管工作在线性时变状态，存在随U L周期变化的时变跨导g m(t)。 工作原理：输入信号与时变跨导的乘积中包含有本振与输入载波的差频项，用带通滤波器取出该项，即获得混频输出。 在混频器中，变频跨导的大小与晶体管的静态工作点、本振信号的幅度有关，通常为了使混频器的变频跨导最大（进而使变频增益最大），总是将晶体管的工作点确定在：U L=50~200mV，I EQ=0.3~1mA，而且，此时对应混频器噪声系数最小。 1、直流工作点分析 使用仿真软件中的“直流工作点分析”，测试放大器的静态直流工作点。 注：“直流工作点分析”仿真时，要将V1去掉，否则得不到正确结果。因为V1与晶体管基极之间无隔直流回路，晶体管的基极工作点受V1影响。若在V1与Q1之间有隔直流电容，则仿真时可不考虑V1的存在。 2、混频器输出信号“傅里叶分析”
选取电路节点8作为输出端，对输出信号进行“傅里叶分析”，参数设置为： 基频5KHz，谐波数为120，采用终止时间为0.001S，线性纵坐标请对测试结果进行分析。在图中指出465KHz中频信号频谱点及其它谐波成分。 注：傅里叶分析参数选取原则：频谱横坐标有效范围=基频×谐波数，所以这里须进行简单估算，确定各参数取值。 分析：图中最高频谱点在465KHZ的中频信号成分，同时电路中还有较弱的其他谐波成分。 二、模拟乘法器混频电路 模拟乘法器能够实现两个信号相乘，在其输出中会出现混频所要求的差频（ωL-ωC），然后利用滤波器取出该频率分量，即完成混频。 与晶体管混频器相比，模拟乘法器混频的优点是：输出电流频谱较纯，可以减少接收系统的干扰；允许动态范围较大的信号输入，有利于减少交调、互调干扰。 1、混频输入输出波形测试 在仿真软件中构建如下模拟乘法器混频电路，启动仿真，观察示波器显示波形，分析实验结果。
集成电路基础实验cadence反相器设计
题目：反相器分析与设计 姓名：白进宝 学院：微电子与固体电子学院 学号：201722030523 签名：教师签名：
摘要 CMOS指互补金属氧化物(PMOS管和NMOS管)共同构成的互补型MOS集成电路制造工艺，它的特点是低功耗。由于CMOS中一对MOS组成的门电路在瞬间看，要么PMOS导通，要么NMOS导通，要么都截至，比线性的三极管(BJT)效率要高得多，因此功耗很低。本次设计的是反相器，通过电路搭建前仿真，实现其功能。然后进行版图设计，提取寄生参数后进项后仿真。 关键词：CMOS、反相器、低功耗、集成电路版图 1、技术指标要求 面积：100um2 速度：大于1GHz 功耗：功耗与电源电压、工作速度、负载等诸多因素有关。 2、电路搭建 工艺库：smic18mmrf 器件参数： 设置NMOS与PMOS宽长比。 电路结构：
如图，电路结构。有两级反相器组成，第二级为负载，因为在实际电路中电路都是带载的。
分别作NMOS和PMOS的直流输出特性曲线，NMOS的阈值电压大约为0.5V左右，PMOS的阈值电压大约为0.6V左右。 3、仿真 （1）进行直流传输特性仿真分析
图一电源电压为5V，图二电源电压为2V。可以看到图二的特性比图一好，这是由于降低的电压，从而使特性变好。继续降低电源电压为1V后，特性更好。但是当降到200mV时，特性反而变差。这是由于当电压降到接近于阈值电压或更低时，管子无法导通，性能变差。 （2）瞬态特性分析 瞬态特性分析，反相器实现非门的功能。
将时间轴拉长，可以看到当输出反向时，存在一个过冲现象，这是由于栅漏电容造成。 （3）工作频率分析 上图为反相器没有带负载的情况下测出的下降时间，下图为带一个反相器测出的下降时间。从而我们可以得出电路的扇出越多，性能越差，所以在数字电路中，我们尽量将扇出控制在4以内。更多的扇出将通过组合电路多级实现。 由图可得上升时间为23.85ps，下降时间为29.25ps。 工作频率＝1/（2×max（上升时间，下降时间））＝17GHz （4）功耗分析
巴特沃斯滤波器的设计与仿真
信号与系统课程设计 题目巴特沃斯滤波器的设计与仿真 学院英才实验学院 学号2015180201019 学生姓名洪 健 指导教师王玲芳
巴特沃斯滤波器的设计与仿真 英才一班 洪健 2015180201019 摘 要：工程实践中，为了得到较纯净的真实信号，常采用滤波器对真实信号进行处理。本文对巴特沃斯模拟滤波器的幅频特性、设计方法及设计步骤进行了研究，并利用Matlab 程序和Multisim 软件，设计了巴特沃斯模拟滤波器，并分析了巴特沃斯模拟滤波器的幅频特性。利用 Matlab 程序绘制了巴特沃斯模拟滤波器的幅频特性曲线，并利用Matlab 实现了模拟滤波器原型到模拟低通、高通、带通、带阻滤波器的转换。通过Multisim 软件，在电路中设计出巴特沃斯滤波器。由模拟滤波器原型设计模拟高通滤波器的实例说明了滤波器频率转换效果。同时通过电路对巴特沃斯滤波器进行实现，说明了其在工程实践中的应用价值。 关键词：巴特沃斯滤波器 幅频特性 Matlab Multisim 引言 滤波器是一种允许某一特定频带内的信号通过，而衰减此频带以外的一切信号的电路，处理模拟信号的滤波器称为模拟滤波器。滤波器在如今的电信设备和各类控制系统里应用范围最广，技术最为复杂，滤波器的好坏直接决定着产品的优劣。滤波器主要分成经典滤波器和数字滤波器两类。从滤波特性上来看，经典滤波器大致分为低通、高通、带通和带阻等。 模拟滤波器可以分为无源和有源滤波器。 无源滤波器：这种电路主要有无源元件R、L 和C 组成。有源滤波器：集成运放和R、C 组成，具有不用电感、体积小、重量轻等优点。集成运放的开环电压增益和输入阻抗均很高，输出电阻小，构成有源滤波电路后还具有一定的电压放大和缓冲作用。但集成运放带宽有限，所以目前的有源滤波电路的工作频率难以做得很高。 MATLAB 是美国MathWorks 公司出品的商业数学软件，用于算法开发、数据可视化、数据分析以及数值计算的高级技术计算语言和交互式环境，主要包括MATLAB 和Simulink 两大部分。 Multisim10 是美国NI 公司推出的EDA 软件的一种，它是早期EWB5.0、Multisim2001、Multisim7、Multisim8、Multisim9等版本的升级换代产品，是一个完全的电路设计和仿真的工具软件。该软件基于PC 平台，采用图形操作界面虚拟仿真了一个如同真实的电子电路实验平台，它几乎可以完成实验室进行的所有的电子电路实验，已被广泛应用于电子电路的分析，设计和仿真等工作中，是目前世界上最为流行的EDA 软件之一。 本文主要对低通模拟滤波器做主要研究，首先利用MATLAB 软件对巴特沃斯滤波器幅频特性曲线进行研究，并计算相应电路参数，最后利用Multisim 软件实现有源巴特沃斯滤波器。 正文 1巴特沃斯低通滤波器 巴特沃斯（Butterworth）滤波器的幅频特性如该幅频特性的特点如下： ① 最大平坦性。可以证明，在ω=０处，有最大值|H(0)|=1，幅频特性的前２n－１阶导数均为零。这表示它在ω＝０点附近是很平坦的。 ② 幅频特性是单调下降的，相 频 特 性 也 是 单 调 下降的。因此， 巴特沃斯滤波器对有用信号产生的幅值畸变和相位畸变都很小。 ③ 无论阶数ｎ是什么数，都会通过C = ，并且此时|()|H j ，而且ｎ 越大，其幅频响应就越逼近理想情况。
混频器仿真实验报告
混频器仿真实验报告 一．实验目的 （1）加深对混频理论方面的理解，提高用程序实现相关信号处理的能力； （2）掌握multisim实现混频器混频的方法和步骤； （3）掌握用muitisim实现混频的设计方法和过程，为以后的设计打下良好的基础。 二．实验原理以及实验电路原理图 (一).晶体管混频器电路仿真 本实验电路为AM调幅收音机的晶体管混频电路，它由晶体管、输入信号源V1、本振信号源V2、输出回路和馈电电路等组成，中频输出465KHz的AM波。 电路特点：（1）输入回路工作在输入信号的载波频率上，而输出回路则工作在中频频率（即LC选频回路的固有谐振频率fi）。（2）输入信号幅度很小，在在输入信号的动态范围内，晶体管近似为线性工作。（3）本振信号与基极偏压Eb共同构成时变工作点。由于晶体管工作在线性时变状态，存在随U L周期变化的时变跨导g m(t)。 工作原理：输入信号与时变跨导的乘积中包含有本振与输入载波的差频项，用带通滤波器取出该项，即获得混频输出。 在混频器中，变频跨导的大小与晶体管的静态工作点、本振信号的幅度有关，通常为了使混频器的变频跨导最大（进而使变频增益最大），总是将晶体管的工作点确定在：U L=50~200mV，I EQ=0.3~1mA，而且，此时对应混频器噪声系数最小。 (二).模拟乘法器混频电路 模拟乘法器能够实现两个信号相乘，在其输出中会出现混频所要求的差频（ωL-ωC），然后利用滤波器取出该频率分量，即完成混频。
与晶体管混频器相比，模拟乘法器混频的优点是：输出电流频谱较纯，可以减少接收系统的干扰；允许动态范围较大的信号输入，有利于减少交调、互调干扰。 三．实验内容及记录 (一).晶体管混频器电路仿真 1、直流工作点分析 使用仿真软件中的“直流工作点分析”，测试放大器的静态直流工作点。 注：“直流工作点分析”仿真时，要将V1去掉，否则得不到正确结果。因为V1与晶体管基极之间无隔直流回路，晶体管的基极工作点受V1影响。若在V1与Q1之间有隔直流电容，则仿真时可不考虑V1的存在。 2、混频器输出信号“傅里叶分析” 选取电路节点8作为输出端，对输出信号进行“傅里叶分析”，参数设置为： 基频5KHz，谐波数为120，采用终止时间为0.001S，线性纵坐标请对测试结果进行分析。在图中指出465KHz中频信号频谱点及其它谐波成分。 注：傅里叶分析参数选取原则：频谱横坐标有效范围=基频×谐波数，所以这里须进行简单估算，确定各参数取值。
电子仿真实验报告之晶体管混频
大连理工大学 本科实验报告 课程名称：电子系统仿真实验 学院（系）：信息与通信工程学院 专业：电子与信息工程 班级： 学号： 学生姓名： 2014年月日
一、 实验目的和要求 使用电路分析软件，运用所学知识，设计一个晶体管混频器。要求输入频率为10MHz ，本振频率为16.485MHz 左右，输出频率为6.485MHz 。本振电路为LC 振荡电路。 二、实验原理和内容 混频电路是一种频率变换电路，是时变参量线性电路的一种典型应用。如一个振幅较大的振荡电压（使器件跨导随此频率的电压作周期变化）与幅度较小的差频或和频，完成变频作用。它是一个线性频率谱搬电路。图2.1是其组成模型框图。 中频 图2.1 本地振荡器产生稳定的振荡信号（设其频率为L f ）通过晶体管混频电路和输入的高频调幅波信号（设其频率为s f ），由于晶体管的非线性特性，两个信号混合后会产生L f +s f L f -s f 频率的信号，然后通过中频滤波网络，取出L f -s f 频率的信号，调节好L f -s f 的大 小使其差为中频频率，即所需要的中频输出信号。图 2.2调幅前后的频谱图。 图2.2 本次试验本振电路采用LC 振荡电路。其等效原理图为西勒振荡电路，如图2.3所示。 本振电路 非线性器件 输入 中频滤波 输出
图2.3 混频器采用晶体混频电路，其等效电路图如图2.4。 图2.4 三、主要仪器设备 名称型号主要性能参数 电子计算机宏碁V-531,Windows 7 AMD A10-4600M 2.3GHz,2GB 内存 电路分析软件 Multisim.12 多种电路元件，多种虚拟仪 器多种分析方法 表3.1
二输入与非门、或非门版图设计
课程名称Course 集成电路设计技术 项目名称 Item 二输入与非门、或非门版图设 计 与非门电路的版图： .spc文件（瞬时分析）： * Circuit Extracted by Tanner Research's L-Edit / Extract ; * TDB File: E:\cmos\yufeimen, Cell: Cell0 * Extract Definition File: C:\Program Files\Tanner EDA\L-Edit\spr\ * Extract Date and Time: 05/25/2011 - 10:03 .include H:\ VPower VDD GND 5 va A GND PULSE (0 5 0 5n 5n 100n 200n) vb B GND PULSE (0 5 0 5n 5n 50n 100n) .tran 1n 400n .print tran v(A) v(B) v(F) * WARNING: Layers with Unassigned AREA Capacitance. *
*
* * WARNING: Layers with Unassigned FRINGE Capacitance. * * *