湖大数字电路与逻辑设计试卷答案

数字电路与逻辑设计1_3试卷和答案

一、填空（每空1分，共45分）

1．Gray码也称循环码，其最基本的特性是任何相邻的两组代码中，仅有一位数码不同，因而又叫单位距离码。

2．二进制数转换成十进制数的方法为：按权展开法。

3．十进制整数转换成二进制数的方法为：除2取余法，直到商为 0 止。4．十进制小数转换成二进制数的方法为：乘2取整法，乘积为0或精度已达到预定的要求时，运算便可结束。

5．反演规则：对于任意一个逻辑函数式F，如果将其表达式中所有的算符“·”换成“ + ”，“ + ”换成“·”，常量“0”换成“ 1 ”，“ 1 ”换成“0”，原变量换成反变量，反变量换成原变量，则所得到的结果就是。称为原函数F的反函数，或称为补函数

6．n个变量的最小项是n个变量的“与项”，其中每个变量都以原变量或反变量的形式出现一次。对于任何一个最小项，只有一组变量取值使它为 1 ，而变量的其余取值均使它为 0 。

7．n个变量的最大项是n个变量的“或项”，其中每一个变量都以原变量或反变量的形式出现一次。对于任何一个最大项，只有一组变量取值使它为 0 ，而变量的其余取值均使它为 1 。

8．卡诺图中由于变量取值的顺序按格雷码排列，任何几何位置相邻的两个最小项，在逻辑上都是相邻的。，保证了各相邻行(列)之间只有一个变量取值不同。

9．卡诺图化简逻辑函数方法：寻找必不可少的最大卡诺圈，留下圈没有变化的那些变量。求最简与或式时圈 1 、变量取值为0对应反变量、变量取值为1对应原变量；求最简或与式时圈 0 、变量取值为0对应原变量、变量取值为1对应反变量。

10．逻辑问题分为完全描述和非完全描述两种。如果对于输入变量的每一组取值，逻辑函数都有确定的值，则称这类函数为完全描述逻辑函数。如果对于输入变量的某些取值组合逻辑函数值不确定，即函数值可以为0，也可以为1(通常将函数值记为?或×)，那么这类函数称为非完全描述的逻辑函数。

11．数字集成电路按其部有源器件的不同可以分为两大类：双极型晶体管集成电路和MOS(Metal Oxide Semiconductor)集成电路。

12．TTL集成电路工作速度高、驱动能力强，但功耗大、集成度低； MOS 集成电路集成度高、静态功耗低。

13．按集成电路部包含的等效门个数可分为：小规模集成电路(SSI-Small Scale Integration)，中规模集成电路(MSI-Medium Scale Integration)，大规模集成电路(LSI-Large Scale Integration)，超大规模集成电路(VLSI-Very Large Scale Integration)

二、判断题（在括号中打×或√；每题3分，共15分）

1．集电极开路门和三态门是不允许输出端直接并联在一起的两种TTL门。（×）2.用集电极开路门可以构成线与逻辑。 ( √ ) 3．普通TTL门的输出只有两种状态——逻辑 0 和逻辑 1，这两种状态都是高阻输出。三态逻辑(TSL)输出门除了具有这两个状态外，还具有低阻输出的第三状态(或称禁止状态)，这时输出端相当于短路。(× )

4．TTL电路和CMOS电路接口时，无论是用TTL电路驱动CMOS电路还是用CMOS电路驱动TTL 电路，驱动门都必须为负载门提供合乎标准的高、低电平和足够的电流（√）5．若F的对偶式为G；则G的对偶式为F。（√）

三、分析（共40分）

1.用K 图法化简为最简与或式，分别用与或非门及与非门实现：（15分=5+5+5）

∑=)14,12,10,8,7,6,3,2(),,,(m D C B A F

解：K 图为：

D A C A F +=

先圈0求反函数(最简与或式)：AD C A F +=再求与或非式: 与或非门实现：AD C A F F +==

与非门实现：AD C A AD C A F F ?=+==

2. 用K 图法将下面表达式及条件化简为最简与或式:D C B A D C B A C B A C AB F +++=且ABCD 不可能出现相同的取值! （15分=5+5+5）

解：函数可表达为：∑++++=)15,0(m D C B A D C B A C B A C AB F

K 图为：

化简后：C A D B F += 3．数制转换（10分）

1.（11011.1102=（011,011.110）2=(33.6)8=（0001,1011.1100）2=(1BC)16

2. (1101101)2=(64+32+8+4+1)10=(109)10= (0001，0000，1001)8421BCD =(0100，0011，1100)余3码

数字电路与逻辑设计4_5试卷和答案

一、填空（每空1分，共30分）

1．在组合逻辑电路中，任一时刻的输出仅与该时刻的取值有关，而与的历史情况无关。

2．集成触发器常用的逻辑符号中要注意异步清零端（以及异步置位端）是低电平有效还是有效；时钟端是电平触发还是（电平触发是低电平有效还是高电平；是上升沿有效还是下降沿有效）。主从触发器输出端有符号标示！异步清零以及异步置位优先级！

3．用二进制代码表示有关的信号状况称为编码。

将十进制数0、 1、 2、 3、 4、 5、 6、 7、 8、 9 等10个信号编成二进制代码的电路叫做。

4．二—十进制译码器也称译码器，它的功能是将输入的一位码(四位二元符号)译成10个高、低电平输出信号，因此也叫4—10译码器。

5．数据选择器又称多路选择器(Multiplexer, 简称MUX)，它有位地址输入、位数据输入、1位输出。每次在地址输入的控制下，从多路输入数据中选择一路输出，其功能类似于一个单刀多掷开关，常用的数据选择器有、、、等。

6．数据分配器又称多路分配器(DEMUX)，其功能与数据选择器相反，它可以将一路输入数据按位地址分送到个数据输出端上。

7．加法器有串行进位和进位之分。

8．消除冒险现象通常有如下方法：加电路；加信号，避开毛刺；增加项消除逻辑冒险。

9．显示译码器：与二进制译码器不同，显示译码器是用来驱动显示器件，以显示数字或字符的MSI部件。七段LED数码管有、之分。

10．按功能之不同触发器可分为：基本触发器；触发器；触发器；触发器；触发器；触发器。

二、判断题（在括号中打×或√；每题3分，共15分）

1．组合逻辑电路可以采用小规模集成电路SSI实现，也可以采用中规模集成电路器件MSI 或存储器、可编程逻辑器件来实现。

（）

2．用数据选择器可实现任何组合逻辑函数（降维K图的应用）；用二进制译码器方便实现多组合逻辑函数。（）

3．钟控触发器的在CP有效期间输入状态的改变将不影响输出状态！边沿触发方式的触发器

输出状态取决于CP 有效期间的输入状态！

（ ）

4．状态转移真值表；特征方程；状态转移图与激励表；波形图等都可以用来描述触发器的

逻辑功能！ （ ）

5．组合逻辑电路分析过程一般按下列步骤进行： ① 根据给定的逻辑电路，从输入端开始，逐级推导出输出端的逻辑函数表达式。 ② 根据输出函数表达式列出真值表。 ③ 用文字概括出电路的逻辑功能。 （ ）

三、分析设计题（共55分）

1．试用与或非门设计一组合电路。输入为8421BCD 码D 、C 、B 、A ，当D 、C 、B 、A 的等效

十进制数能被3整除时，输出F=1，否则F=0 （15分）

2．试用中规模8选1数据选择器实现函数（允许反变量输入，但不能附加门电路）。（15分）

3．写出下面三个图的状态方程并说明各自的CP 触发方式及置位复位方式（15分）

4．TTL 边沿触发器组成的电路分别如图 (a )、 (b )所示，其输入波形见图 (c )，试分别画出Q 1、Q 2端的波形。 设电路初态均为0。 （10分）

∑∑

Φ+=)13,12,6,1()14,11,8,5,3,0(),,,(m D C B A F

（C）

一、填空

1．输入变量、输入变量

2．高电平、边沿触发、边沿触发、高

3．二进制、二—十进制编码器

4．BCD、BCD

5．n、2n、2选1、4选1、8选1、16选1

6．n、2n

7．超前

8．滤波、选通、冗余

9．共阳、共阴

10．R-S、R-S、J-K、D、T、T‘

二、判断题

1．√；2。√；3。×、4。√；5。√

三、分析设计题：

1．解：根据题意列出真值表：

十进制数 D C B A F

0 0 0 0 0 1

1 0 0 0 1 0

2 0 0 1 0 0

3 0 0 1 1 1

4 0 1 0 0 0

5 0 1 0 1 0

6 0 1 1 0 1

7 0 1 1 1 0

8 1 0 0 0 0

9 1 0 0 1 1

卡诺图：

圈0求反函数：A

B

C

A

B

D

A

D

CA

B

C

F+

+

+

+

=

F的与或非式：A

B

C

A

B

D

A

D

CA

B

C

F

F+

+

+

+

=

=

3．解：图（a）

2

1

1D

D

Q n?

=

+

上升沿触发、低电平置位复位。

图（b）n

n

n Q

K

K

Q

J

J

Q

2

1

2

1

1?

+

?

=

+

下降沿触发、低电平置位复位。

10～15 Ф

2．解:填写K图及降维K图;将

BCD接至地址选择端;A接至数

据输入端!并绘出电路图如下:

B=A2；C=A1；D=A0；

D0=1；D1=0；D2=0；D3=1；D4=0；

D5=1；D6=1；D7=0

图（c ）n n n Q K Q J Q +=+1

下降沿触发的主从J-K 、低电平置位复位。

4．解：

数字电路与逻辑设计6_7试卷和答案

一、填空（每空1分，共40分）

1．逻辑电路分为两类：一类是 电路，另一类是 电路。在 电

路中，任一时刻的输出仅与该时刻输入变量的取值有关，而与输入变量的历史情况无关；在 电路中，任一时刻的输出不仅与该时刻 的取值有关，而且与电路的 状态，即与过去的输入情况有关。

2．时序电路的分类：按各触发器是否具备统一时钟可分为 时序电路和 时序电

路；按输出信号的特点又可以分为 型和 型时序电路两种， 型时序电路的输出函数为 Z= F （X ，Q ），即某时刻的输出决定于该时刻的外部输入X 和现态Q ， 型时序电路的输出函数为 Z = F （Q ），即某时刻的输出仅决定于该时刻的现态Q

3．寄存器和移位寄存器。移位寄存器按移位方向来分有 向移位寄存器、 向移位寄存

器和 向移位寄存器；按接收数据的方式可分 输入和 输入；按输出方式可分 输出和 输出。

4．计数器的主要功能是累计 的个数。计数器有许多不同的类型。按时钟控制

方式来分，有 、 两大类； 按计数过程中数值的增减来分，有 、 、 计数器三类；按模值来分，有 、 和 计数器。 5．脉冲分配器：电路在时钟脉冲的作用下，按一定 轮流地输出脉冲信号。 6．序列信号发生器：循环产生、 输出确定的信号序列。

7．异步时序电路的分析方法：电路的状态表依触发器的不同时钟 完成！

8．状态化简：状态简化的目的就是要消去 状态，以得到最简状态图和最简状态表。

状态表的化简， 实际就是寻找所有 ，并将 合并，最后得到最简状态表。

9．在状态表中判断两个状态是否等价必需满足两个基本条件： 第一，在相同的输入条件下都有 的输出。

第二，在相同的输入条件下次态也等价。 这可能有三种情况： ① 次态 ; ② 次态 ;

③ 次态互为 条件。

利用等价状态的 性及 表可寻找所有最大等价类！

二、判断题（在括号中打×或√；每题3分，共15分）

1．输出方程、激励方程、状态方程是用来描述时序电路功能的！它们的形式为：

（ ）

2．时序电路的功能描述方式为：逻辑方程式；状态转移表；状态图；时序图。

（ ）

3．同步时序逻辑电路的一般分析方法为：

① 根据逻辑图求出时序电路的输出方程和各触发器的激励方程。

)

,()

,(),(11n n n n n n n n n Q Y H Q Q X G Y Q X F Z ===++

②根据已求出的激励方程和所用触发器的特征方程，获得时序电路的状态方程。

③根据时序电路的状态方程和输出方程，建立状态转移表，进而画出状态图和波形图。

④分析电路的逻辑功能。

（）

4．状态分配是指将状态表中每一个字符表示的状态赋以适当的二进制代码。相邻法中符合下列条件的状态应尽可能分配相邻的二进制代码（可用K图分配）：

①具有相同次态的现态。

②同一现态下的次态。

③具有相同输出的现态。

三条原则以第一条为主，兼顾二、三条。

（）

5．对于非完全描述同步时序电路的设计要考虑电路是否可以自启动！解决的方法有多种：第一种方法：将原来的非完全描述时序电路中没有描述的状态的转移情况加以定义，使其成为完全描述时序电路。

第二种方法：改变某激励函数的圈法。

（）

三、分析设计题（共45分）

1.扭环型计数器电路如下图所示,作出其状态表和状态图.

2．下图为74LS161功能表及用两片74LS161构成的计数器电路，分析原理并求计数模值。

3．下图为74LS194功能表及用74LS194与3-8译码器构成的电路，分析电路功能！

一、填空

1．组合逻辑、时序逻辑、组合逻辑、时序逻辑、输入变量、原

2．同步、异步、米里（Mealy）、摩尔(Moore)、Mealy、Moore

3．左、右、双、串行、并行、串行、并行

4．输入脉冲、异步、同步、加法、减法、可逆、二进制、十进值、任意进制

5．顺序

6．串行

7．逐步

8．多余、最大等价类、最大等价类

9．相同、相同、交错、隐含、传递、隐含

二、判断题

1．×、2。√、3。√、4。√、5。√

三、分析设计题 1．解：激励方程:

;;;;;;121201012020Q K Q J Q K Q J Q K Q J ======

代

入

J-K

触

发

器

特

征

方

程

:

n

n n Q K Q J Q +=+1得:

;

)(;

)(;)(1211001220012211100000Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q K Q J Q n n

n n n n n n n n n =+==+==+=+=+++

2．解：采用O C 同步置数法构成计数器，左边74LS161使用状态DCBA=1011～1111等5个有效状态、构成5进制计数器；右边74LS161使用状态DCBA=0110～1111等10个有效状态、构成10进制计数器；因此级联后的计数器计数模值为：50

000 001 011

100 110 111 101

010

Q2Q1Q0

3．解：①根据194功能表及电路图先分析194状态转换情况：(如下表所示)

由表可见:有效循环状态为:

m0 m4 m6 m7 m3 m1

无效状态为: m2 m5 且电路可以自启动!

②3-8使能端总是有效，故：

A2= Q0; A1=Q1 A0=Q2

Z1= m0+ m1 +m4 + m7

Z2= m3+ m4 + m7

续填表格中的Z1 Z2

③由表可见:电路为双序列码发生器Z1 Z2分别产生110101及010110循环序列码!