全差分运放实验
两级CMOS全差分运算放大器的设计和仿真 (2)
1、软件的安装 (2)
1.1 Cadence orcad的安装 (2)
1.2 Hspice的安装 (2)
1.3Cosmos Scope的安装 (2)
2、实验要求 (2)
3、电路图手工计算 (3)
3.1 运放主结构计算 (3)
3.2 偏置电路 (5)
3.3 共模反馈电路 (7)
4、使用Orcad绘制电路图 (7)
5、电路仿真 (11)
6、仿真结果查看 (13)
7、其他性能参数的仿真 (15)
两级CMOS全差分运算放大器的设计和仿真
1、软件的安装
在该试验中要用到三个软件，分别为Cadence orcad（绘制电路图与网表提取工具），Hspice （电路仿真工具）和Cosmos Scope（仿真结果查看工具）。所有用到的软件安装程序均放在D盘EDA文件夹中。
1.1 Cadence orcad的安装
打开D盘中的\eda\OrCad9.23，点击Setup.exe，点击下一步，到输入Install Code步骤，打开Crack文件夹中的Install.tex文件，将Orcad Capture后面的码复制到Install Code里，然后点击下一步。直至安装完毕。
1.2 Hspice的安装
打开D盘eda\hspice_vA-2008.03，点击Hspice的安装程序进行安装，均点击下一步，直至安装结束。然后将该文件夹中的hspice2008.lic文件拷贝到C:\synopsys\Hspice_A-2008.03下。
右键点击电脑桌面我的电脑/属性/高级/环境变量/系统变量（如果只想让管理员用，则是administrator的用户变量）/新建/变量名lm_license_file 变量值就是license文件的路径，/hspice2008.lic，也就是变量值为C:\synopsys\Hspice_A-2008.03\hspice2008.lic 然后确定。
1.3Cosmos Scope的安装
打开D盘eda\cosmos2007\HSpice_CosmosScope_Z-2007.03-SP1_win，点击安装程序进行安装。
然后将eda\cosmos2007\hspice-license文件夹中的cosmos2007.dat文件拷贝到C:\synopsys\Z-2007.03-SP1文件加下。
右键点击电脑桌面我的电脑/属性/高级/环境变量/系统变量，点击刚才新建的变量，也就是lm_license_file，在先前输入的变量值后面，输入分号，然后输入C:\synopsys\Z-2007.03-SP1\cosmos2007.dat，也就是Hspice和Cosmos两者的变量值用分号隔开。
2、实验要求
在本实验中，要求所设计的运算放大器采用5V电源电压，负载电容为5pF，满足直流增益>80dB，单位增益带宽>20MHz，相位欲度大于60度，差分压摆率（slew rate）>100V/us。
3、电路图手工计算
该运放电路由运放主结构，偏置电路和共模反馈电路三部分组成。
3.1 运放主结构计算
图1 运放的主电路结构
首先，我们从CSMC 0.5um 工艺库文件中得到工艺参数：
6112.9910//n ox C F V S μ-=?，671.7710//p ox C F V S μ-=?，
,0.7231TH N V V =，,0.906TH p V V =-
1、确定Miller 补偿电容Cc
为了保证相位裕量有0
60,我们要求第二极点2p w 和零点z w 满足以下两个条件: 10z u w w ≥，91210m m p u C C g g w w C C ≥→≥，912m m L C
g g C C ≥。 则，0.20.21C L C C pF pF ≥=?5=，这里，我们取2C C pF =。
2、确定两级放大器中的工作电流 共模负反溃的输入端电流与差模输入端相同，因此输入级的工作电流
1150/2502
DS C I SR C V us pf uA =?=?= 由于有一些寄生电容，并尽可能提高设计性能，预留一些余量。可以取1200DS I uA =，则,13400DS I uA =。
输出级工作电流为，,11()8002
DS C L CMFB SR I C C C uA =++=。 同样，由于有一些寄生电容，预留一些余量取,11900DS I uA =。
3、计算放大管的跨导m g
根据全差分Slew Rate 要求，1111111
23331.522
DS DS u DS u eff u DS C m eff I I w I w SR V w I C g V =?===。 M1 管的有效电压，120.4253eff u SR V V w =
=。 M1管的跨导3111
20.94110/DS m eff I g A V V -==?。
121()()m W W g L L
=→=。（该处由同学自己计算） 根据第二极点是单位增益带宽的两倍，91222m m u L C g g p w C C =→
=?。 M9 管的跨导3192 4.70510/m m L C
g g C A V C -=??=?
99()m W g L =→ （该处由同学自己计算） 910()()W W L L =，M9 管的有效电压999
20.383DS eff m I V V g ==。 4、电流源偏置管和Cascode 管的尺寸
假定电流源偏置管M13、M11、M12、M7 和M8，和Cascode 管M3-M6 的有效电压0.3eff V V =，
这样可以计算出所有管子的尺寸参数。
假定130.3eff V V =，则1313213
2()DS p ox eff I W L C V μ=， （该处由同学自己计算） 11111112131313(
)19()()()24()DS DS W I W W W L W I L L L L ==→==，1112()()W W L L = （该处由同学自己计算）
M11-M12 管子的有效电压，11120.3eff eff V V V ==。
假定70.3eff V V =，则772
72()DS n ox eff I W L C V μ=，取78()()W W L L =。（该处由同学自己计算） 假定50.3eff V V =，则5525
2()DS n ox eff I W L C V μ=，56()()W W L L =。（该处由同学自己计算） 假定30.3eff V V =，则3323
2()DS n ox eff I W L C V μ=，34()()W W L L =。 Cascode 管M3 的跨导为，33332210/DS m eff I g A V V -=
=?。 5、Miller 补偿电阻RC 的确定
我们将零点从右半平面移动左半平面，并且使其为单位增益带宽频率u w 的1.2 倍，则 1
11.2C m R g ≈Ohom 。（该处由同学自己计算） 由此，运放主结构的各个晶体管尺寸和电容电阻值均计算出来，在这里可以取所有管子的L=2um 。
3.2 偏置电路
1、偏置电压的估算
偏置电压的估算
1,13()5(0.9060.4) 3.694b DD th p eff V V V V =-+=-+=
2,,11,3()()
b in com th p eff SD th p eff V V V V V V V =++--+2.5(.9060.531)0.5(0.9060.4)=++--+=2.131V
3,750.7230.40.4 1.523b th n DS DS V V V V V =++=++=
,70.7230.4 1.123cntrl th n DS V V V V =+=+=（该电压并不由偏置电路产生，而是由共模反馈电路提供）
图2 偏置电路
2、偏置电路管子尺寸的计算
在共源共栅输入级中需要三个电压偏置，为了使得输入级的动态范围大一些，根据宽摆幅电流源的设计要求，必须满足
123(
)()()b b b W W W L L L == (3-9) 561378144(
)()()()()()4()b b b b b b b W W W W W W W L L L L L L L ====== (3-10) 101112()()4()b b b W W W L L L
== (3-11) 设定偏置电流Ibias=25uA ，这样所有管子中的电流均为25uA ，设定0.3eff V V =，计算可以得到Mb1-Mb12的尺寸为：
123(
)()()b b b W W W L L L === 56789(
)()()()()b b b b b W W W W W L L L L L ===== 4()b W L
= 101112()()()b b b W W W L L L
=== （该处由同学自己计算）
3.3 共模反馈电路
图3是采用的共模负反馈实现结构，其工作原理如下：当(Voutn+V outp)/2>Vcom 时，反馈电平降低，导致输出管的栅极电压升高，从而把输出电压拉下，最终使差分输出的共模值稳定在Vcom 左右；当(V outn+Voutp)/2 在该电路中，Vb1与运放主结构的Vb1为同一个电压，Vcm=2.5V ，Vcmfb 就是反馈回运放主结构的电压，也就是图1中的Vcntrl 。采运放输出的电阻电容取值都很大，在这里可以取电阻为100M ，电容为5pF 。 图3 共模电路 共模负反馈放大器输入级与差模放大器输入级相匹配，直流工作电流相同。为了提高增益也采用Cascode 结构，因此管子尺寸与运放主结构直接相关： 1413( )()W W L L =， 151611()()()2W W W L L L == 171()()W W L L = 1872()()3W W L L = （该处由同学自己计算） 4、使用Orcad 绘制电路图 打开Orcad ，点击file-new-project ，弹出对话框，在name 上填写full opamp ，在Location 处，点击Browse ，建立自己的工作目录，（此处建立目录名不要使用中文，否则Hspice2008 无法仿真）并将路径指定到该工作目录下。然后点击OK。 在弹出的空白页面处，点击p键，弹出如下对话框，点击Add Library按钮，按如下路径Library-pspice找到source.olb文件，然后打开，这样source.olb库文件被添加上。同样方式将D:\eda\lib文件夹下的CSMC.OLB和HSPICE.OLB两个库文件添加上。 图4 添加MOS管：空白界面处点击p键，弹出图4所示界面，此时为已经添加了库文件的界面。找到CSMC库，其中nvp为此设计中使用的PMOS管，nvn为使用的NMOS管。选中所需要的管子，然后点击OK就可以将管子添加到电路图界面。双击W=20u或者L=0.6u 就可以更改管子的宽长比。 连线：点击w键，就可以将两点连在一起。 为连线起名：在电路图绘制界面的最后侧，找到N1按钮，如图5所示，点击该按钮，输入为某根连线所命的名字，然后将鼠标放置到该线上，就可以为线命名。在电路中，当两根线起相同的名字，表明这两根线连在一起。 添加电源和地：首先在绘制电路图时，为图中电源线命名vcc，为图中的地线添加地信号，方式如下：点击图标，找到source库中的0，然后添加到图中的地线上。之后点击p键，找到source库中的vdc，并将该电压值设为5V，并绘制如图6所示。 图5 图6 添加输入激励信号：全差分运放的交流仿真中，需要添加交流小信号，所添加的激励方式如图7所示。图中vin+和vin-分别为运放的输入，vo+和vo-分别为运放的输出，电压源V2和V3为交流信号源，在source库中，为V AC信号源。电容U4、U5和电阻U2、U3在CSMC库中，设定电容值为1F（注意：更改电容值时，就将该值改为1，不要加F，否则就变为了1fF），电阻值设为100meg。 图7 添加库文件和仿真语句：找到CSMC库，将该库中的Templete添加到页面处。双击每一行就可以更改语句。将语句改为如图8所示。第一行表示仿真所用的库文件的路径，该文件放置在D:\eda\lib下，为了方便，将该文件拷贝至D盘根目录下。.op表示静态工作点分 析，.ac dec 100 1 1G，表示在频率1至1G范围做频率分析。 图8 最后绘制完成的运放电路图如图9和图10（该图中删除了管子的宽长比和电阻电容值），图中所需要的电流源在source库中，为idc。 图9 运放主结构和共模反馈电路 图10 偏置电路 5、电路仿真 电路图绘制完后，点击将下图11所示的对话框选中，然后在横栏处如图12所示，点击Create netlist按钮，弹出如图13所示对话框，点击Pspice按钮，然后将文件的后缀名由net 改为sp。点击确定。 启动Hspice工具，点击Open，打开上一步提取出的网表文件，界面如图14所示。然后Edit NL，对提取出来的网表文件进行修改，找到网表文件的最后部分，对.lib文件的路径进行修改，在提取过程中丢失了表示路径的\，在这里将\ 添加上即可，如图15所示例子。然后点击Simulate进行仿真。 图11 图12 图13 图14 修改前 修改后 图15 6、仿真结果查看 首先看电路的直流工作点是否正确，也就是看各个管子所处的工作区。点击Hspice界面的Edit LL，找到该文件的最后部分，可以看到各个管子的直流工作点分析结果。要确保所有管子不能处于截止状态。 打开Cosmos Scope工具，点击open-plotfiles，在所建的目录下找到.ac0文件，然后打开。在弹出的如图16所示窗口，找到v(vo+)，双击，即显示交流仿真的结果。在波形显示窗口双击横坐标，弹出如图17所示窗口，将scale选为Log。 图16 图17 点击Cosmos scope最下面的按钮，在弹出的窗口中，点击At X，然后选择 General-At X，在X value处输入0，点apply，即可在波形上显示该运放的增益值。 同理，选择General-Threshold（At Y），在Y value处输入0，点apply，即可在波形上 显示该运放的带宽值。选择Frequency Domain-Phase Margin, 即可显示相位欲度值。 图18 7、其他性能参数的仿真 Slew Rate 仿真：Slew Rate 仿真输入信号加法如图19所示。其中V6，V9为方波信号源，为source库中的VPLUSE。仿真语句为.tran 1n 1u。 图19 用Cosmos scope打开slew rate仿真结果文件，为.tr0文件，点击Cosmos scope最下面 的按钮，找到general-Slope，点击apply，用鼠标拖动slope图标，找到输出上升部 分的最大斜率，即为该运放的slew rate值。 共模抑制比（CMRR）仿真：CMRR仿真电路接法如图20所示，做交流分析，仿真语句为.ac dec 100 1 1G。查看结果既为查看Vo+或V o-的交流结果。 图20 输出摆幅仿真（output swing）：输出摆幅仿真电路接法如图21所示，此处V10和V11为vsin信号，做瞬态分析，仿真语句为.tran 1n 100u，不断增加正弦信号的幅值，直至输出信号产生失真。刚刚发生失真时输出信号的范围即为输出摆幅。 图21 差分放大电路 一. 实验目的: 1． 掌握差分放大电路的基本概念； 2． 了解零漂差生的原理与抑制零漂的方法； 3． 掌握差分放大电路的基本测试方法。 二. 实验原理: 1. 由运放构成的高阻抗差分放大电路 图为高输入阻抗差分放大器,应用十分广泛.从仪器测量放大器,到特种测量放大器,几乎都能见到其踪迹。 从图中可以看到A1、A2两个同相运放电路构成输入级，在与差分放大器A3串联组成三运放差分防大电路。电路中有关电阻保持严格对称,具有以下几个优点: (1)A1和A2提高了差模信号与共模信号之比,即提高了信噪比; (2)在保证有关电阻严格对称的条件下,各电阻阻值的误差对该电路的共模抑制比K CMRR 没有影响; (3)电路对共模信号几乎没有放大作用,共模电压增益接近零。 因为电路中R1=R2、 R3=R4、 R5=R6 ，故可导出两级差模总增益为： 3 5P 1p i2i1o vd R R R 2R R u u u A ???? ??+-=-= 通常，第一级增益要尽量高，第二级增益一般为1~2倍，这里第一级选择100倍，第二级为1倍。则取R3=R4=R5=R6=10K Ω,要求匹配性好，一般用金属膜精密电阻，阻值可在10K Ω~几百K Ω间选择。则 A vd =(R P +2R 1)/R P 先定R P ，通常在1K Ω~10K Ω内，这里取R P ＝1K Ω，则可由上式求得R 1=99R P /2=49.5K Ω 取标称值51K Ω。通常R S1和R S2不要超过R P /2，这里选R S1＝ R S2＝510，用于保护运放输入级。 A1和A2应选用低温飘、高K CMRR 的运放，性能一致性要好。 三. 实验内容 1． 搭接电路 2． 静态调试 差分接法:差分放大电路（图3.8a.4）的输入信号是从集成运放的反相和同相输入端引入，如果反馈电阻RF等于输入端电阻R1 ，输出电压为同相输入电压减反相输入电压，这种电路也称作减法电路。 图3.8a.4 差分放大电路 差分放大器 如图所示，通过采用两个输入，该差分放大器产生的输出等于U1和U2之差乘以增益系数 运算放大器的单电源供电方法 大部分运算放大器要求双电源(正负电源)供电，只有少部分运算放大器可以在单电源供电状态下工作，如LM358(双运放)、LM324(四运放)、CA3140(单运放)等。需要说明的是，单电源供电的运算放大器不仅可以在单电源条件下工作，也可在双电源供电状态下工作。例如，LM324可以在、+5～+12V单电源供电状态下工作，也可以在+5～±12V双电源供电状态下工作。 在一些交流信号放大电路中，也可以采用电源偏置电路，将静态直流输出电压降为电源电压的一半，采用单电源工作，但输入和输出信号都需要加交流耦合电容，利用单电源供电的反相放大器如图1(a)所示，其运放输出波形如图1(b)所示。 该电路的增益Avf＝－RF／R1。R2＝R3时，静态直流电压Vo(DC)＝1／2Vcc。耦合电容Cl和C2的值由所需的低频响应和电路的输入阻抗(对于C1)或负载(对于C2)来确定。Cl及C2可由下式来确定：C1＝1000／2πfoRl(μF)；C2＝1000／2πfoRL(μF)，式中，fo是所要求最低输入频率。若R1、RL单位用kΩ，fO用Hz，则求得的C1、C2单位为μF。一般来说，R2＝R3≈2RF。 图2是一种单电源加法运算放大器。该电路输出电压Vo＝一RF(V1／Rl十V2／R2十V3／R3)，若R1＝R2＝R3＝RF，则Vo＝一(V1十V2十V3)。需要说明的是,采用单电源供电是要付出一定代价的。它是个甲类放大器，在无信号输入时，损耗较大。 全差分运算放大器设计 岳生生（200403020126） 一、设计指标 以上华0.6um CMOS 工艺设计一个全差分运算放大器，设计指标如下： ?直流增益：>80dB ?单位增益带宽：>50MHz ?负载电容：＝5pF ?相位裕量：>60度 ?增益裕量：>12dB ?差分压摆率：>200V/us ?共模电压：2.5V (VDD=5V) ?差分输入摆幅：>±4V 二、运放结构选择 运算放大器的结构重要有三种：（a ）简单两级运放，two-stage 。如图2所示；（b ）折叠共源共栅，folded-cascode 。如图3所示；（c ）共源共栅，telescopic 。如图1的前级所示。本次设计的运算放大器的设计指标要求差分输出幅度为±4V ，即输出端的所有NMOS 管的,DSAT N V 之和小于0.5V ，输出端的所有PMOS 管的,DSAT P V 之和也必须小于0.5V 。对于单级的折叠共源共栅和直接共源共栅两种结构，都比较难达到该 要求，因此我们采用两级运算放大器结构。另外，简单的两级运放的直流增益比较小，因此我们采用共源共栅的输入级结构。考虑到折叠共源共栅输入级结构的功耗比较大，故我们选择直接共源共栅的输入级，最后选择如图1所示的运放结构。两级运算放大器设计必须保证运放的稳定性，我们用Miller 补偿或Cascode 补偿技术来进行零极点补偿。 三、性能指标分析 1、 差分直流增益 (Adm>80db) 该运算放大器存在两级：（1）、Cascode 级增大直流增益（M1-M8）;（2）、共源放大器（M9-M12） 第一级增益 1 3 5 11 1357 113 51 3 57 5 3 ()m m m o o o o o m m m m o o o o m m g g g g g g G A R r r r r g g r r r r =-=-=-+ 第二级增益 9 2 2 9112 9 9 11 ()m o o o m m o o g g G A R r r g g =-=-=- + 整个运算放大器的增益： 4 1 3 5 9 1 2 1 3 5 7 5 3 9 11 (80)10m m m m overall o o o o m m o o dB g g g g A A A g g g g r r r r = = ≥++ 2、 差分压摆率 （>200V/us ） 转换速率（slew rate ）是大信号输入时，电流输出的最大驱动能力。 定义转换速率SR ： 目录 1. 设计指标 (1) 2. 运算放大器主体结构的选择 (1) 3. 共模反馈电路（CMFB）的选择 (1) 4. 运算放大器设计策略 (2) 5. 手工设计过程 (2) 5.1 运算放大器参数的确定 (2) 5.1.1 补偿电容Cc和调零电阻的确定 (2) 5.1.2 确定输入级尾电流I0的大小和M0的宽长比 (3) 5.1.3 确定M1和M2的宽长比 (3) 5.1.4确定M5、M6的宽长比 (3) 5.1.5 确定M7、M8、M9和M10宽长比 (3) 5.1.6 确定M3和M4宽长比 (3) 5.1.7 确定M11、M12、M13和M14的宽长比 (4) 5.1.8 确定偏置电压 (4) 5.2 CMFB参数的确定 (4) 6. HSPICE仿真 (5) 6.1 直流参数仿真 (5) 6.1.1共模输入电压范围（ICMR） (5) 6.1.2 输出电压范围测试 (6) 6.2 交流参数仿真 (6) 6.2.1 开环增益、增益带宽积、相位裕度、增益裕度的仿真 (6) 6.2.2 共模抑制比（CMRR）的仿真 (7) 6.2.3电源抑制比（PSRR）的仿真 (8) 6.2.4输出阻抗仿真 (9) 6.3瞬态参数仿真 (10) 6.3.1 转换速率（SR） (10) 6.3.2 输入正弦信号的仿真 (11) 7. 设计总结 (11) 附录（整体电路的网表文件） (12) 采用折叠式结构的两级全差分运算放大器的设计 1. 设计指标 5000/ 2.5 2.551010/21~22v DD SS L out dias A V V V V V V GB MHz C pF SR V s V V ICMR V P mW μ>==?== >=±=?≤的范围 2. 运算放大器主体结构的选择 图1 折叠式共源共栅两级运算放大器 运算放大器有很多种结构，按照不同的标准有不同的分类。从电路结构来看, 有套筒 式共源共栅、折叠式共源共栅、增益提高式和一般的两级运算放大器等。本设计采用的是如图1所示的折叠式共源共栅两级运算放大器，采用折叠式结构可以获得很高的共模输入电压范围，与套筒式的结构相比，可以获得更大的输出电压摆幅。 由于折叠式共源共栅放大器输出电压增益没有套筒式结构电压增益那么高，因此为了得到更高的增益，本设计采用了两级运放结构，第一级由M0-M10构成折叠式共源共栅结构，第二级由M11-M14构成共源级结构，既可以提高电压的增益，又可以获得比第一级更高的输出电压摆幅。 为了保证运放在闭环状态下能稳定的工作，本设计通过米勒补偿电容Cc 和调零电阻Rz 对运放进行补偿，提高相位裕量！ 另外，本文设计的是全差分运算放大器，与单端输出的运算放大器相比较，可以获得更高的共模抑制比，避免镜像极点及输出电压摆幅。 3. 共模反馈电路（CMFB ）的选择 由于采用的是高增益的全差分结构，输出共模电平对器件的特性和失配相当敏感，而且不能通过差动反馈来达到稳定，因此，必须增加共模反馈电路（CMFB ）来检测两个输出端 一．差分信号的特点： 图1 差分信号 1.差分信号是一对幅度相同，相位相反的信号。差分信号会以一个共模信号 V ocm 为中心，如图1所示。差分信号包含差模信号和公模信号两个部分， 差模与公模的定义分别为：Vdiff=(V out+-V out- )/2，Vocm=(V out+ +V out- )/2。 2.差分信号的摆幅是单端信号的两倍。如图1，绿色表示的是单端信号的摆 幅，而蓝色表示的是差分信号的摆幅。所以在同样电源电压供电条件下，使用差分信号增大了系统的动态范围。 3.差分信号可以抑制共模噪声，提高系统的信噪比。In a differential system, keeping the transport wires as close as possible to one another makes the noise coupled into the conductors appear as a common-mode voltage. Noise that is common to the power supplies will also appear as a common-mode voltage. Since the differential amplifier rejects common-mode voltages, the system is more immune to external noise. 4.差分信号可以抑制偶次谐波，提高系统的总谐波失真性能。 Differential systems provide increased immunity to external noise, reduced even-order harmonics, and twice the dynamic range when compared to signal-ended system. 二．分析差分放大器电路 图2.差分放大器电路分析图 CMOS模拟集成电路 实验报告 实验课7 全差分运放的仿真方法 目标： 1、了解全差分运放的各项指标 2、掌握全差分运放各项指标的仿真方法,对全差分运放的各指标进行仿真，给出各指标的 仿真结果。 本次实验课使用的全差分运放 首先分析此电路图，全差分运算放大器是一种具有差分输入，差分输出结构的运算放大器。其相对于单端输出的放大器具有一些优势：因为当前的工艺尺寸在减少，所以供电的电源电压越来越小，所以在供电电压很小的情况下，单端输出很难理想工作，为了电路有很大的信号摆幅，采用类似上图的全差分运算放大器，其主要由主放大器和共模反馈环路组成。 1、开环增益的仿真 得到的仿真图为 1.开环增益：首先开环增益计算方法是低频工作时(<200Hz) ，运放开环放大倍数；通过仿真图截点可知增益为73.3db。 2.增益带宽积：随着频率的增大，A0会开始下降，A0下降至0dB 时的频率即为GBW，所以截取其对应增益为0的点即可得到其增益带宽积为1.03GB。 3.相位裕度：其计算方法为增益为0的时候对应的VP的纵坐标，如图即为-118，则其相位裕度为-118+180=62，而为保证运放工作的稳定性，当增益下降到0dB 时，相位的移动应小于180 度，一般取余量应大于60度，即相位的移动应小于120 度；所以得到的符合要求。 在做以上仿真的时候，关键步骤 在于设定VCMFB，为了得到大的增益，并且使相位裕度符合要求，一直在不停地改变VCMFB，最初只是0.93,0.94,0.95的变化，后来发现增益还是远远不能满足要求，只有精确到小数点后4为到5位才能得到大增益。 2.CMRR 的仿真 分析此题可得共模抑制比定义为差分增益和共模增益的比值，它反映了一个放大器对于共模信号和共模噪声的抑制能力。因此需要仿真共模增益和差分增益。可以利用两个放大器，一 个连成共模放大，一个连成差模放大， 全差分运算放大器设计 岳生生（0126） 一、设计指标 以上华CMOS 工艺设计一个全差分运算放大器，设计指标如下： 直流增益：>80dB 单位增益带宽：>50MHz 负载电容：＝5pF 相位裕量：>60度 增益裕量：>12dB 差分压摆率：>200V/us 共模电压：(VDD=5V) 差分输入摆幅：>±4V 运放结构选择 运算放大器的结构重要有三种：（a ）简单两级运放，two-stage 。如图2所示；（b ）折叠共源共栅，folded-cascode 。如图3所示；（c ）共源共栅，telescopic 。如图1的前级所示。本次设计的运算放大器的设计指标要求差分输出幅度为±4V ，即输出端的所有NMOS 管的 ,DSAT N V 之和小于，输出端的所有PMOS 管的 ,DSAT P V 之和也必须小于。对于单 级的折叠共源共栅和直接共源共栅两种结构，都比较难达到该要求，因此我们采用两级运算放大器结构。另外，简单的两级运放的直流增益比较小，因此我们采用共源共栅的输入级结构。考虑到折叠共源共栅输入级结构的功耗比较大，故我们选择直接共源共栅的输入级，最后选择如图1所示的运放结构。两级运算放大器设计必须保证运放的稳定性，我们用Miller 补偿或Cascode 补偿技术来进行零极点补偿。 性能指标分析 差分直流增益 (Adm>80db) 该运算放大器存在两级：（1）、Cascode 级增大直流增益（M1-M8）;（2）、共源放大器（M9-M12） 第一级增益 1 3 5 1 1 1 3 5 7 1 1 3 5 1 3 5 7 5 3 ()m m m o o o o o m m m m o o o o m m g g g g g g G A R r r r r g g r r r r =-=-=- +P 第二级增益9 2 2 9 11 2 9 9 11 ()m o o o m m o o g g G A R r r g g =-=-=-+P 整个运算放大器的增益： 4 1 3 5 9 1 2 1 3 5 7 5 3 9 11 (80)10m m m m overall o o o o m m o o dB g g g g A A A g g g g r r r r == ≥++ 差分压摆率 （>200V/us ） 转换速率（slew rate ）是大信号输入时，电流输出的最大驱动能力。 定义转换速率SR ： 1）、输入级： max 1max |2| Cc out DS C C d SR dt I v I C C = = = 单位增益带宽1m u C g C ω= ，可以得到 1m C u g C ω = 差分放大电路 （1）对共模信号的抑制作用 差分放大电路如图所示。 特点：左右电路完全对称。 原理：温度变化时，两集电极电流增量相等，即C2C1I I ?=?，使集电极电压变化量相等，CQ2CQ1V V ?=?，则输出电压变化量0C2C1O =?-?=?V V V ，电路有效地抑制了零点漂移。若电源电压升高时，仍有0C2C1O =?-?=?V V V ，因此，该电路能有效抑制零漂。 共模信号：大小相等，极性相同的输入信号称为共模信号。 共模输入：输入共模信号的输入方式称为共模输入。 （2）对差模信号的放大作用 基本差分放大电路如图。 差模信号：大小相等，极性相反的信号称为差模信号。 差模输入：输入差模信号的输入方式称为差模输入。 在图中， I 2I 1I 2 1 v v v = -=， 放大器双端输出电压 差分放大电路的电压放大倍数为 可见它的放大倍数与单级放大电路相同。 （3）共模抑制比 共模抑制比CMR K ：差模放大倍数d v A 与共模放大倍数c v A 的比值称为共模抑制比。 缺点：第一，要做到电路完全对称是十分困难的。第二，若需要单端输出，输出端的零点漂移仍能存在，因而该电路抑制零漂的优点就荡然无存了。 改进电路如图（b ）所示。在两管发射极接入稳流电阻e R 。使其即有高的差模放大 倍数，又保持了对共模信号或零漂强抑制能力的优点。 在实际电路中，一般都采用正负两个电源供电，如图所示（c ）所示。 差分放大电路 一. 实验目的: 1． 掌握差分放大电路的基本概念； 2． 了解零漂差生的原理与抑制零漂的方法； 3． 掌握差分放大电路的基本测试方法。 二. 实验原理: 1. 由运放构成的高阻抗差分放大电路 图为高输入阻抗差分放大器,应用十分广泛.从仪器测量放大器,到特种测量放大器,几乎都能见到其踪迹。 图3.8a.4 差分放大电路 差分放大器 如图所示，通过采用两个输入，该差分放大器产生的输出等于U1和U2之差乘以增益系数 运算放大器的单电源供电方法 大部分运算放大器要求双电源(正负电源)供电，只有少部分运算放大器可以在单电源供电状态下工作，如LM358(双运放)、LM324(四运放)、CA3140(单运放)等。需要说明的是，单电源供电的运算放大器不仅可以在单电源条件下工作，也可在双电源供电状态下工作。例如，LM324可以在、+5～+12V单电源供电状态下工作，也可以在+5～±12V双电源供电状态下工作。 在一些交流信号放大电路中，也可以采用电源偏置电路，将静态直流输出电压降为电源电压的一半，采用单电源工作，但输入和输出信号都需要加交流耦合电容，利用单电源供电的反相放大器如图1(a)所示，其运放输出波形如图1(b)所示。 该电路的增益Avf＝－RF／R1。R2＝R3时，静态直流电压Vo(DC)＝1／2Vcc。耦合电容Cl和C2的值由所需的低频响应和电路的输入阻抗(对于C1)或负载(对于C2)来确定。Cl及C2可由下式来确定：C1＝1000／2πfoRl(μF)；C2＝1000／2πfoRL(μF)，式中，fo是所要求最低输入频率。若R1、RL单位用kΩ，fO用Hz，则求得的C1、C2单位为μF。一般来说，R2＝R3≈2RF。 图2是一种单电源加法运算放大器。该电路输出电压Vo＝一RF(V1／Rl十V2／R2十V3／R3)，若R1＝R2＝R3＝RF，则Vo＝一(V1十V2十V3)。需要说明的是,采用单电源供电是要付出一定代价的。它是个甲类放大器，在无信号输入时，损耗较大。 思考题(1)图3是一种增益为10、输入阻抗为10kΩ、低频响应近似为30Hz、驱动负载为1kΩ的单电源反相放大器电路。该电路的不失真输入电压的峰—峰值是多少呢?(提示：一般运算放大器的典型输入、输 全差分运算放大器设计 岳生生（6） 一、设计指标 以上华0.6um CMOS 工艺设计一个全差分运算放大器，设计指标如下： ?直流增益：>80dB ?单位增益带宽：>50MHz ?负载电容：＝5pF ?相位裕量：>60度 ?增益裕量：>12dB ?差分压摆率：>200V/us ?共模电压：2.5V (VDD=5V) ?差分输入摆幅：>±4V 二、运放结构选择 运算放大器的结构重要有三种：（a ）简单两级运放，two-stage 。如图2所示；（b ）折叠共源共栅，folded-cascode 。如图3所示；（c ）共源共栅，telescopic 。如图1的前级所示。本次设计的运算放大器的设计指标要求差分输出幅度为±4V ，即输出端的所有NMOS 管的,DSAT N V 之和小于0.5V ，输出端的所有PMOS 管的 ,DSAT P V 之和也必须小于0.5V 。对于单级的折叠共源共栅和直接共源共栅两种结构，都比较难达到该 要求，因此我们采用两级运算放大器结构。另外，简单的两级运放的直流增益比较小，因此我们采用共源共栅的输入级结构。考虑到折叠共源共栅输入级结构的功耗比较大，故我们选择直接共源共栅的输入级，最后选择如图1所示的运放结构。两级运算放大器设计必须保证运放的稳定性，我们用Miller 补偿或Cascode 补偿技术来进行零极点补偿。 三、性能指标分析 1、 差分直流增益 (Adm>80db) 该运算放大器存在两级：（1）、Cascode 级增大直流增益（M1-M8）;（2）、共源放大器（M9-M12） 第一级增益 1 3 5 11135711 3 5 1 3 5 7 5 3 ()m m m o o o o o m m m m o o o o m m g g g g g g G A R r r r r g g r r r r =-=-=- +P 第二级增益 9 2 291129 9 11 ()m o o o m m o o g g G A R r r g g =-=-=- +P 整个运算放大器的增益： 4 1 3 5 9 1 2 1 3 5 7 5 3 9 11 (80)10m m m m overall o o o o m m o o dB g g g g A A A g g g g r r r r == ≥++ 2、 差分压摆率 （>200V/us ） 转换速率（slew rate ）是大信号输入时，电流输出的最大驱动能力。 定义转换速率SR ： 采用折叠式共源共栅结构实现高速CMOS全差分运算放 大器的设计 “随着数／模转换器（DAC）、模／数转换器（ADC）的广泛应用，高速运算放大器作为其 部件受到越来越广泛的关注和研究。速度和 是模拟集成电路的2个重要指标，然而速度的提高取决于运放的单位增益带宽及单极点特性并相互制约，而 则与运放的直流增益密切相关。在实际应用中需要针对运放的特点对这2个指标要进行折衷考虑。 1运放结构与选择 根据需要，本文设计运算放大器需要在较低的电压下能有大的转换速率、快的建立时间，同时要折衷考虑增益与频率特性及共模抑制比（CMRR）和电源抑制比（PSRR）等性能。 常见的用于主运放设计的结构大致可分3种：两级式（TwoStage）结构、套简式共源共栅（TelescopicCascode）结构及折叠式共源共栅（FoldCascode）结构。两级式结构的第1级可提供高的直流增益，而第2级提供大的输出摆幅。但由于第2级电流很大，故使得运放功耗大大增加，同时由于级联而多产生一个非主极点，速度及带宽都有所降低，需进行频率补偿，这样不仅增加的设计复杂度还会大大影响运放的速度；套简式共源共栅结构由于只有2条支路，功耗为三者 ，频率特性 ，但由于需要层叠多级管子，导致输出摆幅很低，在低电压工作下很难正常工作，并且输入输出端不能短接；而折叠式共源共栅结构的各参数特性介于前两者之间，增益基本与套简式共源共栅相同而低于两级运放，虽为4条支路，功耗及频率特性均远好于两级运 放，输出摆幅大于套筒式共源共栅结构，输入输出可以短接且输入共模电平更容易选取并可接近电源供给的一端电压。经综合考虑，本设计采用折叠式共源共栅结构作为主运放。 2主运放分析 2．1全差分折叠式共源共栅 全差分运放即指输入和输出都是差分信号的运放，其优点为能提供更低的噪声，较大的输出电压摆幅和共模抑制比，可较好地抑制谐波失真的偶数阶项等。虽然NMOS管中载流子迁移率较大，作为输入器件可达到更高的增益，但付出的代价是折叠点上的极点更低而导致相位裕度下降且噪声更大。综合考虑，本设计采用PMOS管为输入管的共源共栅结构。如图1所示，PMOS管M0为偏置电流源，输入管M1，M2将在M0提供的固定偏置电流作用下，将差分输入电压转化为差分电流，经过共源共栅管M5，M6的作用下再产生差分输出电压Vout1与Vout2。而层叠的PMOS对管M7，M8与M9，M10起到了稳定输出电平与提高增益的作用。 综合课程设计研究报告 课题名称：全差分两级运放 研究人员： 指导教师：王向展宁宁 201 年1月1日 微电子与固体电子学院 目录 一、绪论 (1) （一）研究工作的背景与意义 (1) （二）国内外现状分析 (1) 二、研究目标、研究内容与技术指标 (1) （一）研究目标 (2) （二）研究内容 (2) （三）关键技术 (2) （四）技术指标 (3) 三、电路工作原理 (3) （一）电路结构理论 (4) （二）关键电路模块 (4) （三）非理想效应 (5) 四、电路设计与仿真 (6) （一）电路设计方案 (6) （二）电路设计结构 (9) （三）电路仿真及结果 (10) 五、全文总结与展望 (12) 参考文献 (13) 一、绪论 （一）研究工作的背景与意义 随着模拟集成电路技术的发展，高速、高精度运算放大器得到广泛应用。全差分运算放大器在输入动态范围、抑制共模信号和噪声的能力等方面，较单端输出运放有很大优势，成为应用很广的电路单元。另外，全差分输出时的输出电压信号幅度比单端输出时增大一倍，这对低电源电压供电的现代CMOS电路尤为重要，因为这可以扩大输出信号的动态范围。因此，本文讨论并设计了满足一定要求的全差分运算放大器。 （二）国内外现状分析 从第一颗运算放大器IC问世到现在，运算放大器技术已经在半导体制造工艺和电路设计两方面取得了巨大进展。在大约40年的发展过程中，IC制造商们利用上述先进技术设计出了近乎“完美”的放大器。虽然什么是理想放大器很难有一个精确定义，但它却为模拟设计工程师提供了一个目标。理想放大器应该无噪声、具有无穷大增益、无穷大输入阻抗、零偏置电流以及零失调电压，它还应该不受封装尺寸限制，不占用空间。上述这些，都是许多教科书为了得到简单的传递函数而做出的种种假设。 未来放大器市场增长的驱动力主要有三方面：其一,便携式应用的低功耗要求将推动具有低操作电源电压/电流的放大器增长;其二,高分辨率应用需要能降低噪声和失真度的放大器;其三,由于性能和价格压力持续上扬,因此能够集成其他功能的放大器前景乐观。测试和测量、通信、医疗影像等领域的先进应用是提升放大器性能的主要驱动力;DSL和消费类视频应用是最大的市场,而且未来将继续此趋势。其中,DSL运放的增长点主要在于线路驱动器。而整合了滤波、多路技术以及DC恢复等功能的消费类视频放大器也被看好。从应用的角度讲,不同的系统对运放有不同要求,选择合适的运放对于系统设计至关重要。对于通信、高速测量仪表及超声波设备等高速应用,交流特性极为重要。但对于低速的高精度系统,直流方面的特性则通常更为重要。衡量系统在交流特性方面的参数有信号带宽、失真率、噪声等;而衡量系统在直流特性方面的参数有输入补偿电压、开环增益、输入偏置电流及共模抑制比等。 三运放仪表放大线路设计（2010－5－12更新） 最近看到许多朋友在做一些小信号的放大，例如感应器的信号采集 这里仅仅提供一个设计方法和思路，在实际应用当考虑电源的杂讯以及一些Bypass的电容例如在LM324电源接一些100uF ,0.01uF 的电容，这些电容尽量靠近LM324 当然如果不是局限LM324的应用，市面上有许多这样兜售的零件例如TI的INA122，INA154 ADI的AD620，AD628等等，而且频带宽和噪声系数都很好 这些运放在放大的时候单级尽量不要超过40dB（100倍），避免噪声过大 这里设计的是理论值而已 举例设计: 设计一个仪表放大器其增益可以在1V/V LM324 采用双电源，单信号输入，放大100倍 采用OP07之双电源，单信号输入，100倍 采用Lm324之单电源，单输入信号设计参考（输入信号切不可为零） #运算放大器 CMOS运算放大器的设计 毕业设计（论文）原创性声明和使用授权说明 原创性声明 本人郑重承诺：所呈交的毕业设计（论文），是我个人在指导教师的指导下进行的研究工作及取得的成果。尽我所知，除文中特别加以标注和致谢的地方外，不包含其他人或组织已经发表或公布过的研究成果，也不包含我为获得及其它教育机构的学位或学历而使用过的材料。对本研究提供过帮助和做出过贡献的个人或集体，均已在文中作了明确的说明并表示了谢意。 作者签名：日期： 指导教师签名：日期： 使用授权说明 本人完全了解大学关于收集、保存、使用毕业设计（论文）的规定，即：按照学校要求提交毕业设计（论文）的印刷本和电子版本；学校有权保存毕业设计（论文）的印刷本和电子版，并提供目录检索与阅览服务；学校可以采用影印、缩印、数字化或其它复制手段保存论文；在不以赢利为目的前提下，学校可以公布论文的部分或全部内容。 作者签名：日期： 学位论文原创性声明 本人郑重声明：所呈交的论文是本人在导师的指导下独立进行研究所取得的研究成果。除了文中特别加以标注引用的内容外，本论文不包含任何其他个人或集体已经发表或撰写的成果作品。对本文的研究做出重要贡献的个人和集体，均已在文中以明确方式标明。本人完全意识到本声明的法律后果由本人承担。 作者签名：日期：年月日 学位论文版权使用授权书 本学位论文作者完全了解学校有关保留、使用学位论文的规定，同意学校保留并向国家有关部门或机构送交论文的复印件和电子版，允许论文被查阅和借阅。本人授权大学可以将本学位论文的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描等复制手段保存和汇编本学位论文。 涉密论文按学校规定处理。 作者签名：日期：年月日 导师签名：日期：年月日 两级CMOS全差分运算放大器的设计和仿真 (2) 1、软件的安装 (2) 1.1 Cadence orcad的安装 (2) 1.2 Hspice的安装 (2) 1.3Cosmos Scope的安装 (2) 2、实验要求 (2) 3、电路图手工计算 (3) 3.1 运放主结构计算 (3) 3.2 偏置电路 (5) 3.3 共模反馈电路 (7) 4、使用Orcad绘制电路图 (7) 5、电路仿真 (11) 6、仿真结果查看 (13) 7、其他性能参数的仿真 (15) 两级CMOS全差分运算放大器的设计和仿真 1、软件的安装 在该试验中要用到三个软件，分别为Cadence orcad（绘制电路图与网表提取工具），Hspice （电路仿真工具）和Cosmos Scope（仿真结果查看工具）。所有用到的软件安装程序均放在D盘EDA文件夹中。 1.1 Cadence orcad的安装 打开D盘中的\eda\OrCad9.23，点击Setup.exe，点击下一步，到输入Install Code步骤，打开Crack文件夹中的Install.tex文件，将Orcad Capture后面的码复制到Install Code里，然后点击下一步。直至安装完毕。 1.2 Hspice的安装 打开D盘eda\hspice_vA-2008.03，点击Hspice的安装程序进行安装，均点击下一步，直至安装结束。然后将该文件夹中的hspice2008.lic文件拷贝到C:\synopsys\Hspice_A-2008.03下。 右键点击电脑桌面我的电脑/属性/高级/环境变量/系统变量（如果只想让管理员用，则是administrator的用户变量）/新建/变量名lm_license_file 变量值就是license文件的路径，/hspice2008.lic，也就是变量值为C:\synopsys\Hspice_A-2008.03\hspice2008.lic 然后确定。 1.3Cosmos Scope的安装 打开D盘eda\cosmos2007\HSpice_CosmosScope_Z-2007.03-SP1_win，点击安装程序进行安装。 然后将eda\cosmos2007\hspice-license文件夹中的cosmos2007.dat文件拷贝到C:\synopsys\Z-2007.03-SP1文件加下。 右键点击电脑桌面我的电脑/属性/高级/环境变量/系统变量，点击刚才新建的变量，也就是lm_license_file，在先前输入的变量值后面，输入分号，然后输入C:\synopsys\Z-2007.03-SP1\cosmos2007.dat，也就是Hspice和Cosmos两者的变量值用分号隔开。 2、实验要求 在本实验中，要求所设计的运算放大器采用5V电源电压，负载电容为5pF，满足直流增益>80dB，单位增益带宽>20MHz，相位欲度大于60度，差分压摆率（slew rate）>100V/us。 一个全差分运放电路的设计 内容安排 ? ? ? ? ? ? ? ? ? ? ? ? 二、电路结构 三、参数计算 Differens Amplifier R1//R2 = R3//R4 For mini mum offset error due to input bias current 差分放大电路 一. 实验目的： 1. 掌握差分放大电路的基本概念； 2. 了解零漂差生的原理与抑制零漂的方法； 3. 掌握差分放大电路的基本测试方法。 二. 实验原理： 1. 由运放构成的高阻抗差分放大电路 图为高输入阻抗差分放大器，应用十分广泛.从仪器测量放大器，到特种测量放大器，几乎都 能见到其踪迹。 \R3+R4；R1V2'ST V1 For R1 = R3 anri R2 = R4 H2 V OUT *不叫?旳） TL/H/7057-3 ^OUT /R1 + R2\ R-f V OJT T I*L dz^c.c^fn ------------------- 时磊忖呎… ... . .... ... ... 从图中可以看到 A1、A2两个同相运放电路构成输入级， 在与差分放大器 A3串联组成三运放差分 防大电路。电路中有关电阻保持严格对称 ，具有以下几个优点： (1)A1和A2提高了差模信号与共模信号之比 ，即提高了信噪比； (2)在保证有关电阻严格对称的条件下 ，各电阻阻值的误差对该电路的共模抑制比 K CMRR 没有 影响； 通常，第一级增益要尽量高，第二级增益一般为 1~2倍，这里第一级选择 100倍，第二级为1 倍。则取 R3=R4=R5=R6=10Q ,要求匹配性好，一般用金属膜精密电阻，阻值可在 10K Q ?几百K Q 间选择。贝9 Ad =(R p +2Ri)/R P 先定 通常在1K Q ?10K Q 内，这里取 R== 1K Q ，则可由上式求得 R 1=99R/2=49.5K Q 取标称值51K Q 。通常R si 和R S 2不要超过F P /2，这里选Rs i = R S 2= 510，用于保护运放输入级。 A1和A2应选用低温飘、高 K CMR 的运放，性能一致性要好。 三. 实验内容 1. 搭接电路 2. 静态调试 要求运放各管脚在零输入时，电位正常，与估算值基本吻合。 (3)电路对共模信号几乎没有放大作用 ,共模电压增益接近零。 因为电路中 R1=R2、R3=R4、 R5=R6，故可导岀两级差模总增益为: U o vd U il U i2 R p 2R I R 5 R P R 3 全差分放大器（转自小辉辉的博客） Title: Fully differential amplifiers By Jim Karki Systems Specialist, High-Speed Amplifiers Introduction 专业音频工程师通常使用术语“平衡”来指代差分信号传输。这也告知了我们对称的概念，同时它在差分系统中也是非常重要的。在差分系统中，驱动器有平衡的输出，传输线有平衡的特性，并且接收器有平衡的输入。 通常由两个方法用来处理差分信号：电子法和变压器法。 1. 电子的方法有着如成本低、尺寸和重量小以及优异的低频、直流响应等特点。 2. 变压器提供的好处是优异的共模抑制比、直流隔离、无功耗（效率几乎为100%），并且抗恶劣的EMC环境干扰。 本文着重介绍对于差分信号情况下的集成全差分放大器。这里将讨论一些基本的操作，如怎样将单端信号转换成差分信号以及怎样搭建有源抗混叠滤波器。 What is an integrated, fully differential amplifier? 一个集成的全差分放大器在框架上与标准运算放大器是非常相似的。 图1显示了一个简化版的集成全差分放大器。Q1和Q2是输入差分对。在一个标准运算放大器中，输出电流是只从输入差分对的一边取出的，并且输入电流是用来建立一个单端输出电压的。在一个全差分放大器中，来自差分输入对两边的电流都是用于在由Q3/Q5集电极和Q4/Q6集电极处形成的高阻抗节点处建立电压的。这些电压然后被缓冲至差分输出OUT+和OUT-。 对于一阶近似，送到IN+和IN-的共模电压并没有使得流过Q1或者Q2的电流产生变化，因此没有产生输出电压；它被抑制了。共模输出电压不是由输入端控制的。VCM误差放大器通过对输入端采样、将其与VCM处的电压作比较并调节内部反馈的方式来控制共模 差分运算放大器基本知识-标准化文件发布号：（9556-EUATWK-MWUB-WUNN-INNUL-DDQTY-KII 一．差分信号的特点： 图1 差分信号 1.差分信号是一对幅度相同，相位相反的信号。差分信号会以一个共模信 号V ocm为中心，如图1所示。差分信号包含差模信号和公模信号两个部分，差模与公模的定义分别为：Vdiff=(V out+-V out-)/2，Vocm=(V out++V out-)/2。 2.差分信号的摆幅是单端信号的两倍。如图1，绿色表示的是单端信号的 摆幅，而蓝色表示的是差分信号的摆幅。所以在同样电源电压供电条件下，使用差分信号增大了系统的动态范围。 3.差分信号可以抑制共模噪声，提高系统的信噪比。In a differential system, keeping the transport wires as close as possible to one another makes the noise coupled into the conductors appear as a common-mode voltage. Noise that is common to the power supplies will also appear as a common-mode voltage. Since the differential amplifier rejects common-mode voltages, the system is more immune to external noise. 4.差分信号可以抑制偶次谐波，提高系统的总谐波失真性能。 Differential systems provide increased immunity to external noise, reduced even-order harmonics, and twice the dynamic range when compared to signal-ended system. 二．分析差分放大器电路 图2.差分放大器电路分析图 差分放大电路 一.实验目的: 1．掌握差分放大电路的基本概念； 2．了解零漂差生的原理与抑制零漂的方法； 3．掌握差分放大电路的基本测试方法。 二.实验原理: 1.由运放构成的高阻抗差分放大电路 图为高输入阻抗差分放大器,应用十分广泛.从仪器测量放大器,到特种测量放大器,几乎都能见到其踪迹。 从图中可以看到A1、A2两个同相运放电路构成输入级，在与差分放大器A3串联组成三运放差分防大电路。电路中有关电阻保持严格对称,具有以下几个优点: (1)A1和A2提高了差模信号与共模信号之比,即提高了信噪比; (2)在保证有关电阻严格对称的条件下,各电阻阻值的误差对该电路的共模抑制比K CMRR 没有影响; (3)电路对共模信号几乎没有放大作用,共模电压增益接近零。 因为电路中R1=R2、 R3=R4、 R5=R6 ，故可导出两级差模总增益为： 3 5P 1p i2i1o vd R R R 2R R u u u A ???? ??+-=-= 通常，第一级增益要尽量高，第二级增益一般为1~2倍，这里第一级选择100倍，第二级为1倍。则取R3=R4=R5=R6=10K Ω,要求匹配性好，一般用金属膜精密电阻，阻值可在10K Ω~几百K Ω间选择。则 A vd =(R P +2R 1)/R P 先定R P ，通常在1K Ω~10K Ω内，这里取R P ＝1K Ω，则可由上式求得R 1=99R P /2=49.5K Ω 取标称值51K Ω。通常R S1和R S2不要超过R P /2，这里选R S1＝ R S2＝510，用于保护运放输入级。 A1和A2应选用低温飘、高K CMRR 的运放，性能一致性要好。 三. 实验内容 1． 搭接电路 2． 静态调试 要求运放各管脚在零输入时，电位正常，与估算值基本吻合。运放差分放大电路
差分-运放-运算放大器
全差分运算放大器设计
采用折叠式结构的两级全差分运算放大器的设计
差分运算放大器基本知识
实验课7 全差分运放的仿真方法
全差分运算放大器设计
运放差分放大电路原理知识介绍
差分运放运算放大器
全差分运算放大器设计说明
采用折叠式共源共栅结构实现高速CMOS全差分运算放大器的设计
全差分两级放大电路
三运放差分放大电路
全差分CMOS运算放大器的设计毕业设计
全差分运放实验
全差分运放电路的设计
王彦、嵇楚
? ? ? ? ? 1）运放的设计要求 2）结构的选取 3）参数计算 4）仿真结果 5）性能指标
DC gian: Gain Bandwidth: Loading: Phase margin: Gain margin: Slew rate: Common mode: GBW of CMFB: Equivalent input noise: Input offset voltage: Output swing:
一、设计要求(spec)
>80dB >50Mhz =5pF >60 degree >12dB 200V/us 2.5 V(VDD = 5V) >10 Mhz <20 nV / Hz <10 mv > ± 2v (each output)
? 1）由Slewrate(200V/us)和C L (5pF) 确定各路 ? 电流： 采用R、C电容补偿的方法，选取 C C=2pF 输入级决定的Slewrate： I4 SRrise = CC ，得: I 4 = 400 μ A ，I 9 = 400μA 输出级决定的Slewrate:
SR fall = I6
选取Cfb =1pf，得:
C Ltotal
=
I6 CC + C L + C fb
I 6 = 1.6mA运放差分放大电路原理
全差分运放
差分运算放大器基本知识
运放差分放大电路原理