数电题库
一、 填
空题
第一章 1. 与（38）10等值的二进制数是 ，等值8421BCD 码是 。
2. 无符号二进制数100111的等值十进制数是 ，等值八进制数是 。
3. 十进制数（3
4.5）10=( )2=( )16
4. （47.25）D =（ ）B =（ ）H=（ ）O 。
5. (39.75 )10=（ ）2=( )8=( )16
6. 十进制数 98 的 8421BCD 码为 。
7. =⊕0A ，=⊕1A 。
8. 2016个1异或起来的结果是 。
9. 将2005个“1”异或起来得到的结果是 。
10. 逻辑代数中的“0”和“1”并不表示数量的大小，而是表示两种相互对立的 。
第二章
1．逻辑代数的三个重要规则是 、 、 。
2.逻辑函数F=+??+AB A B C CD ，由反演规则可写出其反函数F = ，由对偶规则知其对偶式F ,= 。
3．逻辑函数F = AB +A B 的对偶函数 。
4、设F =B A +CD +AC +1，则非函数F = ，对偶函数F '= 。
5．已知函数的对偶式为B A + BC D C +，则它的原函数为 。
6. 由一组相同变量构成的任意两个最小项之积恒为 ，全体最小项之和恒为 。
7．函数F=B A +AC 的最小项表达式为 。
第三章
1. 数字电路中一般只用到三极管的 和 两种状态。
2. CMOS 器件的主要优点是 ，多余的输入端应该 。
3. 三态门的输出有 、 、 三种状态
4. 三态门的应用主要是可实现 ，OC 门可实现 功能。
5. 直接把两个OC 门的输出连在一起实现“与”逻辑关系的接法叫 。
6. 实现数据传输的总线结构可选用 ，为实现“线与”逻辑功能，应选用 。
7. 在TTL 电路中，输入端悬空等效于 电平；
8. TTL 与非门的多余输入端应接 电平。
9. 在CMOS 或非门电路中，对未使用的输入端应当接 。
第四章
1.半导体数码显示器的内部接法有两种形式：共接法和共接法。
2. 数字电路从整体来看，可以分为电路和电路两大类。
3. 对20个事件进行二进制编码，至少需要位二进制数。
4. 全班50名同学各分配一个二进制代码，而该功能用一逻辑电路来实现，则该电路称为，该电路的输出代码至少有位。
5.组合逻辑电路产生竞争冒险的内因是。
第五章
1. 触发器按功能可分为触发器、触发器、D触发器、T触发器等。
2．一个 JK 触发器有个稳态，它可存储位二进制数。
3．触发器有两个互补的输出端Q和Q端，触发器的状态指的是端的状态，其中现态表
示为，次态表示为。
4．将JK触发器转换为D触发器，需要将J= ，K= ；
5. 当D= 时，D触发器可实现状态翻转的逻辑功能。
第六章
1.时序逻辑电路在某一时刻的输出不仅与信号有关，而且和电路的
有关。
2.数字电路按照是否有记忆功能通常可分为两类：、。
3.描述时序电路的逻辑表达式为、和驱动方程。
4.构成一个模6的同步计数器最少要个触发器
5.计数器的模值是12，应取触发器的个数至少为。
6.时序逻辑电路按其状态改变是否受统一定时信号控制，可将其分为
和两种类型
7.四位环型计数器初始状态是1000，经过5个时钟后状态为。
8.3位二进制减法计数器的初始状态为101，四个CP脉冲后它的状态为。
第九章
1.单稳态触发器中，两个状态一个为态，另一个为态。单稳态触发器受到
外触发时进入态。多谐振荡器两个状态都为
态，施密特触发器两个状态都为态。
2.为了实现高的频率稳定度，常采用振荡器；
3.施密特触发器和单稳态触发器是一种电路，多谐振荡器是一种
电路。（脉冲变换/脉冲产生）
4.电源电压为+18V的555定时器，接成施密特触发器，则该触发器的正向阀值点位V+及
负向阀值点位V- 分别为、
5. 由555定时器构成的三种电路中， 和 是脉冲的整形电路。
6. 若将一个正弦波电压信号转换成同一频率的矩形波，应采用 电路。
第十章
1. A/D 转换的基本步骤是 、 、 、 。
2. ADC 与DAC 有两个主要技术指标，分别是 和 。
3. 12位D/A 转换器的分辨率为
4. 在逐次逼近型A/D 和双积分型A/D 中， 转换速度快， 抗干扰能力强。
5. V 。
6. 有一个8位D/A 转换器，设满度输出为25.5V ，输入数字量为00110111，则输出模拟电
压为 。
7. 已知被转换的信号的上限截止频率为10kHz ，则A/D 转换器的采样频率应高于
kHz ；完成一次转换所用的时间应小于 。
8. 有一个6位的D/A 转换器，设满度输出为6.3V ，输入数字量为110111，则输出模拟电
压为 。
二、 选择题
第1章
1. 一位8进制数可以用 位二进制数来表示。
A 、 1
B 、2
C 、 3
D 、4
2. 一位十六进制数可以用 位二进制数来表示。
A 、1
B 、2
C 、 4
D 、16
3. 将十进制数130转换为对应的八进制数 。
A 、202
B 、82
C 、120
D 、230
第2章
1．已知CD ABC F +=，ABCD 取值使F ＝0的情况是 。
A 、1010
B 、0110
C 、1101
D 、0011
2．下列函数中等于A 的是： 。
A 、A+1
B 、A （A+B ）
C 、A+A B
D 、A+A
3．逻辑函数Y=AB+A C+BC+BCDE 化简结果为： 。
A 、Y=AB+A C+BC
B 、Y=AB+A
C C 、Y=AB+BC
D 、Y=A+B+C
4．下列逻辑代数运算错误的是： 。
A 、A+A=A ；
B 、A ?A =1；
C 、A ?A= A ；
D 、A+A =1
5．下列等式正确的是 。
A 、A + A
B + B = A+B B 、AB + B A = A +B
C 、A·
AB =A +B D 、 A·C B A ++=C B 6．下面表达式中， 是函数Y=BC+AB 的反函数。
A 、(B+C)·(A+B)
B 、()()B A
C B ++ C 、 CB + BA
D 、(A + C)·B
7．函数AB B A F +=的对偶式为 。
A 、（
B A +)()B A +? B 、B A B A +?+；
C 、A B A ?+B +
D 、))((B A B A ++
8．DE BC A Y +=的反函数为Y = 。
（A ）E D C B A Y +++?= (B) E D C B A Y +++?=
(C) )(E D C B A Y +++?= (D) )(E D C B A Y +++?=
9．逻辑函数的F=BC B A B A ++的标准与或式为 。
A 、∑)7,5,4,3,2(
B 、∑)6,4,3,2,1(
C 、∑)5,3,2,1,0(
D 、∑)7,6,5,4,3(
10．若A 、B 、C 为三个逻辑变量，则此三个变量的最小项有 个。
（A ）4 （B ）6 （C ）8 (D ）16
11．n 个变量可以构成 个最小项。
A 、 n
B 、 2n
C 、 2n
D 、2n-1
12．在四变量卡诺图中，逻辑上不相邻的一组最小项为 。
A 、m 1 与m 3
B 、m 4 与m 6
C 、m 5 与m 13
D 、m 2 与m 8
13．最小项ABCD 的逻辑相邻最小项是 。
A 、ABCD
B 、ABCD
C 、ABC
D D 、ABCD
第3章
1. 下列门电路属于双极型的是 。
A. OC 门
B. PMOS
C. NMOS
D. CMOS
2. 在数字电路中，晶体管的工作状态为： 。
（A ）饱和 （B ）放大 （C ）饱和或放大 （D ）饱和或截止
3．和TTL 电路相比，CMOS 电路最突出的优点在于 。
A ．可靠性高
B ．抗干扰能力强
C ．速度快
D ．功耗低
4．为实现“线与”逻辑功能，应选用 。
A 、与非门
B 、异或门
C 、集电极开路（OC ）门
D 、 或非门
5. 为实现数据传输的总线结构，要选用 门电路。
（A ）与非门 （B ）三态门 （C ）异或门 （D ）集电极开路门（OC 门）
6．下列TTL 门电路输出为低电平的是 。
7.以下TTL 电路中，输出Y 1~Y 4分别为： 。
A 、0010；
B 、1111；
C 、1011；
D 、1001
8.
为 。
（A ）接高电平、高电平、低电平 （B ）接高电平、低电平、低电平
（C ）接高电平、高电平、高电平 （D ）接低电平、低电平、低电平
9．CMOS 与非门多余输入端的处理方法为 。
A 、悬空
B 、接高电位
C 、接地
D 、接低电平
10. 如将TTL 与非门作非门使用，则多余输入端应做 处理。
A. 全部接高电平
B. 部分接高电平，部分接地
C. 全部接地
D. 部分接地，部分悬空
11．CMOS 或非门多余输入端的处理方法为 。
A 、悬空
B 、接5V 电压
C 、 接地
D 、接3.3V 电压
12．下面电路由74系列TTL 门电路构成，下列选项哪个是正确的 。
A 、VO=VOH
B 、高阻态
C 、VO=VOL
D 、不允许如此连接
13．图中门电路为74系列TTL 门，要求当VI ＝VIH 时，发光二极管D 导通并发光，且发光二极管导通电流约为10mA ，下列说法正确的是 。
A 、两个电路都不能正常工作
B 、两个电路都能正常工作
C 、电路（A ）可以正常工作
D 、电路（B ）可以正常工作
第4章
1. 下逻辑图的逻辑表达式为 。
（A BC AC AB Y ++=
BC AC AB Y =
2
（A （D ）寄存器
3．组合电路的特点是 。
A 、含有记忆性元器件
B 、输出、输入间有反馈通路
C 、电路输出与以前状态有关
D 、全部由门电路构成
4．组合逻辑电路的竞争-冒险，是由于 引起的。
（A ）电路不简单 （B ）电路有多个输出
（C ）电路中存在延迟 （D ）电路中使用不同的门电路
5．下列各函数等式中无冒险现象的函数式有 。
A 、
B A A
C C B F ++= B 、B A BC C A F ++=
C 、B A B A BC C A F +++=
D 、C A B A BC B A AC C B F +++++=
6．函数C B AB C A F ++=，当变量的取值为 时，将不出现冒险现象。
A 、B=C=1
B 、B=C=0
C 、A=1，C=0
D 、A=0，B=0
5k ΩY 1 0.1k Y 2 5k Y 3 0.1k Y 4 空
7．8—3线优先编码器中，8条输入线0I ~7I 同时有效时，优先级最高为I 7线，则2Y 1Y 0Y 输出线的性质是 。
A 、000
B 、010
C 、101
D 、111
8．输入为三位二进制代码的译码器，它的输出最多有 个。
（A ）3 （B ）6 （C ）7 （D ）8
9．下列说法正确的是 。
A 、在组合逻辑电路设计过程中，第一步要写出函数表达式
B 、数据选择器、数值比较器和计数器都是常用的组合逻辑电路
C 、组合逻辑电路中可以包含触发器
D 、74LS138即3线－8线译码器是组合逻辑电路
10．用四选一数据选择器实现函数Y=0101A A A A ，应使 。
A 、D 0=D 2=0，D 1=D 3=1
B 、D 0=D 2=1，D 1=D 3=0
C 、
D 0=D 1=0，D 2=D 3=1 D 、D 0=D 1=1，D 2=D 3=0
11．一个16选1的数据选择器，其地址输入（选择控制输入）端有 个。
A 、 2
B 、 3
C 、 4
D 、 8
12．属于组合逻辑电路的部件是 。
A 、编码器
B 、寄存器
C 、触发器
D 、计数器
13．以下列电路中，只有 属于组合逻辑电路。
A 、定时器
B 、计数器
C 、寄存器
D 、译码器
14．下列电路中，不属于组合逻辑电路的是 。
（A ）数据分配器 （B ）译码器 （C ）数据选择器 （D ）寄存器
15．在下列电路中，只有 属于组合逻辑电路。
A 、 触发器
B 、 计数器
C 、 数据选择器
D 、 寄存器
16. 如需要判断两个二进制的大小，可以使用 电路。
（A ） 译码器 （B ）编码器 （C ）奇偶校验器 （D ）数值比较器
第5章
1．当维持-阻塞D 触发器的D R =0时，触发器的次态 。
A 、 与CP 和D 有关
B 、与CP 和D 无关
C 、只与CP 有关
D 、只与D 有关
2．对于JK 触发器，若J=K=1，则可完成 触发器的逻辑功能。
（A ）RS （B ）D （C ）T （D ）Tˊ
3．T 触发器中，当T=1时，触发器实现 功能。
A 、置1
B 、置0
C 、计数
D 、保持
4．下图中所有触发器的初始状态皆为0， 图中触发器在时钟信号作用下，输出电压波形恒为0。
A 、
B 、
C 、
D 、
5．要实现Q 的翻转功能，JK 触发器的输入端J 、K 取值应为： 。
A 、J=0，K=0
B 、J=0，K=1
C 、J=1，K=0
D 、J=1，K=1
6．下列触发器中，没有约束条件的是 。
A、基本RS触发器
B、主从RS触发器
C、同步RS触发器
D、边沿D触发器
7．如果触发器的次态仅取决于CP（）时输入信号的状态，就可以克服空翻。
A、上升（下降）沿
B、高电平
C、低电平
D、无法确定
8．为将D触发器转换为T触发器，下图所示电路的虚线框内应是。A．或非门B．与非门
C．异或门D．同或门
9．对于D触发器，欲使Q n+1=Q n，应使输入D= 。
A.0
B.1
C.Q
D.Q
第6章
1．由4级触发器构成的二进制计数器，其模值为。
（A）10 （B）16 （C）4 （D）8
2．在下列电路中，只有属于时序逻辑电路。
A、编码器
B、计数器
C、数据选择器
D、加法器
3．下列说法不正确的是。
A、同步时序电路中，所有触发器状态的变化都是同时发生的
? ? B、异步时序电路的响应速度与同步时序电路的响应速度完全相同
? ? C、异步时序电路的响应速度比同步时序电路的响应速度慢
? ? D、异步时序电路中，触发器状态的变化不是同时发生的?
4．构成一个五进制的计数器至少需要个触发器。
A、5
B、4
C、3
D、2
5．某电路的输入波形u I 和输出波形u O 如图所示，则该电路为。
A、施密特触发器
B、反相器
C、单稳态触发器
D、JK触发器6．同步时序电路和异步时序电路比较，其差异在于后者。
A、没有触发器
B、没有统一的时钟脉冲控制
C、没有稳定状态
D、输出只与内部状态有关
7．一个4位串行数据输入4位移位寄存器，时钟脉冲频率为1 KHz，经过
可转换为4位并行数据输出。
A、8ms
B、4ms
C、8μs
D、4μs
8．指出下列电路中能够把串行数据变成并行数据的电路应该是。
A、JK触发器
B、3/8线译码器
C、移位寄存器
D、十进制计数器
9．n位触发器构成的扭环形计数器，其无关状态数有。
A. 2n—n
B. 2n—2n
C. 2n
D. 2n—1
第7-8章
第9章
1．下列电路中只有一个稳定状态的是。
A、集成触发器
B、施密特触发器
C、单稳态触发器
D、多谐振荡器2．多谐振荡器与单稳态触发器的区别之一是。
A. 前者有2个稳态，后者只有1个稳态
B. 前者没有稳态，后者有2个稳态
C. 前者没有稳态，后者只有1个稳态
D. 两者均只有一个稳态，但后者的稳态需要一定的外界信号维持
3．可用于幅度鉴别的电路是。
（A）555定时器（B）单稳触发器
（C）施密特触发器（D）石英晶体多谐振荡器
4．以下各电路中，可以产生脉冲定时。
A、多谐振荡器
B、单稳态触发器
C、施密特触发器
D、石英晶体多谐振荡器
5．多谐振荡器可产生。
A、正弦波
B、矩形脉冲
C、三角波
D、锯齿波
6．为了将三角波换为同频率的矩形波，应选用。
A、施密特触发器
B、单稳态触发器
C、多谐振荡器
D、计数器
7．多谐振荡器是一种稳态电路。
A、无
B、单
C、双
D、多
8．在555定时器组成的三种电路中，能自动产生周期为T=0.7(R1+2R2)C的脉冲信号的电路是。
A、多谐振荡器；
B、单稳态触发器；
C、施密特触发器；
D、双稳态触发器
9．用555定时器构成单稳态触发器其输出脉宽为。
A、0.7RC
B、1.1RC
C、1.4RC
D、1.8RC
10．已知时钟脉冲频率为f cp，欲得到频率为0.2f cp的矩形波应采用。
A．五进制计数器B．五位二进制计数器
C．单稳态触发器C．多谐振荡器
11．555定时器构成的单稳态触发器，若电源电压为+6V ，则当暂稳态结束时，定时电容C 上的电压Vc为。
A. 6 V
B. 0 V
C. 2 V
D. 4 V
第10章
1．不属于A/D转换电路组成部分的电路是。
（A）采样-保持电路（B）量化电路（C）编码电路（D）译码电路
2．将一个时间上连续变化的模拟量转换为时间上断续（离散）的模拟量的过程
称为。
A、取样
B、量化
C、保持
D、编码
3．A/D转换器中，转换速度最高的为。
?A、并联比较型 B. 逐次渐近型 C. 双积分型 D. 计数型
4．下列说法正确的是。
A、D/A转换器分为直接转换和间接转换两种类型
B、双积分型A/D转换器，属于间接转换器
C、各种类型的A/D转换器之前都需要加采样-保持电路
D、逐次渐进型A/D转换器是我们学过的转换速度最快的A/D转换器
三、化简题
注意：要有合理的过程、否则不能得全分
1、公式法换件逻辑函数表达式：
F AD AD AB AC BD ABEF BEF；
=++++++
Y=C
B
+
+
C
+
A+
ABC
A
A
C
B
B
2、用卡诺图法化简下列函数表达式。
Y(A,B,C,D)=∑m（0,1,2,3,4,5,6,7,13,15）
F(A,B,C,D)=Σm(6，7，8，9，10，11，13，14，15)
F(A,B,C,D)=∑m(0,1,2,3,6,7,8,9)+∑d(10,11,12,13,14,15)
L(A,B,C,D)=∑
,8,3(
15
m
,9,7,5,1(d
)
+
∑)
14
11
,
四、分析设计题
1、译码器应用
1)分析如图所示电路，写出Z1、Z2的逻辑表达式，列出真值表，说明电路的逻辑功能。
2) 为提高报警信号的可靠性，在有关部位安置了 3 个同类型的危险报警器，只有当 3 个危险报警器中至少有两个指示危险时，才实现关机操作。试按下列要求分别画出具有该功能的逻辑电路。
(1）用与非门电路实现。（6分）
(2）用译码器74138和适当门电路实现。附74138管脚图（ 6分）
=+++。
3）应用74138和其他的逻辑门实现函数L ABC ABC ABC ABC
（附74138的管脚图）
4）设计一个三输入码变换电路，该码变换电路真值表如下表所示。当输入控
制信号A为0时，把无符号两位二进制码变换成反码，当输入控制信号A为1时，把无符号两位二进制码变换成补码。要求：
（1）求逻辑函数的最小项表达式和最简与或式；
（2）用74HC138
5）用红、黄、绿三个指示灯表示三台设备的工作情况：绿灯亮表示全部正常；
红灯亮表示有一台不正常；黄灯亮表示两台不正常；红、黄灯全亮表示三台都不正常。（1）列出控制电路真值表，写出逻辑函数表达式。
（2）根据逻辑函数表达式，选用74LS138译码器和其他逻辑门电路实现此电路功能。
6）设计一个组合逻辑电路。电路输入DCBA为8421BCD码，当输入代码所对应的十进制数能被4整除时，输出L为1，其他情况为0。
（1）．用或非门实现。
（2）．用3线-8线译码器74HC138和逻辑门实现。
（0可被任何数整除，要求有设计过程，最后画出电路图）
2、 数据选择器应用
1）八路数据选择器构成的电路如图所示， A 2 、A 1 、A 0 为数据输入端，根据图中对 D
0～ D 7 的设置，写出该电路所实现函数 Y 的表达式。（5
分）
2）某汽车驾驶员培训班进行结业考试，有三名评判员，其中A 为主评判员，B 和C 为副评判员。在评判时按少数服从多数原则通过，但主评判员认为合格也通过，试分别用下列方法实现该逻辑电路。
（1）用八选一数据选择器74151实现。74151符号如下图，其中G 为使能端，低电平有效，
C 、B 、A 为选择输入 ，Y 为输出，功能表达式为：70i i i Y m
D ==
∑，式中mi 为CBA 的最小项。 （2）用与非门实现分别画出逻辑图。
3）用如图所示的8选1数据选择器74LS151实现四位奇偶校验，当奇数个1输入时，输出为1，否则为0，画出电路图。
3、 电路分析、设计题
1）逻辑电路如下图，试分析其逻辑功能。
2）求出下列逻辑图的逻辑表达式，并进行化简。
3）设计一个组合逻辑电路，其输入为8421BCD 码，当输入为偶数时，输出为1。
（1）列出真值表；
（2）写出输出的最简与或表达式；
（3）用门电路实现该组合逻辑电路。
4）分析如图所示逻辑电路，写出输出端的逻辑函数表达式，列出真值表，说明电路能实现什么逻辑功能。
4、 计数器应用
1
2
3）分析下图由同步十进制计数器74161构成的计数器为几进制计数器，画出
有效状态转换图。
4）用4位同步二进制加法计数器74HVC161和其他门电路画图，用反馈清零法构成十四进制计数器，并画出该十四进制计数器的状态图。
注：D N N 为HHHH 时输出为高电平，其余均为低电平。
5、 时序逻辑电路分析
1）分析以下时序电路的逻辑功能，并列出状态转换表，画出Q0～Q2的波形图。
2要求：（1 （2（3（43）分析如图所示的同步时序逻辑电路，要求写出各触发器的驱动方程、状态方程，画出完整的状态转换图（按Q 3Q 2Q 1排列），从而分析出电路的逻辑功能。
4）分析如图所示的同步时序逻辑电路，要求写出各触发器的激励方程、状态方程，画出完整的状态转换图（按Q 2Q 1Q 0排列），从而分析出电路的逻辑功能。
5）分析下图所示的时序逻辑电路，写出其激励方程、状态方程和输出方程，画出其状态转换表、状态转换图。
6）分析如图a 所示时序逻辑电路。（设触发器的初态均为0）
（1）写出驱动方程、输出方程；
（2）列出状态表；
（3）对应图b 所示输入波形，画出Q 0、Q 1及输出Z 的波形。
(a) （b ）
6、定时器应用
1）由555定时器构成如下电路。
（1）试分析电路完成了何种功能；
（2）画出在输入信号v I 作用下的输出波形v O 。
2）分析所示电路。
（1）说明电路功能；
Q 2 R1
（2）说明电路的充电和放电回路；
（3）计算电路的振荡频率，其中电容是0.1微法
（4）画出电容两端电压vc和输出vo的波形；
3）分析下图所示由555定时器组成的电路。
（1）该电路为单稳态触发器还是施密特触发器？
（2）当R=1k、C=20uF时，请计算电路的相关参数。
（对单稳态触发器而言计算脉宽，对无稳态触发器而言计算周期）
4）已知用555定时器构成的多谐振荡器的电路图，设电源电压为VCC，5脚不外加控制电压，写出振荡器振荡频率的计算公式，并定性画出该振荡器6脚VC和3脚输出Vo的工作波形。
5）如图所示为一跳频信号发生器，其中CB555为555定时器，74LS194为四位双向移位寄存器，74LS160为十进制加法计数器。
（1）CB555构成什么功能电路？
（2）当2K的滑动电阻处于中心位置时，求CP2频率即555定时器3引脚输出信号频率。
（3）当74LS194的状态为0001，画出74LS160的状态转换图，说明它是几进制计数器，并求输出Y的频率。
6）电路如图所示，其中RA=RB=10kΩ,C=0.1μf，试问：
（1）在U
k 为高电平期间，由555定时器构成的是什么电路，其输出U
o
的频率f0；
（2）分析由JK触发器FF1、FF2、FF3构成的计数器电路，要求：写出驱动方程和状态方程，列出状态转换表，画出完整的状态转换图；
（3）设Q3、Q2、Q1的初态为000，U
k
所加正脉冲的宽度为Tw=5/f0，脉冲过后Q3、Q2、Q1将保持在哪个状态？
7）分析如图所示的555电路，555定时器芯片的功能如表所示。要求：
（1）说明555电路的功能；
（2）给出上限阈值电压和下限阈值电压的值；
（3）给定输入信号的波形，画出输出u o1的波形；
8）555定时器芯片接成的电路如图(a)所示。
（1）该电路的名称是什么？
（2）若V CC=10V，R=10kΩ，C=300pF，计算其暂态脉冲宽度t po。
（3）给定输入u I的波形如图(b)所示，已知低电平时长为10μS，试画出电容电压u C的波形和对应的输出u o波形。
（4）如果在图(a)的555定时器芯片的 5脚外接一个+5V的电压源，问暂态脉冲宽度是增加、减少还是不变？为什么？
图(a) 555定时器芯片的功能表
9）由555定时器、3-8线译码器74HC138和4位二进制加法器74HC161组成的时序信号产生电路如图7所示。
（1）试问555定时器组成的是什么功能电路？计算v o1输出信号的周期；
（2）试问74LVC161组成什么功能电路？列出其状态表；
（3）画出图中v o1、Q3、Q2、Q1、Q0及L的波形。
10）波形产生电路如图所示。
（1）试问555定时器组成的是什么功能电路？计算v o1输出信号的周期和占空比；
（2）试问74LVC161组成的是什么功能电路？列出其状态表；
R2
（3）计算vo周期。
数电习题及答案
一、 时序逻辑电路与组合逻辑电路不同， 其电路由 组合逻辑电路 和 存储电路（触发器） 两部分组成。 二、描述同步时序电路有三组方程，分别是 驱动方程 、状态方程 和 输 出方程 。 三、时序逻辑电路根据触发器的动作特点不同可分为 同步时序逻辑电路 和 异步时序逻辑电路 两大类。 四、试分析图 T7.5时序电路的逻辑功能，写出电路的驱动方程、状态方程 和输出方程，画出电路的状态转换图和时序图。 解：驱动方程： 00110 1J K J K Q ==== 状态方程： 1001 1 10 10n n Q Q Q Q Q Q Q ++==+ 输出方程： 10Y Q Q = 状态图：功能：同步三进制计数器
五、试用触发器和门电路设计一个同步五进制计数器。 解：采用3个D触发器，用状态000到100构成五进制计数器。 （1）状态转换图 （2）状态真值表 （3）求状态方程
（4）驱动方程 （5）逻辑图（略） [题7.1] 分析图P7.1所示的时序电路的逻辑功能，写出电路驱动方程、状态转移方程和输出方程，画出状态转换图，并说明时序电路是否具有自启动性。 解：触发器的驱动方程 2 0010210 10 21 1 J Q K J Q J Q Q K Q K ====???? ? ? ==??? 触发器的状态方程
1 20 0 1 10 101 1 2 210 n n n Q Q Q Q Q Q Q Q Q Q Q Q + + + = =+ = ? ?? ? ? ?? 输出方程 2 Y Q = 状态转换图如图A7.1所示 所以该电路的功能是：能自启动的五进制加法计数器。 [题7.3] 试分析图P7.3时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，并检查电路能否自启动。 解：驱动方程 输出方程 状态方程 状态转换图如图 A7.3所示 01 J X Q =⊕01 K= 10 J X Q =⊕ 1 1 K= 10 () Z X Q Q =⊕? 1 0000010 () n Q J Q K Q X Q Q +=+=⊕ 1 1111101 () n Q J Q K Q X Q Q +=+=⊕?
数字电子技术试题及答案(题库)
《数字电子技术》试卷 姓名：__ _______ 班级：__________ 考号：___________ 成绩：____________ 1. 有一数码10010011，作为自然二进制数时，它相当于十进制数（ ），作为8421BCD 码时，它相当于 十进制数（ ）。 2.三态门电路的输出有高电平、低电平和（ ）3种状态。 3．TTL 与非门多余的输入端应接（ ）。 4．TTL 集成JK 触发器正常工作时，其d R 和d S 端应接（ ）电平。 5. 已知某函数??? ??+??? ??++=D C AB D C A B F ，该函数的反函数F =（ ） 。 6. 如果对键盘上108个符号进行二进制编码，则至少要（ ）位二进制数码。 7. 典型的TTL 与非门电路使用的电路为电源电压为（ ）V ，其输出高电平为（ ）V ，输出低电平为（ ）V ， CMOS 电路的电源电压为（ ） V 。 8．74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A 2A 1A 0=110时，输出 01234567Y Y Y Y Y Y Y Y 应为（ ）。 9．将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM 。该ROM 有（ ）根地址线，有（ ）根数据读出线。 10. 两片中规模集成电路10进制计数器串联后，最大计数容量为（ ）位。 11. ）；Y 3 ＝（ ）。
12. 某计数器的输出波形如图1所示，该计数器是（ ）进制计数器。 13．驱动共阳极七段数码管的译码器的输出电平为（ ）有效。 二、单项选择题（本大题共15小题，每小题2分，共30分） （在每小题列出的四个备选项中只有一个是最符合题目要求的，请将其代码填写在题后的括号内。错选、多选或未选均无分。） 1. 函数F(A,B,C)=AB+BC+AC 的最小项表达式为( ) 。 A ．F(A,B,C)=∑m （0，2，4） B. (A,B,C)=∑m （3，5，6，7） C ．F(A,B,C)=∑m （0，2，3，4） D. F(A,B,C)=∑m （2，4，6，7） 2．8线—3线优先编码器的输入为I 0—I 7 ，当优先级别最高的I 7有效时，其输出012Y Y Y ??的值是（ ）。 A ．111 B. 010 C. 000 D. 101 3．十六路数据选择器的地址输入（选择控制）端有（ ）个。 A ．16 B.2 C.4 D.8 4. 有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP 作用下，四位数据的移位过程是（ ）。 A. 1011--0110--1100--1000--0000 B. 1011--0101--0010--0001--0000 C. 1011--1100--1101--1110--1111 D. 1011--1010--1001--1000--0111 5．已知74LS138译码器的输入三个使能端（E 1=1， E 2A = E 2B =0）时，地址码A 2A 1A 0=011，则输出 Y 7 ～Y 0是( ) 。 A. 11111101 B. 10111111 C. 11110111 D. 11111111 6. 一只四输入端或非门，使其输出为1的输入变量取值组合有( )种。 A ．15 B ．8 C ．7 D ．1 7. 随机存取存储器具有( )功能。 A.读/写 B.无读/写 C.只读 D.只写 8．N 个触发器可以构成最大计数长度（进制数）为( )的计数器。
数电实验考试 verilogHDL语言及参考程序
题目一：表决器电路设计 一、设计任务及原理：所谓表决器就是对于一个行为，由多个人投票，如果同意的票数过半，就认为此行为可行；否则如果否决的票数过半，则认为此行为无效。 七人表决器顾名思义就是由七个人来投票，当同意的票数大于或者等于4时，则认为同意；反之，当否决的票数大于或者等于4时，则认为不同意。实验中用7个拨动开关来表示七个人，当对应的拨动开关输入为‘1’时，表示此人同意；否则若拨动开关输入为‘0’，则表示此人反对。表决的结果用一个LED表示，若表决的结果为同意，则LED被点亮；否则，如果表决的结果为反对，则LED不会被点亮。同时，数码管上显示通过的票数。 二、具体要求： 本实验就是利用实验系统中的拨动开关模块和LED模块以及数码管模块来实现一个简单的七人表决器的功能。拨动开关模块中的K1～K7表示七个人，当拨动开关输入为‘1’时，表示对应的人投同意票，否则当拨动开关输入为‘0’时，表示对应的人投反对票；LED模块中LED1表示七人表决的结果，当LED1点亮时，表示此行为通过表决；否则当LED1熄灭时，表示此行为未通过表决。同时通过的票数在数码管上显示出来。 在此实验中数码管、LED、拨动开关与FPGA的连接电路和管脚连接使用模块 信号 对应FPGA 管脚 说明
在以前的实验中都做了详细说明，这里不在赘述。端口名 S1 按键开关 S1 R16 表示1号抢 答者 S2 按键开关 S2 P14 表示2号抢 答者 S3 按键开关 S3 P16 表示3号抢 答者 S4 按键开关 S4 P15 表示4号抢 答者 S5 按键开关 S5 M15 表示5号抢 答者 S6 按键开关 S6 N16 表示6号抢 答者 S7 按键开关 S7 N15 表示7号抢 答者 DOUT0 LED模块D1 L14 表决结果 亮为通过 LEDAG0 数码管模 块A段N4 抢答成功 者 号码显示 LEDAG1 数码管模 块B段 G4
成贤数字电路实验习题答案
数字电路习题答案(第一、二次实验) 2009-12-18 09:10 实验一： 1. 在示波器处于“内触发”、“常态”扫描方式时，若改变电压灵敏度（V/div）,特别是降低它，则可能会使信号波形消失。问若是“外触发”，是否也会影响信号波形的显示呢？ 解：这道题主要从以下几种情况来分析： A．示波器是“内触发”，而误打到“外触发”的情况下，如果是“自动”扫描方式，示波器有波形显示，但是不会稳定；如果是“常态”扫描方式，示波器没有波形显示； B．示波器确实是“外触发”，则要求外触发信号与被测信号的频率和相位都相关，这时波形才有可能稳定。 C．示波器在“外触发”工作时，若改变电压灵敏度，会影响波形的显示。当扫描方式为“常态”时，如果降低它，可能会使波形消失，原因是降低了电压灵敏度的同时也降低了触发信号的电平，当触发电平降低到一定的程度，就不足以使触发器工作，触发器不工作，扫描发生器也就不能工作产生扫描电压，波形就消失了。 2. 实验内容3中，如何用示波器观察CH1+CH2的波形？ 解：要观察CH1+CH2的波形，只要使示波器的显示方式处于“叠加”，同时保证CH1和CH2的电压灵敏度保持一致就可以了。 3. 简述用示波器测量TTL高、低电平的步骤。 解：将函数发生器输出TTL波形（f=1kHz）接到示波器一个通道上；示波器扫描方式打“AUTO”；电压灵敏度选择旋钮和时基因数选择旋钮处于适当的位置（比如1V/div和0.2ms/div）；微调旋钮都处于“校准”位置；把输入耦合方式打到“GND”，确定零电平线的位置，再打到“DC”，读出高低电平值。 4. 对于方波和三角波，交流毫伏表的指示值是否它们的有效值？如何根据交流毫伏表的指示值求得方波或三角波的有效值？
数电试题及答案
通信071?5 班 20 08?20 09 学年第二学期 《数字电子技术基础》 课试卷试卷 类型：A ■卷 单项选择题(每小题2分，共24 分) 1、 8421BCD 码01101001.01110001转换为十进制数是： A : 78.16 B : 24.25 C : 2、 最简与或式的标准是： (c ) A:表达式中乘积项最多，且每个乘积项的变量个数最多 变量个数最多 C:表达式中乘积项最少，且每个乘积项的变量个数最少 变量个数最多 3、 用逻辑函数卡诺图化简中，四个相邻项可合并为一项 A :消去1个表现形式不同的变量，保留相同变量 B:消去2个表现形式不同的变量，保留相同变量 C :消去3个表现形式不同的变量，保留相同 D:消去4个表现形式不同的变量，保留相同变量 4、 已知真值表如表 1所示，则其逻辑表达式为： A: A ? B ? C B: AB + BC C: AB + BC D: ABC (A+B+C ) 5、 函数 F(A ， A: F(A,B,C)= B: F(A,B,C)= C: F(A,B,C)= D: F(A,B,C)= B ，C)=AB+BC+AC 的最小项表达式为: E m E m E m E m (0， (3， (0， (2， 2, 5, 2, 4, 4) 6， 3， 6， 7) 4) 7) 6、 欲将一个移位寄存器中的二进制数乘以( A: 32 B : 10 7、 已知74LS138译码器的输入三个使能端( E 1=1， 是：(C ) A :::: (c 69.71 ，它能: 变量 32) 10需要 n 1 n = Q ，JK 触发器的J 、K 取值应是: B: J=0， K=1 (B ) B :集电极开路门 D : 54.56 B :表达式中乘积项最少，且每个乘积项的 D:表达式中乘积项最多，且每个乘积项的 (B ) (B ) ( C : _ E 2A =E 2B = 0 ) )个移位脉冲。 D : 6 _ _ A 2A 1A O =011，则输岀 丫厂?丫0 时，地址码 8、 要实现Q =Q A: J=0， K=0 9、 能够实现线与功能的是： A: TTL 与非门 10、 个四位串行数据，输入四位移位寄存器，时钟脉冲频率为 输岀。 A : 8ms B : 4ms 11、 表2所列真值表的逻辑功能所表示的逻辑器件是： A B C D (D ) C: J=1， K=0 D : J=1， K=1 C :三态逻辑门 1kHz ，经过 D : CMOS 逻辑门 B )可转换为4位并行数据 译码器 选择器 优先 编码器 比 较器 输入 I 7 I 6 I 5 I 4 I 3 I 2 I 1 12、 A: B: C: D: 图1所示为2个4位二进制数相加的串 11000 11001 10111 10101 接全力X 器逻辑电路图X 运算后 的 0 0 0 0 0 0 0 1 0 0 0 0 0 X 1 0 0 图 31 0 0 (A )
数电试题库(新)
第一、二章数制转换及逻辑代数 一、完成下列数制转换 （11001）2=（）10；（32）10=（）2；（110101.01）2=（）10 （132.6）10=（）8421BCD； 二、试分别用反演规则和对偶规则写出下列逻辑函数的反函数式和对偶式。 1、Y=错误！未找到引用源。+CD 2、Y=错误！未找到引用源。C 3、Y=错误！未找到引用源。D 4、Y= A错误！未找到引用源。B 5、Y=A+错误！未找到引用源。 6、Y=ABC+错误！未找到引用源。错误！未找到引用源。 三、用公式法化简为最简与或式: 1、Y=错误！未找到引用源。C+错误！未找到引用源。A 2、Y=错误！未找到引用源。错误！未找到引用源。C+错误！未找到引用源。BC+A 错误！未找到引用源。C+ABC 3、Y=错误！未找到引用源。(A+B) 4、Y=A错误！未找到引用源。(C+D)+D+错误！未找到引用源。 5、C B C B B A B A Y+ + + = 四、证明利用公式法证明下列等式 1、错误！未找到引用源。错误！未找到引用源。+错误！未找到引用源。错误！未找到引用源。+BC+错误！未找到引用源。错误！未找到引用源。错误！未找到引用源。=错误！未找到引用源。+ BC 2、AB+BCD+错误！未找到引用源。C+错误！未找到引用源。C=AB+C 3、A错误！未找到引用源。+BD+CBE+错误！未找到引用源。A错误！未找到引用源。+D 4、AB+错误！未找到引用源。错误！未找到引用源。+ A错误！未找到引用源。+错误！未找到引用源。B=错误！未找到引用源。) 5、AB(C+D)+D+错误！未找到引用源。(A+B)(错误！未找到引用源。+错误！未找到引用源。)=A+B错误！未找到引用源。+D 五、用卡诺图化简函数为最简与-或表达式 1、Y（A，B，C，D）=错误！未找到引用源。B+错误！未找到引用源。C+错误！未找到引用源。错误！未找到引用源。+AD 2、Y（A，B，C，D）=错误！未找到引用源。错误！未找到引用源。C+AD+错误！未找到引用源。（B+C）+A错误！未找到引用源。+错误！未找到引用源。错误！未找到引用源。 3、Y（A，B，C，D）=错误！未找到引用源。 4、Y（A，B，C，D）=错误！未找到引用源。 六、选择题 1. 在N进制中，字符N的取值范围为：（） A．0 ~ N B．1 ~ N C．1 ~ N -1 D．0 ~ N-1 3. 二进制数1110111.11转换成十进制数是（） A．119. 125 B．119. 3 C．119 . 375 D．119.75 4、数字信号的特点是（） A．在时间上和幅值上都是连续的。B．在时间上是离散的，在幅值上是连续的。 C．在时间上是连续的，在幅值上是离散的。D．在时间上和幅值上都是不连续的。 5、下列各门电路符号中，不属于基本门电路的是（）
数电实验答案
实验一、常用电子仪器的使用 一、实验目的 1、学习电子技术实验中常用电子仪器的主要技术指标、性能和正确使用方法。 2、初步掌握用示波器观察正弦信号波形和读取波形参数的方法。 电路实验箱的结构、基本功能和使用方法。 二、实验原理 在模拟电子电路实验中，要对各种电子仪器进行综合使用，可按照信号流向，以接线简捷，调节顺手，观察与读数方便等原则进行合理布局。接线时应注意，为防止外界干扰，各仪器的公共接地端应连接在一起，称共地。 1．信号发生器 信号发生器可以根据需要输出正弦波、方波、三角波三种信号波形。输出信号电压频率可以通过频率分挡开关、频率粗调和细调旋钮进行调节。输出信号电压幅度可由输出幅度调节旋钮进行连续调节。 操作要领： 1）按下电源开关。 2）根据需要选定一个波形输出开关按下。 3）根据所需频率，选择频率范围（选定一个频率分挡开关按下）、分别调节频率粗调和细调旋钮，在 频率显示屏上显示所需频率即可。 4）调节幅度调节旋钮，用交流毫伏表测出所需信号电压值。 注意：信号发生器的输出端不允许短路。 2．交流毫伏表 交流毫伏表只能在其工作频率范围内，用来测量300伏以下正弦交流电压的有效值。 操作要领： 1）为了防止过载损坏仪表，在开机前和测量前（即在输入端开路情况下）应先将量程开关置于较大量程处，待输入端接入电路开始测量时，再逐档减小量程到适当位置。 2）读数：当量程开关旋到左边首位数为“1”的任一挡位时，应读取0～10标度尺上的示数。当量程开关旋到左边首位数为“3”的任一挡位时，应读取0～3标度尺上的示数。 3）仪表使用完后，先将量程开关置于较大量程位置后，才能拆线或关机。 3．双踪示波器 示波器是用来观察和测量信号的波形及参数的设备。双踪示波器可以同时对两个输入信号进行观测和比较。 操作要领： 1）时基线位置的调节开机数秒钟后，适当调节垂直（↑↓）和水平（←→）位移旋钮，将时基线移至适当的位置。 2）清晰度的调节适当调节亮度和聚焦旋钮，使时基线越细越好（亮度不能太亮，一般能看清楚即可）。 3）示波器的显示方式示波器主要有单踪和双踪两种显示方式，属单踪显示的有“Y1”、“Y2”、“Y1+Y2”，作单踪显示时，可选择“Y1”或“Y2”其中一个按钮按下。属双踪显示的有“交替” 和“断续”，作双踪显示时，为了在一次扫描过程中同时显示两个波形，采用“交替”显示方式， 当被观察信号频率很低时（几十赫兹以下），可采用“断续”显示方式。 4）波形的稳定为了显示稳定的波形，应注意示波器面板上控制按钮的位置：a）“扫描速率”（t/div）
电工学实验答案
哈哈、b两端电压测量的准确性。 电流表的内阻越小越好，以减小其上的电压，以保证a、b支路电流测量的准确性。 实验4 RLC串联交流电路的研究 七、实验报告要求及思考题 2列表整理实验数据，通过实验总结串联交流电路的特点。 答：当X L
(完整版)数电试题及答案
通信 071~5 班 20 08 ~20 09 学年 第 二 学期 《数字电子技术基 础》 课试卷 试卷类型： A 卷 一、 单项选择题（每小题2分，共24分） 1、8421BCD 码01101001.01110001转换为十进制数是：（ ） A ：78.16 B ：24.25 C ：69.71 D ：54.56 2、最简与或式的标准是：（ ） A ：表达式中乘积项最多，且每个乘积项的变量个数最多 B ：表达式中乘积项最少，且每个乘积项的变量个数最多 C ：表达式中乘积项最少，且每个乘积项的变量个数最少 D ：表达式中乘积项最多，且每个乘积项的变量个数最多 3、用逻辑函数卡诺图化简中，四个相邻项可合并为一项,它能：（ ） A ：消去1个表现形式不同的变量，保留相同变量 B ：消去2个表现形式不同的变量，保留相同变量 C ：消去3个表现形式不同的变量，保留相同变量 表1 D ：消去4个表现形式不同的变量，保留相同变量 4、已知真值表如表1所示，则其逻辑表达式为：（ ） A ：A ⊕B ⊕C B ：AB + BC C ：AB + BC D ：ABC （A+B+C ） 5、函数F(A ，B ，C)=AB+BC+AC 的最小项表达式为：（ ） A ：F(A,B,C)=∑m （0，2，4） B ：F(A,B,C)=∑m （3，5，6，7） C ：F(A,B,C)=∑m （0，2，3，4） D ：F(A,B,C)=∑m （2，4，6，7） 6、欲将一个移位寄存器中的二进制数乘以（32）10需要（ ）个移位脉冲。 A ：32 B ： 10 C ：5 D ： 6 7、已知74LS138译码器的输入三个使能端（E 1=1，E 2A =E 2B =0）时，地址码A 2A 1A 0=011，则输出Y 7 ～Y 0是：（ ） A ：11111101 B ：10111111 C ：11110111 D ：11111111 8、要实现n 1n Q Q =+，JK 触发器的J 、K 取值应是：（ ） A ：J=0，K=0 B ：J=0，K=1 C ：J=1，K=0 D ：J=1，K=1
数字电路 实验考试内容 西北农林科技大学
西北农林科技大学 数字电路 实验考试内容 实验八（一） 时序逻辑电路设计 一、设计内容 1．用JK 触发器设计一个8421码十进制同步加法计数器。 时钟信号CP 由实验箱的“单次”或1Hz 自动秒脉冲提供，计数器输出状态用实验箱上的LED 数码管检测，记录实验结果。 用实验箱上的1kHz 时钟信号作为计数器的计数脉冲CP ，用示波器观察并记录CP 及计数器各输出端的对应波形。 2．用D 或JK 触发器设计一个110串行序列信号检测器。 输入信号由电平输出器提供，时钟信号CP 接逻辑实验箱的“单次” 时钟信号。当连续输入信号110时，该电路输出1，否则输出0。设依次送入的信号为001101110。 3．用D 触发器设计一个同步四相时钟发生器，其输入时钟CP 及各输出波形如图实验8.1所示。 输入时钟CP 为1kHz 时钟信号，用示波器观察时钟信号CP 与各输出端对应的波形。 二、设计要求 1．用Mutisim2001进行电路仿真。 2．画出时序逻辑电路原理图。 3．叙述集成触发器的逻辑功能和使用。 4．写出设计过程，并记录实验结果。 Q 1 Q 2 Q 3 Q 4 CP Q 1 Q 2 Q 3 Q 4 图实验8.1 四相时钟发生器输入、输出波形
三、设计过程 1. 用JK 触发器设计一个8421码十进制同步加法计数器。 (1).状态真值表： , （3）电路图： 2．用D 或JK 触发器设计一个110串行序列信号检测器。 （1）状态图： >C1 >C1 >C1 >C1
(2)原始状态表： A:00 B:10 C:11 现态 ( （6）激励方程：, （7）电路图：
最新数电试题库试卷1
1．将二进制数化为等值的十进制和十六进制： (1100101)2=( 101 )10 =( 65 )16 2．写出下列二进制数的原码和补码： (-1011)2=( 11011 )原=( 10101 )补 Y的电平依次为3．输出低电平有效的3线– 8线译码器的输入为110时,其8个输出端0 7~Y 10111111 。 *； 4．写出J、K触发器的特性方程：Q Q+ = Q K J 5. TTL集电极开路门必须外接__上拉电阻______才能正常工作。 1．余3码10001000对应的8421码为（A ）。 A．01010101 B.10000101 C.10111011 D.11101011 2.使逻辑函数) B A B =为0的逻辑变量组合为( D ) C + + F+ (C A ' ' )( ' ' )( A. ABC=000 B. ABC=010 C. ABC=011 D. ABC=110 3．标准或-与式是由（ C ）构成的逻辑表达式。 A．与项相或 B. 最小项相或 C. 最大项相与 D.或项相与 4. 由或非门构成的基本R、Ｓ触发器，则其输入端R、S应满足的约束条件为（B）。 Ａ. R+S=０Ｂ. RS=０Ｃ. R+S=１Ｄ.RS=１ 5．一个8选一数据选择器的地址输入端有（C ）个。 A.1 B.2 C.3 D.8 6．RAM的地址线为16条，字长为32，则此RAM的容量为（ D ）。 A．16×32 位 B. 16K×32位 C. 32K×32位 D.64K×32位 7．要使JK触发器在时钟作用下的次态与现态相反，JK端取值应为（D ）。 A．JK=00 B. JK=01 C. JK=10 D. JK=11 8. 用８个触发器可以记忆（ D ）种不同状态． A．8 B．16 C．128 D．256 9. 多谐振荡器可以产生下列哪种波形( B ) A.正弦波 B.矩形脉冲 C.三角波 D.锯齿波 10．输出在每个时钟周期翻转一次的触发器是（ A ）。
数字电路实验考试参考题目
数字电路实验考试参考题目 1.请采用两种方法（分别用与非门器件和数据选择器）设计一个三人表决器。 2.请采用两种方法（分别用与非门器件和数据选择器）设计一个四人表决器。 3.采用数据选择器（74LS151）设计完成下列逻辑函数： F1=A BC+A B D+B C D+AC D； F2=ABC+BCD+ACD+ABD 4.利用JK触发器设计一个异步四进制计数器（可采用74LS73），并用示波器观测电路输 入、输出波形。 5.设计一个模21的计数器（可采用74LS390或74LS192等），用发光二极管观察并记录 电路的所有有效计数状态。 6.设计一个模22的计数器（可采用74LS390或74LS192等），用发光二极管观察并记录 电路的所有有效计数状态。 7.设计一个模23的计数器（可采用74LS390或74LS192等），用发光二极管观察并记录 电路的所有有效计数状态。 8.设计一个模24的计数器（可采用74LS390或74LS192等），用发光二极管观察并记录 电路的所有有效计数状态。 9.设计一个模25的计数器（可采用74LS390或74LS192等），用发光二极管观察并记录 电路的所有有效计数状态。 10.设计一个模20的计数器（可采用74LS390或74LS192等），用发光二极管观察电路的 所有有效计数状态；并用示波器观测计数器的输入输出端波形。 11.采用移位寄存器设计一个具有自启动功能的四位环形计数器，记录电路所有状态（包括 由偏离态进入有效循环的过程），并画出状态转移图。 12.设计一个具有自启动功能的、有效状态分别为1000，0100，0010，0001的四位右移环 形计数器。 13.设计一个具有自启动功能的、有效状态分别为0001，0010，0100，1000的四位左移环 形计数器。 14.设计一个具有自启动功能的、有效状态分别为1110，1101，1011，0111的四位左移环 形计数器。 15.设计一个具有自启动功能的、有效状态分别为1110，0111，1011，1101的四位右移环 形计数器。 16.设计一个具有自启动功能的、有效状态分别为1100，1001，0011，0110的四位左移环 形计数器。 17.设计一个具有自启动功能的、有效状态分别为1100，0110，0011，1001的四位右移环 形计数器。 18.采用2MHZ的晶体振荡器、与非门、电阻等器件设计一个晶体稳频多谐振荡电路，经 分频后，电路输出脉冲信号频率为1MHZ。 19.采用555定时器设计电路，要求输出一个频率为1KHZ的脉冲信号，并用示波器观测电 路输出波形。 20.采用大规模集成存储器、编程器、计数器等元件和设备，设计完成一个八路彩灯控制电 路。 （可能还有小范围调整，请大家继续关注网站通知）
数电实验答案
一、TTL测试 1.主要参数有哪些？测试参数的意义何在？ 2.怎样测量与非门输出的高低电平？高低电平的取值范围？ 3.测量Iil或Iolm时电流档不能用，怎么办？ 4.在扇出系数测试电路中电位器和220欧电阻有什么用？为什么要使Uo=0.4V,此系数计算结果若为23.9，取多少？ 二、组合逻辑电路 1、组合逻辑电路与时序逻辑电路的区别有哪些/? 2、设计组合逻辑电路的步骤。 3、设计半加器、全加器、比较器、点灯控制等逻辑电路。 三、译码器 1、什么是译码器？本实验用的74LS38和CC4511有什么区别？ 2、怎样用138和74LS20设计全加器？步骤？ 3、怎么用138设计反码器？ 4、描述数码管种类、结构？ 5、设计编码到译码显示的电路显示2014。 四、选择器 1、介绍四选一和八选一选择器的逻辑功能。 2、怎样用选择器实现逻辑函数或功能电路？ 3、设计全加器或三人表决器。 五、触发器 1、画出用与非门构成基本QS触发器电路图。 2、叙述J-K触发器功能，填功能表。 3、描述T,T’触发器，CP-SQ脉冲关系。 六、计数器 1、怎样用D触发器构成四位数的二进制异步加法器、？讲解其工作原理，注意哪些事项？ 2、讲述用74LS192构成二位十进制计数器电路。 3、用192构成任意进制计数器，讲解原理。 七、抢答器 1.讲述抢答器工作原理 2.锁存电路怎样锁存，主持人怎样控制清零和宣布抢答开始？ 3.此实验原理电路存在哪些缺点和不足，怎样改进？ 4.抢答器灵敏度与哪些因素有关？怎样分析影响。 八、数电常识 1、TTL逻辑门引脚规则。 2、TTL电源的范围 3、怎样使用集成块 4、数字电路故障原因通常有哪些？ 5、边沿怎样产生的？能否用逻辑开关产生？ 6、脉冲信号与函数波信号的区别？ 7、TTL逻辑门输入端悬空相当于什么电平？ 8、怎样由与非门变非门？ 9、本学期数字电路接触了哪些集成块？ 10、TTL集成电路使用规则？
数电习题及答案
一、时序逻辑电路与组合逻辑电路不同，其电路由 组合逻辑电路 和 存储电路（触发器） 两部分组成。 二、描述同步时序电路有三组方程，分别是 驱动方程 、状态方程 和 输出方程 。 三、时序逻辑电路根据触发器的动作特点不同可分为 同步时序逻辑电路 和 异步时序逻辑电 路 两大类。 四、试分析图T7.5时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的 状态转换图和时序图。 解：驱动方程： 00110 1J K J K Q ==== 状态方程： 10011 10 10n n Q Q Q Q Q Q Q ++==+ 输出方程：10Y Q Q = 状态图：功能：同步三进制计数器 五、试用触发器和门电路设计一个同步五进制计数器。 解：采用3个D 触发器，用状态000到100构成五进制计数器。 （1）状态转换图
（2）状态真值表 （3）求状态方程 （4）驱动方程 （5）逻辑图（略） [题7.1] 分析图P7.1所示的时序电路的逻辑功能，写出电路驱动方程、状态转移方程和输出方程，画出状态转换图，并说明时序电路是否具有自启动性。
解：触发器的驱动方程 20010210 102 11J Q K J Q J Q Q K Q K ====???? ? ? ==??? 触发器的状态方程 120 01 1010112210 n n n Q Q Q Q Q Q Q Q Q Q Q Q +++==+=??????? 输出方程 2Y Q = 状态转换图如图A7.1所示 所以该电路的功能是：能自启动的五进制加法计数器。 [题7.3] 试分析图P7.3时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，并检查电路能否自启动。 解：驱动方程 01J X Q =⊕01 K =10 J X Q =⊕11 K =
东南大学数字电路实验考试——教务考试监考装置
数字电路期末考题二 一、教务处需要一考试监考装置：设定每场考试为2小时，假设一个时钟周期是10分钟，用两个数码管分别显示分钟的十位和小时的个位。当到半小时的时候，红灯亮持续10分钟后灭，提醒监考老师没来的考生不得入场，在场的考生可以交卷离开。当到1小时50分时，黄灯亮持续10分钟后灭，提醒监考老师考试时间将到，准备收卷。 要求： 1．简单写出设计过程，画出逻辑电路图（30分） 2．根据设计搭试电路（15分） 3．用单脉冲验证电路（由老师检查）（25分） 4．用双踪示波器或者逻辑分析仪观察并分别绘出输入时钟和分钟十位输出时的Q m2、Q m1、Q m0输出波形。（10分） 二、简答 几个三态门的输出端是否允许短接？有无条件限制，应注意什么问题？ OC门的输出端是否允许短接，结果是什么？（20分） 页脚内容1
数字电路期末考题四（答案及评分标准） 1．简单写出设计过程，画出逻辑电路图（30分） 由题意，设时钟脉冲的周期为10分钟，则分钟部分可设计成模6计数器，整个监考装置是模12计数器，其功能见下表 页脚内容2
80001000100 90001001000 100001001100 110001010000 120001010101 130000000000逻辑电路图： 页脚内容3
评分：a、设计过程15分 b、逻辑电路图15分 2．电路接线符合基本规范，电源连接正确（15分）； 3．用单脉冲验证电路（由老师检查）（25分） 4．波形记录符合规范（波形应注意相位对齐，并至少画满一个周期，方波的边沿一定要画出）：波形描述正确且相位对齐8分（每个波形2分）方波边沿画出2分 CLK Qm2 Qm1 Qm0 二、简答题： 几个三态门的输出端允许短接，但有条件限制，不能同时有两个或两个以上三态门的控制端处于使能状态。(10分) OC门的输出端允许短接，但要在输出端接一个合适的上拉电阻和电源才能正常工作，结果是将各个OC门的输出相与。（10分） 页脚内容4
数电实验答案
数字电子技术 实验报告 实验一门电路逻辑功能及测试 (1) 实验二数据选择器与应用 (4) 实验三触发器及其应用 (8) 实验四计数器及其应用 (11) 实验五数码管显示控制电路设计 (17) 实验六交通信号控制电路 (19) 实验七汽车尾灯电路设计 (25)
班级：08030801 学号：2008301787 2008301949 姓名：纪敏于潇 实验一门电路逻辑功能及测试 一、实验目的： 1.加深了解TTL逻辑门电路的参数意义。 2.掌握各种TTL门电路的逻辑功能。 3.掌握验证逻辑门电路功能的方法。 4.掌握空闲输入端的处理方法。 二、实验设备： THD—4数字电路实验箱，数字双踪示波器，函数信号发射器，74LS00二输入端四与非门，导线若干。 三、实验步骤及内容： 1.测试门电路逻辑功能。 选用双四输入与非门74LS00一只，按图接线，将输入电平按表置位，测输出电平
用与非门实现与逻辑、或逻辑和异或逻辑。用74LS00实现与逻辑。 用74LS00实现或逻辑。用74LS00实现异或逻辑。 2.按实验要求画出逻辑图，记录实验结果。 3.实验数据与结果 将74LS00二输入端输入信号分别设为信号A 、B 用74LS00实现与逻辑 1A B A B =? 逻辑电路如下： 12 3 74LS00AN 4 5 6 74LS00AN A B A 端输入TTL 门信号， B 端输入高电平，输出波形如下： A 端输入TTL 门信号， B 端输入低电平，输出波形如下：
1、 用74LS00实现或逻辑 11A B A B A B +=?=???逻辑电路如下 12 3 74LS00AN 4 5 6 74LS00AN 910 8 74LS00AN c U1A B A 端输入TTL 门信号， B 端输入高电平，输出波形如下： A 端输入TTL 门信号， B 端输入低电平，输出波形如下：
数电试题
1． (30.25) 10 = ( )2 = ( )16 2. 三态门输出的三种状态分别为：、和。 3 . 主从型JK触发器的特性方程Q^(N+1)= 。 4 . 用4个触发器可以存储位二进制数。13、正逻辑的与门是负逻辑的；正逻辑或门是负逻辑的。 14、正逻辑的或非门是负逻辑的；正逻辑的与非门是负逻辑的。 15、在TTL三态门、OC门、与非门|异或门和或非门电路中，能实现“线与”逻辑功能的门为，能实现总线系统的门为。 16、TTL与非门的关门电平为0.7V，开门电平为1.9V，当其输入低电平为0.4V，高电平为3.2V时，其低电平输入噪声容限V NL为，输入高电平噪声容限为。 17.任意两个最小项之积恒为，全体最小项之和恒为。 18、逻辑函数F的卡诺图若全为1格，对应F= 。 19、通常逻辑函数的表示方法有、、和四种。 20、组合逻辑电路是指任何时刻电路的输出仅由当时的决定。 21、将本位的两个数和来自低位的进位数三者相加，这种加法运算称为。 22、在一系列异或逻辑运算中，当输入码中的1的个数为数个时，其输出为1。 23、一个二进制编码器若需要对12个输入信号进行编码，则要采用位二进制代码。 24、三变量输入译码器，其译码输出信号最多应有个。 25、用二进制表示有关对象（信号）的过程叫。一位二进制代码可以表示 信号。 26、若用一个四——十六线的译码器（高电平输出有效）实现函数F(A,B,C,D)=∑m（3,5,7,9,11,13）的表达式是F(A,B,C,D)= .。 57、一个二——十进制译码器规定为输出低有效，则当输入8421BCD码为0110时，其输出Y9 Y8 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0= 。 58、列出半加器的真值表： 59全加器与半器的区别。 60、固定ROM主要由地址译码器、和输出电路三部分组成。 62、按照电路组成和逻辑功能的不同，数字逻辑电路可分为： 65、一片4K?8的ROM的存贮器有个字，字长为位，有个片选端和根地址线。66、由与非门构成的基本RS触发器约束条件是。 69、主从RS触发器从根本上解决了基本RS触发器的 问题。 70、边沿JK触发器解决了主从JK触发器的 问题。 71、根据在CP控制下，逻辑功能的不同，常把时钟触发器分为五种类型。 72、JK触发器的特性方程为。 78、所谓时序电路是指电路的输出不仅与当时的 有关，而且与电路的有关。 79、在工作速度要求较高时，在同步计数器和异步计数器两者之中，应选用。 80、三级触发器若构成环型计数器，其模值为，若构成扭环型计数器，则其模值为。 81、由四个触发器构成的寄存器可以存入位 二进制代码。 89、由四个触发器构成计数器，它的计数状态最多为 个。 90、一个4K?8的RAM，有个8位字长的存储器，有根地址线和根数据线。 91、若需要将缓慢变化的三角波信号转换成矩形波，则采用电路。 92、对于微分型单稳态电路，正常工作时其输入脉冲宽度应输出脉冲宽度。 95、单稳态触发器有一个态和一个态。 96、石英晶体多谐振荡器的振频率仅决定于晶体本身的，而与电路中的 数值无关。 97、欲把输入的正弦波信号转换成同频的矩形波信号，可采用电路。 98、常用脉冲整形电路有和 两种。 99、施密特触发器有个稳定状态，多谐振荡 器有个稳定状态。 5.下列几种TTL电路中，输出端可实现线与功能的电路是（）。 A、或非门 B、与非门 C、异或门 D、OC门 6.对CMOS与非门电路，其多余输入端正确的处理方法是（）。 A、通过大电阻接地（>1.5KΩ） B、悬空 C、通过小电阻接地（<1KΩ） D、通过电阻接V CC
数字电子技术试题库
数字电子技术 一、请对下列函数化简 1、1 F =AC+AB+BC+ACD 解： 1 F =AC+AB+BC+ACD F1=AC(1+D)+AB+BC =AC+AB+BC =A(B+C)+BC =A(B+C)+B+C 由A+AB=A+B 得出 1F =A+B+C=A+BC 2、 3、1F AB AC BC BCD BCE BCF =+++++ 解： 1F AB AC BC BCD BCE BCF =+++++ C A C B AB B C A C B A C B C B A AB ABC AB BC A ABC C B C B A C B A AB A A BC C B C C B A AB BC C B B A F ++=+++++=+++++=+++++=+++=)()()()()(1
1F AB A BC BCD BCE BCF =+?+++ AB C BD BE =+++ 4. 2F AB AC CD BCD BCE BCG BCF =++++++ 解： 2F AB AC CD BCD BCE BCG BCF =++++++ 2F AB AC CD BC BD BCE =+++++ AB AC CD BD BCE =++++ AC CD AD AB BD BCE =+++++ AC CD AD AD B BCE =+++?+ AC CD AD B BCE =++++ AC CD B CE =+++ 5、4(,,,)F A B C D AB AC ABD A CD CD =++++ 解： 4(,,,)F A B C D AB AC ABD A CD CD =++++
数电实验题目
前? 言 数字电路与逻辑设计实验作为电子、信息类专业的学科基础课，是一门重要的实践课程，具有很强的实践性。当今，现代电子技术飞速发展，电子系统设计方法、手段日新月异，众所周知，电子系统数字化已经成为电子技术和电子设计发展的必然趋势。为此，我院数字电路与逻辑设计实验课程也进行了相应的教学改革，开展了PLD、CPLD、FPGA等先进的EDA教学内容。与此同时，经过多年的实践教学总结和资料积累，我们感到要发展和应用先进电子技术，必须掌握牢固学科基础理论和基础应用，这在电子设计不断推陈出新的时代，更显得尤为重要。 本实验指导书是理论教学的延伸，旨在培养和训练学生勤奋进取、严肃认真、理论联系实际的工作作风和科学研究精神。通过本实验课，夯实数字电子技术基础理论的学习，进一步加强基本实验方法和基本实验技能的掌握，为培养锻炼学生的综合能力、创新素质打下坚实的基础。 本指导书按照教学大纲的要求编写，在前一版的基础上进行了修订，增减了部分内容，精心设计了14个典型的数字电路基础实验范例，基本涵盖了数字电路与逻辑设计课的教学内容。每个实验均给出了实验目的、预习要求、实验原理、内容、步骤和思考题，所有实验均可在纯硬件或EDA实验环境中完成。附录部分给出了实验箱的操作使用、实验中所使用到的集成电路管脚图，以及常用逻辑符号对照表，方便学生查阅。 限于编者水平有限，加之编写时间仓促，错误和疏漏之处在所难免，真诚希望各位教师和同学提出批评和改进意见。 实验一? 数字电路实验基础 一、实验目的 ⑴ 掌握实验设备的使用和操作 ⑵ 掌握数字电路实验的一般程序 ⑶ 了解数字集成电路的基本知识 二、预习要求 复习数字集成电路相关知识及与非门、或非门相关知识 三、实验器材 ⑴ 直流稳压电源、数字逻辑电路实验箱、万用表 ⑵ 74LS00、74LS02、74LS48 四、实验内容和步骤 1、实验数字集成电路的分类及特点 目前，常用的中、小规模数字集成电路主要有两类。一类是双极型的，另一类是单极型的。各类当中又有许