数电试题库试卷
1．将二进制数化为等值的十进制和十六进制：
(1100101)
2=( 101 )
10
=( 65 )
16
2．写出下列二进制数的原码和补码：
(-1011)
2
=( 11011 )原=( 10101 )补
3．输出低电平有效的3线– 8线译码器的输入为110时,其8个输出端0
7~Y
Y的电平依次为 10111111 。
4．写出J、K触发器的特性方程：Q
K
Q
J
Q+
=
*；
5. TTL集电极开路门必须外接__上拉电阻______才能正常工作。
1．余3码10001000对应的8421码为（A ）。
A．01010101 B.10000101 C.10111011 D.11101011
2.使逻辑函数)
'
)(
'
)(
'
'
(C
A
C
B
B
A
F+
+
+
=为0的逻辑变量组合为( D )
A. ABC=000
B. ABC=010
C. ABC=011
D. ABC=110
3．标准或-与式是由（ C ）构成的逻辑表达式。
A．与项相或 B. 最小项相或 C. 最大项相与 D.或项相与 4. 由或非门构成的基本R、Ｓ触发器，则其输入端R、S应满足的约束条件为（ B ）。
Ａ. R+S=０Ｂ. RS=０Ｃ. R+S=１Ｄ.RS=１
5．一个8选一数据选择器的地址输入端有（C ）个。
A.1
B.2
C.3
D.8
6．RAM的地址线为16条，字长为32，则此RAM的容量为（ D ）。
A．16×32 位 B. 16K×32位 C. 32K×32位 D.64K×32位
7．要使JK触发器在时钟作用下的次态与现态相反，JK端取值应为（D ）。
A．JK=00 B. JK=01 C. JK=10 D. JK=11
8. 用８个触发器可以记忆（ D ）种不同状态．
A．8 B．16 C．128 D．256
9. 多谐振荡器可以产生下列哪种波形( B )
A.正弦波
B.矩形脉冲
C.三角波
D.锯齿波
10．输出在每个时钟周期翻转一次的触发器是（ A ）。
A. T′触发器
B. T触发器
C. D触发器
D. JK触发器
11.对于CMOS的与非门，若其一个输入端不用时，最好应该如何处理？（ C ）
A. 接地
B. 悬空
C. 通过电阻接电源
D. 以上都可
12. 当TTL与非门的输入端悬空时相当于输入为( B )
A.逻辑0
B.逻辑1
C.不确定
D.0.5V
13. 在下列电路中,只有( C )属于组合逻辑电路.
A. 触发器
B. 计数器
C.数据选择器
D.寄存器.
14. 数码管的每个显示线段是由( B )构成的.
A.灯丝
B.发光二极管
C.发光三极管
D.熔丝.
15．逻辑函数F=A⊕B和G=A⊙B满足关系（ A ）。
A. F=G′
B. F=G′+1
C. F′=G′
D. F=G
16．下列四种类型的逻辑门中，可以用（ D ）实现三种基本运算。
A. 与门
B. 或门
C. 非门
D. 与非门
17．逻辑函数F(A,B,C)=∑m(1,2,3,6);G(A,B,C)= ∑m(0,2,3,4,5,7)则F 和G相“与”的结果是（ A ）。
A．m2+m3 B． 1 C． A′+B D． A+B
18. 某移位寄存器的时钟脉冲频率为100KHZ，欲将存放在该寄存器中的数左
移4位，完成该操作需要（ B ）时间。
A.10μs
B.40μs
C.100μs
D.400ms
19． 将D 触发器改造成T 触发器，图1所示电路中的虚线框内应是（D ）。
A. 或非门
B. 与非门
C. 异或门
D. 同或门
20．8位DAC 转换器，设转换系数k=0.05, 数字01000001转换后的电压值为（ B ）V 。
Ａ.0.05 B.3.25 C.6.45 D. 0.4
1. (93.75)10=( 5D.C )16
2. 写出函数F=A+(BC ′+((CD) ′) ′的反函数 F ′=A ′C ′+(AD) ′
。
4. 对共阳接法的发光二极管数码显示器，应采用__低_____电平驱动的七
段显示译码器。
5．输出低电平有效的二 – 十进制译码器的输入为0110时,其输出端
09′~′Y Y 的电平为 1110111111 。
7. 一个时序电路，在时钟作用下,状态变化是
000-010-011-001-101-110-010-011-001-101-110-010-011….，作为计数
器，为_5______进制计数器,还有___2___个偏离状态。
8. A/D 转换过程是通过取样、保持、_量化_______、编码四个步骤完成的。
9. 在256×4位RAM 中，每个地址有__4_____个存储单元。
1．只有当决定一件事的几个条件全部不具备时，这件事才不会发生，这种逻辑关系为( C )。
A.与
B.与非
C.或
D.或非
2．与函数C
+相等的表达式为（ C ）。
′+
AB′
B
C
A
A．C
B
AB+ D．C
′+
+ C．C
C
A′
A
AB′
+ B．C
B
AB′
3．扇出系数是指逻辑门电路( C )。
A.输入电压与输入电压之间的关系数
B.输出电压与输入电流之间的关系数
C. 输出端带同类门的个数
D. 输入端数
4． TTL与非门多余端的处理,不能将它们( D )。
A.与有用输入端连在一起
B.悬空
C.接正电源
D.接地
5．一个8选一数据选择器的地址输入端有（ C ）个。
A.1
B.2
C.3
D.8
6．为实现将JK触发器转换为D触发器，应使（ A ）。
A. J=D，K=D′
B. K=D，J=D′
C. J=K=D
D. J=K=D′
7．同步时序电路和异步时序电路的差异在于后者( B )
A.没有触发器
B.没有统一的时钟脉冲控制
C.没有稳定状态
D.输出只与内部状态有关
8．四级移位寄存器,现态为0111，经右移一位后其次态为（A ）。
A.0011或者1011
B.1111或者1110
C.1011或者1110
D.0011或者1111
9．为把50HZ正弦波变换成周期性矩形波,应选用( A )。
A. 施密特触发器
B.单稳态触发器
C. 多谐振荡器
D.译码器10．要构成容量为1K×8的RAM，需要（ A ）片容量为256×4的RAM。
A.8
B.4
C.64
D.32
1．如果采用二进制代码为200份文件顺序编码，最少需用 8 位。
2．和二进制数（1010.01）2等值的十进制数为 10.25 。
3．二进制数（+0000110）2的原码为00000110、反码为00000110补码为00000110。
4．逻辑函数式A⊕0的值为 A 。
5．逻辑函数式Y = A′BC′+ AC′+ B′C的最小项之和的形式为A′B′C+A′BC′+AB′C′+AB′C+ABC′
。
6. 组合逻辑电路的特点是任何时刻的输出只由当时的输入决定，与电路的其它状态无关。
7．若存储器的容量为512K×8位，则地址代码应取 19 位。
8．D/A转换器的主要技术指标是转换精度和转换速度。
1．逻辑代数中的三种基本运算指（ C ）。
(a)加、减运算 (b)乘、除运算 (c)与、或、非运算 (d)优先级运算
2．若两个逻辑式相等，则它们的对偶式（ D ）。
(a)不一定相等 (b)可能为0 (c) 可能为1 (d) 一定相等
3.正逻辑的高电平表示为（ B ）。
(a) 0 (b)1 (c)原变量 (d)反变量
4．三态门电路的输出可以为高电平、低电平及（C ）。
(a)0 (b)1 (c)高阻态 (d)导通状态
5．随着计数脉冲的不断输入而作递增计数的计数器称为（ A ）。
(a)加法计数器 (b)减法计数器 (c)可逆计数器 (d)加/减计数器
一、填空题（每空1分，共20分）：
1．寻址容量为2K ×8的RAM 需要 11 根地址线。
2． （-42）10的反码为 11010101 ；（+42）10的补码为
00101010 。（用8位二进制表示）
3．图（1）为8线-3线优先编码器，优先权最高的是 '7I ，当同时输入
'3I 、'1I 时，输出'0'1'2Y Y Y = 100 。
4．一个8位D/A 转换器的最小输出电压增量为0.02V ，当输入代码为10000111
时，输出电压为 2.7V 。
5．Y=C A AB ' ：在 B=C=1 条件下，可能存在 0 型冒险。
6．（84）10=（ 1010100 ）2=（ 54 ）16=
（ 10000100 ）8421BCD 码
7．A ⊕1 = A ’ ；A ⊕0 = A 。
8．对n 个变量来说，最小项共有 2^N 个；所有的最小项之和恒为 1 。
9．用TTL 门电路驱动CMOS 门电路必须考虑 电压是否匹配 问题。
10．已知施密特触发器的电压传输特性曲线如图（2）所示：
图（1）图（2）
则该施密特触发器的U
T+= 7V 、U
T-
= 3V 、ΔU
T
= 4V ；
是同相（同相还是反相）施密特触发器。
二、判断题（对的打√，错的打×；每小题1分，共10分）：
（ 0 ）1、对于或门、或非门电路不用的输入端都可以通过一个电阻接地。（ 1 ）2、转换精度和转换速度是衡量ADC和DAC性能优劣的主要标志。（ 0 ）3、把一个5进制计数器与一个10进制计数器级联可
得到15
进制计数器。
（ 1 ）4、优先编码器只对同时输入的信号中的优先级别最高的一个信号编码。
（ 0 ）5、若逐次逼近型ADC的输出为8位，设时钟脉冲频率为1MHz，则完成一
次转换操作需要8us。
（ 1 ）6、施密特触发器的回差越大，电路的抗干扰能力超强，但电路的
触发灵敏度
将越低。
（ 0 ）7、数值比较器、寄存器都是组合逻辑电路。
（ 0 ）8、若TTL门电路和CMOS门电路的电源电压都为5V，则它们的输出
电压幅
度也相等。
（ 1 ）9、双积分ADC具有抗干扰能力强、稳定性好，但转换速度慢的特
点。
，由外加触发脉冲决定。
（ 0 ）10、单稳态触发器的分辨时间T
d
1．若将一个JK触发器变成一位二进制计数器，则（ 4 ）。
（1）J=K=0 （2）J=0、K=1 （3）J=1、K=0 （4）J=K=1
2．有一组合逻辑电路，包含7个输入变量，7个输出函数，
用一个PR O M实现时应采用的规格是（3）。
(1)64?8 (2) 256?4(3) 256?8 (4) 1024?8
3．在异步六进制加法计数器中，若输入CP脉冲的频率为36kHz，则进位输
出CO的频率为（ 3 ）。
（1）18kHz （2）9kHz （3）6kHz （4）4kHz 4．要构成容量为1K×8的RAM，需要（ 2 ）片容量为256×4的RAM。
（1）4 （2）8（3）16 （4）32
5．若某模拟输入信号含有200Hz、600Hz、1KHz、3KHz等频率的信号，则该
ADC电路的采样频率应大于等于（ 4 ）。
（1）400Hz （2）1.2KHz （3）2KHz （4）6KHz
6．N个触发器可以构成能寄存（ 2 ）位二进制数码的寄存
器。
(1) N-1 (2)N (3) N+1 (4) 2N
7．时钟为1MHz的移位寄存器，串行输入数据经8us后到达串行输出端，则
该寄存器的位数为（ 2 ）。
（1）3 （2）4 （3）5 （4）6
8．若接通电源后能自动产生周期性的矩形脉冲信号，则可选择（ 3 ）。
（1）施密特触发器 2）单稳态触发器 （3）多谐振荡器 （4）T ’
触发器
9．一个四位二进制加法计数器的起始值为0110，经过30个时钟脉冲作用之
后的值为（ 1 ）。
（1）0100 （2）0101 （3）0110 （4）0111
10．正逻辑的“0”表示（4 ）。
（1） 0 V （2）+5 V （3）高电平 （4）低电平
二、填空题（每空1分，共20分）：
1．石英晶体多谐振荡器的振荡频率为： 石英晶体的固有谐振频率
2．（46）10=（ 101110 ）2=（ 2E ）16=
（ 1000110 ）8421BCD 码
3．图（1）为8线-3线优先编码器，优先权最高的是 I7’ ，当同时输
入'5I 、'3I 时，输出'0'1'2Y Y Y = 010 。
4．用CMOS 门电路驱动TTL 门电路必须考虑 电流是否匹配 问题。
5．一个双输入端的TTL 与非门和一个双输入端的CMOS 与非门，它们的输入
端均是一端接高电平，另一端通过一个10k 的电阻接地，则TTL 与非门输
出为 低电平 ，CMOS 与非门输出为 高电平 。
6．（+35）10的反码为 00100011 ；（-35）10的补码为
11011101 。（用8位二进制表示）
7．Y=)
)(
('C
A
B
A+
+：在 B=C=0 条件下，可能存在 1 型冒险。
10．已知施密特触发器的电压传输特性曲线如图（2）所示：
图（1）图（2）
则该施密特触发器的U
T+= 6V 、U
T-
= 2V 、ΔU
T
= 4V ；
是反相（同相还是反相）施密特触发器。
三、判断题（对的打√，错的打×；每小题1分，共10分）：
（ 1 ）1、普通的逻辑门电路的输出端不可以并联在一起，否则可能会损坏器件。
（ 0 ）2、单稳态触发器的输出脉宽是指暂稳态的持续时间，它由外加触发脉冲决定。
（ 0 ）3、门电路的噪声容限越小，抗干扰能力越强。
（ 0 ）4、共阴接法发光二极管数码显示器需选用有效输出为低电平的七
段显示译码
器来驱动。
（ 1 ）5、双积分ADC具有抗干扰能力强、稳定性好，但转换速度慢的特
点。
（ 0 ）6、寻址容量为8K×4的RAM需要10根地址线。
（ 1 ）7、格雷码具有任何相邻码只有一位码元不同的特性。
（ 1 ）8、转换精度和转换速度是衡量ADC和DAC性能优劣的主要标志。
（ 1 ）9、若逐次逼近型ADC的输出为8位，设时钟脉冲频率为1MHz，则
完成一
次转换操作需要10us。
（ 0 ）10、存放CMOS电路的容器可以是任意材料制成的。
1．组合逻辑电路输入端信号同时向相反方向变化时，其输出端（ 2 ）。
（1）一定输出尖峰脉冲（2）有可能输出尖峰脉冲
（3）尖峰脉冲不可以控制（4）都不是
2．三极管作为开关使用时主要工作在（ 4 ）。
（1）饱和区、放大区（2）击穿区、截止区
（3）放大区、击穿区（4）饱和区、截止区
3．某ADC电路的全量程为10V，为了获得分辨率为10mV，则该电路的输入
数字量至少为（ 4 ）位。
（1）7 （2）8 （3）9 （4）10
4．利用PAL产生一组有4个输入变量，3个输出的组合逻辑函数，每个函数
所包含与项的最大数是6个，则所选PAL的输入端数，与项数，以及输出端
数是（ 3 ）。
（1）8，18，3 （2）4，18，3 （3）4，6，3 （4）8，6，3 5. 组合逻辑电路与时序逻辑电路的主要区别是 1 。
（1）任意时刻的输出信号与前一时刻的电路状态是否有关（2）是否包
含门电路
（3）输入与输出信号的个数（4）包含门电路的数量
6．要构成容量为4K×8的RAM，需要 3 片容量为1K×2的RAM。
（1）4 （2）8 （3）16 （4）32
7．若输入CP 脉冲的频率为10kHz ，通过某计数器后输出信号的频率为1kHz ；则该计数器的模为（ 3 ）。
（1）4 （2）8 （3）10 （4）12
8. 逻辑函数F(A,B,C) = B + A ’C 的最小项之和标准表达式为（ 1 ）。
（1） F = ∑(1,2,3,6,7) （2） F = ∑(1,2,4,6,7)
（3） F = ∑(1,2,5,6,7) （4） F = ∑(1,2,4,5,7)
9．时钟为1MHz 的移位寄存器，串行输入数据经8us 后到达并行输出端，则
该寄存器的位数为（ 3 ）。
（1）4 （2）6 （3）8 （4）10
10．当T 触发器T=1时,触发器具有 2 功能。
（1）保持 （2）计数 （3）禁止 （4）预置位
一、填空题（每空1分，共10分）
1、（1011.101）2=（11.625 ）10=（BA ）16。
2、已知函数B A F ⊕=，则F 的与非-与非表达式为
（ ))()(('''''B A B A ），与或非表达式为
（ )))(((''++'B A B A ）。
4、OC 门工作时的条件是（ 外接电源和上拉电
阻 ）。
5、对于JK 触发器，若K J =，则可构成（T ）触发器；若K J '=，
则可构成（ D ）触发器。
二、选择题（每题2分，共30分）
（1-10为单项选择题）
1、函数B A ⊕与B A '⊕'（C ）
A 、互为反函数
B 、互为对偶式
C 、相等
D 、以上都不对
2、硅二极管导通和截止的条件是（ C ）
A、V
Ｄ＞0.7V V
Ｄ
＜0.5V B、V
Ｄ
＞0.5V Ｖ
Ｄ
＜0.7V
C、V
Ｄ＞0.7V V
Ｄ
＜0.7V D、V
Ｄ
＞0.5V V
Ｄ
＜0.5V
3、标准与或式是由（D ）构成的逻辑表达式
A、最大项之和
B、最小项之积
C、最大项之积
D、最小项之和
4、为实现F=ABCD，下列电路接法正确的是（ B ）
A B C D
5、下列电路中属于组合逻辑电路的是（ C ）
A、触发器
B、计数器
C、数据选择器
D、寄存器
6、RS触发器的约束条件是（A ）
A、RS=0
B、R+S=1
C、RS=1
D、R+S=0
7、用触发器设计一个17进制的计数器所需触发器的数目是（D ）
A、2
B、3
C、4
D、5
8、多谐振荡器可产生的波形是（ B ）
A、正弦波
B、矩形脉冲
C、三角波
D、锯齿波
9、要构成容量为4Kx8的RAM，需容量为256x4的RAM（C ）
A、2个
B、4个
C、32个
D、8个
10、下来不属于模数转换步骤的是（ C ）
A、采样
B、保持
C、滤波
D、编码
（11-15为多项选择题）
11、下列说法中不正确的是(BCD )
A、已知逻辑函数A+B=AB，则A=B
B、已知逻辑函数A+B=A+C，则B=C
C、已知逻辑函数AB=AC，则B=C
D、已知逻辑函数A+B=A，则B=1
12、以下代码中为无权码的是（ BC ）
A、8421BCD码
B、余三码
C、格雷码
D、5421码
13、TTL与非门的输入端悬空时相当于输入为（ AC ）
A、逻辑1
B、逻辑0
C、高电平
D、低电平
14、D/A转换器主要的技术指标有（ ABD ）
A、分辨率
B、转换误差
C、转换精度
D、转换速度
15、存储器的扩展方式有（ AB ）
A、位扩展
B、字扩展
C、字节扩展
D、双字扩展
一、填空题（每空1分，共10分）
1、（12.7）
10=（1100.1011 ）
2
（小数点后面取4位有效数字）
=（ C.B ）
16
2、如图所示的可编程逻辑阵列电路中，Y
1
=
（ 2124
214314323211I I Y I I I I I I I I I I I I Y ⊕=+++= ），Y 2=
（ ）。
3、TS 门输出的三种状态为 高电平，低电平，高阻态
4、4、对于JK 触发器，若K J '=，则构成（ D ）触发器，若K J ==1，
则构成（ T ’ ）触发器。
5、若ROM 具有10条地址线和8条数据线，则存储容量为（ 8K ）
位，可以存储（ 1024 ）字节。
二、选择题（每题2分，共30分）
（1-10为单项选择题）
1、对TTL 门电路，如果输入端悬空则其等效为（A ）
A 、逻辑1
B 、逻辑0
C 、接地
D 、任意选择
2、n 个变量可以构成（ C ）个最小项
A 、n
B 、2n
C 、2n
D 、2n ＋１
3、8位DAC 转换器，设转换系数k=0.05, 数字01000001转换后的电压值为（ B ）V 。
A 、0.05
B 、3.25
C 、6.45
D 、 0.4
4、标准与或式是由（ D ）构成的逻辑表达式
A 、最大项之和
B 、最小项之积
C 、最大项之积
D 、最小项之和
5、逻辑函数F(A,B,C)=∑m(1,2,3,6);G(A,B,C)= ∑m(0,2,3,4,5,7)则F
和G 相“与”的结果是（ A ）。
A 、m2+m3
B 、1
C 、B A +'
D 、A+B
6、下列电路中属于组合逻辑电路的是（C ）
A 、触发器
B 、计数器
C 、数据选择器
D 、寄存器
7、RS 触发器的约束条件是（ A ）
A 、RS=0
B 、R+S=1
C 、RS=1
D 、R+S=0
8、要构成容量为4Kx8的RAM ，需容量为256x4的RAM （ C ）
A 、2个
B 、4个
C 、32个
D 、8个
9、四位的移位寄存器,现态为0111,经右移一位后其次态为（ A ）
A.0011或者1011
B.1111或者1110
C.1011或者1110
D.0011或者1111
10、5个触发器构成的计数器最大的计数值为（ C ）
A 、5
B 、10
C 、32
D 、25
（11-15为多项选择题）
11、已知D A CDE BD B A F '+++'=，下列结果正确的是（AC ）
A 、D
B A F +'= B 、D B A F )('+=
C 、))((
D B D A F +'+= D 、))((D B D A F '++=
12、欲使J K 触发器按Q n +1=Q n 工作，可使J K 触发器的输入
端为以下哪几种情况？（AB D ）
A 、J =K =0
B 、J=Q,K =Q '
C 、J =Q ',K=Q
D 、J =Q ,K =0
13、关于PROM 和PAL 的结构，以下叙述正确的是（A D ）
A 、P RO M 的与阵列固定，不可编程
B 、P RO M 与阵列、或阵列均不可编程
C 、P AL 与阵列、或阵列均可编程
D 、P AL 的与阵列可编程
14、下列属于模数转换步骤的是（ACD ）
A 、采样
B 、滤波
C 、保持
D 、量化
15、D/A 转换的主要技术指标有（ ACD ）
A、分辨率
B、转换精度
C、转换误差
D、转换速度
一、填空（每空1分，共15分）：
2．十进制数-14的反码为 10001 ；补码为 10010 。
3．数字电路中，存在回差电压的电路是施密特触发电路。
5．有一编码器其输入端是8个，则其输出端为 3 。
6．一个8位数的D/A它的分辨率是 1∕(28-1) 。
7．写出下列触发器特性方程： SR触发器 Q﹡= S +R′Q ，SR=0（约束条
件）；
JK触发器 Q﹡=
J Q′+K′Q 。
8．三个JK触发器构成计数器，其最多有效状态为 8 个；若要组成十进制计数器，则需要 4 个触发器，它的无效状态有 6 个。
二、判断题：（每小题1分，共10分）
（ 0 ）1、OC门和三态门均可实现“线与”功能。
（1 ）2、余3码 = 8421BCD码 + 0011。
（ 0 ）3、时序电路和组合电路都具有记忆性。
（1 ）4、一个模为2n的计数器也是一个2n进制的分频器。
（ 0 ）5、最基本的数字逻辑关系是与非和或非。
（0 ）6、计数器和数字比较器同属于时序逻辑电路。
（ 1 ）7、移位寄存器必须是同步的时序逻辑电路。
（ 1 ）8、由N个触发器组成的寄存器只能寄存N个数码。
（ 0 ）9、TTL反相器输入端悬空时，输出端为高电平。
（ 0 ）10、RAM是只读存储器的简称。
三、单选题（（每小题1分，共10分）：
1．可编程阵列逻辑PAL，其与逻辑阵列是（A ），或逻辑阵列是（ B ）。
（A ）可编程； （B ）固定； （C ）不确定。
2．下列所示触发器中属下降沿触发的是（B ）。
（A ） （B ） （C ）
3．如右图所示CMOS 电路，其逻辑功能是（ C )。
（A ）CMOS 异或门；
（B ）CMOS 与非门；
（C ）CMOS 或非门。
4．十六路数据选择器应有( B )选择控制端。
（A ）2； （B ）4； （C ）6 ； （D ）8。
5．如右图真值表，B 、C 为输入变量，则输入与输出变量是（ A ）。 B
C F 0
1
1
0 1 0 1 1 0 0 1 （A ）同或门；（B ）异或门；（C ）或非门。
6．在逻辑代数式F=A ⊕B 中，若B=1，则F=（ C ）。
（A ）F=0 ；
（B ）F=A ；
（C ）F=A ＇。
7．如右图电路完成的是（ C ）功能。
（A ）计数器； （B ）左移移位寄存器； （C ）右移移位寄存器。
a )1D
C 1CP Q 0S R Q 01
D C 1Q 1Q 11D C 1Q 2
Q 2
8．有一计数器，其状态转换图如下所示，则该计数器（ B ）。
（A ）能自启动；（B
9 （A ） （AB ）＇+（CD （B ） （A+B ）（C+D ） （C ） （AB+CD ）＇
10．在A/D （A ）采样、量化、编码；
（B ）保持、编码、译码；
（C ）采样、保持、译码。
一、填空（每空1分，共15分）：
2．十进制数-13反码为 10010 ；补码为 10011 。
5． A/D 转换过程要经过采样 、保持、 量化 和 编码 四个步骤完成。
6．三个D 触发器构成计数器，最多有效状态为 8 ；若要成十进制计数器，则需
要 4 个触发器，它的无效状态有 6 个。
二、判断题：（每小题1分，共10分）
（0 ）1．PAL 逻辑器件的与阵列和或阵列均可编程。
（ 0 ）2．8421BCD 码 = 余3码－1100 。
（ 1 ）3．TTL 反相器输入端悬空时，输入端相当于接高电平。
（1 ）4．一个模十的计数器也是一个十分频器。
（ 0 ）5．OD 门和三态门均可实现“线与”功能。
F L
（0 ）6．计数器和数字比较器同属于时序逻辑电路。
（ 1 ）7．数码寄存器必须是同步的时序逻辑电路。
（ 0 ）8．将N 个触发器可构成N 进制的扭环形计数器。
（ 0 ）9．N 进制编码器的输入与输出端数目满足n —2n 关系。
（1 ）10．ROM 是只读存储器的简称。
三、选择题：（每小题1分，共10分）
1．可编程逻辑阵列PLA 中，PLA 的与阵列是（ A ），或阵列是（ A ）。
（A ）可编程 （B ）固定 （C ）不确定
2．已知某二变量输入逻辑门的输入 A 、B 及输出Y 的波形如下，试判断其为何种逻辑
门的功能。（ C ）
（A ）与非门；
（B ）或非门；
（C ）与门；
（D ）异或门。
3．十六路数据选择器应有( B )选择控制端。
（A ）2； （B ）4； （C ）6 ； （D ）8。
4．如右图真值表，B 、C 为输入变量，则输入与输出变量是（ A ）。
B C F
1
1
0 1 0 1 0 1 1 0
（A ）异或门；（B ）同或门；（C ）或非门。 5．如右图电路所示，其逻辑功能是（ C ）。
（A ）计数器；
（B ）右移移位寄存器； （C ）左移移位寄存器。
6．如右图所示CMOS （A ）CMOS 与非门；
（B ）CMOS 或非门；
（C ）CMOS 异或门。
Y a )
1D C 1CP Q 2S L Q 21D C 1Q 1Q 11D
C 1Q 0Q 0Q 0Q 0
数电试题库试卷
1 ?将二进制数化为等值的十进制和十六进制： (1100101) 2=( 101 )10 =( 65 )16 2?写出下列二进制数的原码和补码： (-1011) 2=( 11011 )原=( 10101 )补 3?输出低电平有效的3线-8线译码器的输入为110时,其8个输出端 Y7 ~ Y0的电平依次为 10111111 _____________________ 。 4?写出J、K触发器的特性方程： _Q* JQ KQ __________________________ ; 5. TTL集电极开路门必须外接—上拉电阻 ________ 能正常工作。 1 .余3码10001000对应的8421码为(A )。 A. 01010101 B.10000101 C.10111011 D.11101011 2.使逻辑函数F (A' B ')( B C ')( A' C )为0的逻辑变量组合为(D ) A. ABC=000 B. ABC=010 C. ABC=011 D. ABC=110 3 .标准或-与式是由(C )构成的逻辑表达式。 A.与项相或 B. 最小项相或 C. 最大项相与 D.或项相与4. 由或非门构成的基本R S触发器，则其输入端 R、S应满足的约束条件为(B )。 A . R+S= 0 B . RS= 0 C . R+S= 1 D .RS=1 5. —个8选一数据选择器的地址输入端有(C )个。 A. 1 B.2 C.3 D.8 6. RAM勺地址线为16条，字长为32,则此RAM勺容量为(D )。 A . 16X 32 位 B. 16K X 32 位 C. 32K X 32 位 D.64K X 32 位 7. 要使JK触发器在时钟作用下的次态与现态相反，JK端取值应为(D )。 A. JK=00 B. JK=01 C. JK=10 D. JK=11
数电习题及答案
一、 时序逻辑电路与组合逻辑电路不同， 其电路由 组合逻辑电路 和 存储电路（触发器） 两部分组成。 二、描述同步时序电路有三组方程，分别是 驱动方程 、状态方程 和 输 出方程 。 三、时序逻辑电路根据触发器的动作特点不同可分为 同步时序逻辑电路 和 异步时序逻辑电路 两大类。 四、试分析图 T7.5时序电路的逻辑功能，写出电路的驱动方程、状态方程 和输出方程，画出电路的状态转换图和时序图。 解：驱动方程： 00110 1J K J K Q ==== 状态方程： 1001 1 10 10n n Q Q Q Q Q Q Q ++==+ 输出方程： 10Y Q Q = 状态图：功能：同步三进制计数器
五、试用触发器和门电路设计一个同步五进制计数器。 解：采用3个D触发器，用状态000到100构成五进制计数器。 （1）状态转换图 （2）状态真值表 （3）求状态方程
（4）驱动方程 （5）逻辑图（略） [题7.1] 分析图P7.1所示的时序电路的逻辑功能，写出电路驱动方程、状态转移方程和输出方程，画出状态转换图，并说明时序电路是否具有自启动性。 解：触发器的驱动方程 2 0010210 10 21 1 J Q K J Q J Q Q K Q K ====???? ? ? ==??? 触发器的状态方程
1 20 0 1 10 101 1 2 210 n n n Q Q Q Q Q Q Q Q Q Q Q Q + + + = =+ = ? ?? ? ? ?? 输出方程 2 Y Q = 状态转换图如图A7.1所示 所以该电路的功能是：能自启动的五进制加法计数器。 [题7.3] 试分析图P7.3时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，并检查电路能否自启动。 解：驱动方程 输出方程 状态方程 状态转换图如图 A7.3所示 01 J X Q =⊕01 K= 10 J X Q =⊕ 1 1 K= 10 () Z X Q Q =⊕? 1 0000010 () n Q J Q K Q X Q Q +=+=⊕ 1 1111101 () n Q J Q K Q X Q Q +=+=⊕?
数字电子技术试题及答案(题库)
《数字电子技术》试卷 姓名：__ _______ 班级：__________ 考号：___________ 成绩：____________ 1. 有一数码10010011，作为自然二进制数时，它相当于十进制数（ ），作为8421BCD 码时，它相当于 十进制数（ ）。 2.三态门电路的输出有高电平、低电平和（ ）3种状态。 3．TTL 与非门多余的输入端应接（ ）。 4．TTL 集成JK 触发器正常工作时，其d R 和d S 端应接（ ）电平。 5. 已知某函数??? ??+??? ??++=D C AB D C A B F ，该函数的反函数F =（ ） 。 6. 如果对键盘上108个符号进行二进制编码，则至少要（ ）位二进制数码。 7. 典型的TTL 与非门电路使用的电路为电源电压为（ ）V ，其输出高电平为（ ）V ，输出低电平为（ ）V ， CMOS 电路的电源电压为（ ） V 。 8．74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A 2A 1A 0=110时，输出 01234567Y Y Y Y Y Y Y Y 应为（ ）。 9．将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM 。该ROM 有（ ）根地址线，有（ ）根数据读出线。 10. 两片中规模集成电路10进制计数器串联后，最大计数容量为（ ）位。 11. ）；Y 3 ＝（ ）。
12. 某计数器的输出波形如图1所示，该计数器是（ ）进制计数器。 13．驱动共阳极七段数码管的译码器的输出电平为（ ）有效。 二、单项选择题（本大题共15小题，每小题2分，共30分） （在每小题列出的四个备选项中只有一个是最符合题目要求的，请将其代码填写在题后的括号内。错选、多选或未选均无分。） 1. 函数F(A,B,C)=AB+BC+AC 的最小项表达式为( ) 。 A ．F(A,B,C)=∑m （0，2，4） B. (A,B,C)=∑m （3，5，6，7） C ．F(A,B,C)=∑m （0，2，3，4） D. F(A,B,C)=∑m （2，4，6，7） 2．8线—3线优先编码器的输入为I 0—I 7 ，当优先级别最高的I 7有效时，其输出012Y Y Y ??的值是（ ）。 A ．111 B. 010 C. 000 D. 101 3．十六路数据选择器的地址输入（选择控制）端有（ ）个。 A ．16 B.2 C.4 D.8 4. 有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP 作用下，四位数据的移位过程是（ ）。 A. 1011--0110--1100--1000--0000 B. 1011--0101--0010--0001--0000 C. 1011--1100--1101--1110--1111 D. 1011--1010--1001--1000--0111 5．已知74LS138译码器的输入三个使能端（E 1=1， E 2A = E 2B =0）时，地址码A 2A 1A 0=011，则输出 Y 7 ～Y 0是( ) 。 A. 11111101 B. 10111111 C. 11110111 D. 11111111 6. 一只四输入端或非门，使其输出为1的输入变量取值组合有( )种。 A ．15 B ．8 C ．7 D ．1 7. 随机存取存储器具有( )功能。 A.读/写 B.无读/写 C.只读 D.只写 8．N 个触发器可以构成最大计数长度（进制数）为( )的计数器。
数电实验考试 verilogHDL语言及参考程序
题目一：表决器电路设计 一、设计任务及原理：所谓表决器就是对于一个行为，由多个人投票，如果同意的票数过半，就认为此行为可行；否则如果否决的票数过半，则认为此行为无效。 七人表决器顾名思义就是由七个人来投票，当同意的票数大于或者等于4时，则认为同意；反之，当否决的票数大于或者等于4时，则认为不同意。实验中用7个拨动开关来表示七个人，当对应的拨动开关输入为‘1’时，表示此人同意；否则若拨动开关输入为‘0’，则表示此人反对。表决的结果用一个LED表示，若表决的结果为同意，则LED被点亮；否则，如果表决的结果为反对，则LED不会被点亮。同时，数码管上显示通过的票数。 二、具体要求： 本实验就是利用实验系统中的拨动开关模块和LED模块以及数码管模块来实现一个简单的七人表决器的功能。拨动开关模块中的K1～K7表示七个人，当拨动开关输入为‘1’时，表示对应的人投同意票，否则当拨动开关输入为‘0’时，表示对应的人投反对票；LED模块中LED1表示七人表决的结果，当LED1点亮时，表示此行为通过表决；否则当LED1熄灭时，表示此行为未通过表决。同时通过的票数在数码管上显示出来。 在此实验中数码管、LED、拨动开关与FPGA的连接电路和管脚连接使用模块 信号 对应FPGA 管脚 说明
在以前的实验中都做了详细说明，这里不在赘述。端口名 S1 按键开关 S1 R16 表示1号抢 答者 S2 按键开关 S2 P14 表示2号抢 答者 S3 按键开关 S3 P16 表示3号抢 答者 S4 按键开关 S4 P15 表示4号抢 答者 S5 按键开关 S5 M15 表示5号抢 答者 S6 按键开关 S6 N16 表示6号抢 答者 S7 按键开关 S7 N15 表示7号抢 答者 DOUT0 LED模块D1 L14 表决结果 亮为通过 LEDAG0 数码管模 块A段N4 抢答成功 者 号码显示 LEDAG1 数码管模 块B段 G4
数电试题及答案
通信071?5 班 20 08?20 09 学年第二学期 《数字电子技术基础》 课试卷试卷 类型：A ■卷 单项选择题(每小题2分，共24 分) 1、 8421BCD 码01101001.01110001转换为十进制数是： A : 78.16 B : 24.25 C : 2、 最简与或式的标准是： (c ) A:表达式中乘积项最多，且每个乘积项的变量个数最多 变量个数最多 C:表达式中乘积项最少，且每个乘积项的变量个数最少 变量个数最多 3、 用逻辑函数卡诺图化简中，四个相邻项可合并为一项 A :消去1个表现形式不同的变量，保留相同变量 B:消去2个表现形式不同的变量，保留相同变量 C :消去3个表现形式不同的变量，保留相同 D:消去4个表现形式不同的变量，保留相同变量 4、 已知真值表如表 1所示，则其逻辑表达式为： A: A ? B ? C B: AB + BC C: AB + BC D: ABC (A+B+C ) 5、 函数 F(A ， A: F(A,B,C)= B: F(A,B,C)= C: F(A,B,C)= D: F(A,B,C)= B ，C)=AB+BC+AC 的最小项表达式为: E m E m E m E m (0， (3， (0， (2， 2, 5, 2, 4, 4) 6， 3， 6， 7) 4) 7) 6、 欲将一个移位寄存器中的二进制数乘以( A: 32 B : 10 7、 已知74LS138译码器的输入三个使能端( E 1=1， 是：(C ) A :::: (c 69.71 ，它能: 变量 32) 10需要 n 1 n = Q ，JK 触发器的J 、K 取值应是: B: J=0， K=1 (B ) B :集电极开路门 D : 54.56 B :表达式中乘积项最少，且每个乘积项的 D:表达式中乘积项最多，且每个乘积项的 (B ) (B ) ( C : _ E 2A =E 2B = 0 ) )个移位脉冲。 D : 6 _ _ A 2A 1A O =011，则输岀 丫厂?丫0 时，地址码 8、 要实现Q =Q A: J=0， K=0 9、 能够实现线与功能的是： A: TTL 与非门 10、 个四位串行数据，输入四位移位寄存器，时钟脉冲频率为 输岀。 A : 8ms B : 4ms 11、 表2所列真值表的逻辑功能所表示的逻辑器件是： A B C D (D ) C: J=1， K=0 D : J=1， K=1 C :三态逻辑门 1kHz ，经过 D : CMOS 逻辑门 B )可转换为4位并行数据 译码器 选择器 优先 编码器 比 较器 输入 I 7 I 6 I 5 I 4 I 3 I 2 I 1 12、 A: B: C: D: 图1所示为2个4位二进制数相加的串 11000 11001 10111 10101 接全力X 器逻辑电路图X 运算后 的 0 0 0 0 0 0 0 1 0 0 0 0 0 X 1 0 0 图 31 0 0 (A )
数电试题库(新)
第一、二章数制转换及逻辑代数 一、完成下列数制转换 （11001）2=（）10；（32）10=（）2；（110101.01）2=（）10 （132.6）10=（）8421BCD； 二、试分别用反演规则和对偶规则写出下列逻辑函数的反函数式和对偶式。 1、Y=错误！未找到引用源。+CD 2、Y=错误！未找到引用源。C 3、Y=错误！未找到引用源。D 4、Y= A错误！未找到引用源。B 5、Y=A+错误！未找到引用源。 6、Y=ABC+错误！未找到引用源。错误！未找到引用源。 三、用公式法化简为最简与或式: 1、Y=错误！未找到引用源。C+错误！未找到引用源。A 2、Y=错误！未找到引用源。错误！未找到引用源。C+错误！未找到引用源。BC+A 错误！未找到引用源。C+ABC 3、Y=错误！未找到引用源。(A+B) 4、Y=A错误！未找到引用源。(C+D)+D+错误！未找到引用源。 5、C B C B B A B A Y+ + + = 四、证明利用公式法证明下列等式 1、错误！未找到引用源。错误！未找到引用源。+错误！未找到引用源。错误！未找到引用源。+BC+错误！未找到引用源。错误！未找到引用源。错误！未找到引用源。=错误！未找到引用源。+ BC 2、AB+BCD+错误！未找到引用源。C+错误！未找到引用源。C=AB+C 3、A错误！未找到引用源。+BD+CBE+错误！未找到引用源。A错误！未找到引用源。+D 4、AB+错误！未找到引用源。错误！未找到引用源。+ A错误！未找到引用源。+错误！未找到引用源。B=错误！未找到引用源。) 5、AB(C+D)+D+错误！未找到引用源。(A+B)(错误！未找到引用源。+错误！未找到引用源。)=A+B错误！未找到引用源。+D 五、用卡诺图化简函数为最简与-或表达式 1、Y（A，B，C，D）=错误！未找到引用源。B+错误！未找到引用源。C+错误！未找到引用源。错误！未找到引用源。+AD 2、Y（A，B，C，D）=错误！未找到引用源。错误！未找到引用源。C+AD+错误！未找到引用源。（B+C）+A错误！未找到引用源。+错误！未找到引用源。错误！未找到引用源。 3、Y（A，B，C，D）=错误！未找到引用源。 4、Y（A，B，C，D）=错误！未找到引用源。 六、选择题 1. 在N进制中，字符N的取值范围为：（） A．0 ~ N B．1 ~ N C．1 ~ N -1 D．0 ~ N-1 3. 二进制数1110111.11转换成十进制数是（） A．119. 125 B．119. 3 C．119 . 375 D．119.75 4、数字信号的特点是（） A．在时间上和幅值上都是连续的。B．在时间上是离散的，在幅值上是连续的。 C．在时间上是连续的，在幅值上是离散的。D．在时间上和幅值上都是不连续的。 5、下列各门电路符号中，不属于基本门电路的是（）
数电实验答案
实验一、常用电子仪器的使用 一、实验目的 1、学习电子技术实验中常用电子仪器的主要技术指标、性能和正确使用方法。 2、初步掌握用示波器观察正弦信号波形和读取波形参数的方法。 电路实验箱的结构、基本功能和使用方法。 二、实验原理 在模拟电子电路实验中，要对各种电子仪器进行综合使用，可按照信号流向，以接线简捷，调节顺手，观察与读数方便等原则进行合理布局。接线时应注意，为防止外界干扰，各仪器的公共接地端应连接在一起，称共地。 1．信号发生器 信号发生器可以根据需要输出正弦波、方波、三角波三种信号波形。输出信号电压频率可以通过频率分挡开关、频率粗调和细调旋钮进行调节。输出信号电压幅度可由输出幅度调节旋钮进行连续调节。 操作要领： 1）按下电源开关。 2）根据需要选定一个波形输出开关按下。 3）根据所需频率，选择频率范围（选定一个频率分挡开关按下）、分别调节频率粗调和细调旋钮，在 频率显示屏上显示所需频率即可。 4）调节幅度调节旋钮，用交流毫伏表测出所需信号电压值。 注意：信号发生器的输出端不允许短路。 2．交流毫伏表 交流毫伏表只能在其工作频率范围内，用来测量300伏以下正弦交流电压的有效值。 操作要领： 1）为了防止过载损坏仪表，在开机前和测量前（即在输入端开路情况下）应先将量程开关置于较大量程处，待输入端接入电路开始测量时，再逐档减小量程到适当位置。 2）读数：当量程开关旋到左边首位数为“1”的任一挡位时，应读取0～10标度尺上的示数。当量程开关旋到左边首位数为“3”的任一挡位时，应读取0～3标度尺上的示数。 3）仪表使用完后，先将量程开关置于较大量程位置后，才能拆线或关机。 3．双踪示波器 示波器是用来观察和测量信号的波形及参数的设备。双踪示波器可以同时对两个输入信号进行观测和比较。 操作要领： 1）时基线位置的调节开机数秒钟后，适当调节垂直（↑↓）和水平（←→）位移旋钮，将时基线移至适当的位置。 2）清晰度的调节适当调节亮度和聚焦旋钮，使时基线越细越好（亮度不能太亮，一般能看清楚即可）。 3）示波器的显示方式示波器主要有单踪和双踪两种显示方式，属单踪显示的有“Y1”、“Y2”、“Y1+Y2”，作单踪显示时，可选择“Y1”或“Y2”其中一个按钮按下。属双踪显示的有“交替” 和“断续”，作双踪显示时，为了在一次扫描过程中同时显示两个波形，采用“交替”显示方式， 当被观察信号频率很低时（几十赫兹以下），可采用“断续”显示方式。 4）波形的稳定为了显示稳定的波形，应注意示波器面板上控制按钮的位置：a）“扫描速率”（t/div）
(完整版)数电试题及答案
通信 071~5 班 20 08 ~20 09 学年 第 二 学期 《数字电子技术基 础》 课试卷 试卷类型： A 卷 一、 单项选择题（每小题2分，共24分） 1、8421BCD 码01101001.01110001转换为十进制数是：（ ） A ：78.16 B ：24.25 C ：69.71 D ：54.56 2、最简与或式的标准是：（ ） A ：表达式中乘积项最多，且每个乘积项的变量个数最多 B ：表达式中乘积项最少，且每个乘积项的变量个数最多 C ：表达式中乘积项最少，且每个乘积项的变量个数最少 D ：表达式中乘积项最多，且每个乘积项的变量个数最多 3、用逻辑函数卡诺图化简中，四个相邻项可合并为一项,它能：（ ） A ：消去1个表现形式不同的变量，保留相同变量 B ：消去2个表现形式不同的变量，保留相同变量 C ：消去3个表现形式不同的变量，保留相同变量 表1 D ：消去4个表现形式不同的变量，保留相同变量 4、已知真值表如表1所示，则其逻辑表达式为：（ ） A ：A ⊕B ⊕C B ：AB + BC C ：AB + BC D ：ABC （A+B+C ） 5、函数F(A ，B ，C)=AB+BC+AC 的最小项表达式为：（ ） A ：F(A,B,C)=∑m （0，2，4） B ：F(A,B,C)=∑m （3，5，6，7） C ：F(A,B,C)=∑m （0，2，3，4） D ：F(A,B,C)=∑m （2，4，6，7） 6、欲将一个移位寄存器中的二进制数乘以（32）10需要（ ）个移位脉冲。 A ：32 B ： 10 C ：5 D ： 6 7、已知74LS138译码器的输入三个使能端（E 1=1，E 2A =E 2B =0）时，地址码A 2A 1A 0=011，则输出Y 7 ～Y 0是：（ ） A ：11111101 B ：10111111 C ：11110111 D ：11111111 8、要实现n 1n Q Q =+，JK 触发器的J 、K 取值应是：（ ） A ：J=0，K=0 B ：J=0，K=1 C ：J=1，K=0 D ：J=1，K=1
数字电路 实验考试内容 西北农林科技大学
西北农林科技大学 数字电路 实验考试内容 实验八（一） 时序逻辑电路设计 一、设计内容 1．用JK 触发器设计一个8421码十进制同步加法计数器。 时钟信号CP 由实验箱的“单次”或1Hz 自动秒脉冲提供，计数器输出状态用实验箱上的LED 数码管检测，记录实验结果。 用实验箱上的1kHz 时钟信号作为计数器的计数脉冲CP ，用示波器观察并记录CP 及计数器各输出端的对应波形。 2．用D 或JK 触发器设计一个110串行序列信号检测器。 输入信号由电平输出器提供，时钟信号CP 接逻辑实验箱的“单次” 时钟信号。当连续输入信号110时，该电路输出1，否则输出0。设依次送入的信号为001101110。 3．用D 触发器设计一个同步四相时钟发生器，其输入时钟CP 及各输出波形如图实验8.1所示。 输入时钟CP 为1kHz 时钟信号，用示波器观察时钟信号CP 与各输出端对应的波形。 二、设计要求 1．用Mutisim2001进行电路仿真。 2．画出时序逻辑电路原理图。 3．叙述集成触发器的逻辑功能和使用。 4．写出设计过程，并记录实验结果。 Q 1 Q 2 Q 3 Q 4 CP Q 1 Q 2 Q 3 Q 4 图实验8.1 四相时钟发生器输入、输出波形
三、设计过程 1. 用JK 触发器设计一个8421码十进制同步加法计数器。 (1).状态真值表： , （3）电路图： 2．用D 或JK 触发器设计一个110串行序列信号检测器。 （1）状态图： >C1 >C1 >C1 >C1
(2)原始状态表： A:00 B:10 C:11 现态 ( （6）激励方程：, （7）电路图：
数电试题库 新
第一、二章 数制转换及逻辑代数 一、完成下列数制转换 （11001）2=（ ）10； （6AB ）16=（ ）10 （46BE.A ）16=（ ）2=（ ）10 （32）10=（ ）2； （110101.01）2=（ ）10 （132.6）10=（ ）8421BCD ；（32.6）10=（ ）余3码 二、试分别用反演规则和对偶规则写出下列逻辑函数的反函数式和对偶式。 1、Y=+CD 2、Y=+B C 3、 D 4、Y= A ⊕B 5、 6、Y=ABC+A B C 三、用公式法化简为最简与或式: 1、Y=AB +C+C A 2、Y=A C+A BC+A C+ABC 3、Y=AB +BC (A+B) 4、Y=A (C+D)+D+ 5、C B C B B A B A Y +++= 四、证明利用公式法证明下列等式 1、A C +A B +BC+A C D =A + BC 2、AB+BCD+C+B C=AB+C 3、A B +BD+CBE+AD =A B +D 4、AB+A B + A B +A B=AB +ABC +A(B +AB ) 5、AB(C+D)+D+D (A+B)(B +C )=A+B C +D 五、用卡诺图化简函数为最简与-或表达式 1、Y （A ，B ，C ，D ）=A B+A C+B C +AD 2、Y （A ，B ，C ，D ）=A B C+AD+D （B+C ）+A C +A D 3、 Y （A ，B ，C ，D ）=∑m(0,1,2,4,8,9,10,11,12,13,14,15) 4、Y （A ，B ，C ，D ）=∑m(0,2,5,7,8,9,10,13,15) 5、 Y （A ，B ，C ，D ）=∑m(8,9,10,11,12)+∑d (5,6,7,13,14,15) 6、Y （A ，B ，C ，D ）=∑m(1,4,7,9,12,15)+∑d (6,14) 7、Y （A ，B ，C ，D ）=∑m(0,1,5,14,15)+∑d (3,4,13) 8、∑∑+=)11532()13,96410()(，，，，，，，，，，d m D C B A Y 六、 1、逻辑函数的表达方法有：逻辑函数表达式，逻辑图，_____，_____。 2、数字电路可进行_____运算，_____运算，还能用于_____。 3、若用二进制代码对48个字符进行编码，则至少需要 位二进制数。 4、 要用n 位二进制数为N 个对象编码，必须满足 。
最新数电试题库试卷1
1．将二进制数化为等值的十进制和十六进制： (1100101)2=( 101 )10 =( 65 )16 2．写出下列二进制数的原码和补码： (-1011)2=( 11011 )原=( 10101 )补 Y的电平依次为3．输出低电平有效的3线– 8线译码器的输入为110时,其8个输出端0 7~Y 10111111 。 *； 4．写出J、K触发器的特性方程：Q Q+ = Q K J 5. TTL集电极开路门必须外接__上拉电阻______才能正常工作。 1．余3码10001000对应的8421码为（A ）。 A．01010101 B.10000101 C.10111011 D.11101011 2.使逻辑函数) B A B =为0的逻辑变量组合为( D ) C + + F+ (C A ' ' )( ' ' )( A. ABC=000 B. ABC=010 C. ABC=011 D. ABC=110 3．标准或-与式是由（ C ）构成的逻辑表达式。 A．与项相或 B. 最小项相或 C. 最大项相与 D.或项相与 4. 由或非门构成的基本R、Ｓ触发器，则其输入端R、S应满足的约束条件为（B）。 Ａ. R+S=０Ｂ. RS=０Ｃ. R+S=１Ｄ.RS=１ 5．一个8选一数据选择器的地址输入端有（C ）个。 A.1 B.2 C.3 D.8 6．RAM的地址线为16条，字长为32，则此RAM的容量为（ D ）。 A．16×32 位 B. 16K×32位 C. 32K×32位 D.64K×32位 7．要使JK触发器在时钟作用下的次态与现态相反，JK端取值应为（D ）。 A．JK=00 B. JK=01 C. JK=10 D. JK=11 8. 用８个触发器可以记忆（ D ）种不同状态． A．8 B．16 C．128 D．256 9. 多谐振荡器可以产生下列哪种波形( B ) A.正弦波 B.矩形脉冲 C.三角波 D.锯齿波 10．输出在每个时钟周期翻转一次的触发器是（ A ）。
数字电路实验考试参考题目
数字电路实验考试参考题目 1.请采用两种方法（分别用与非门器件和数据选择器）设计一个三人表决器。 2.请采用两种方法（分别用与非门器件和数据选择器）设计一个四人表决器。 3.采用数据选择器（74LS151）设计完成下列逻辑函数： F1=A BC+A B D+B C D+AC D； F2=ABC+BCD+ACD+ABD 4.利用JK触发器设计一个异步四进制计数器（可采用74LS73），并用示波器观测电路输 入、输出波形。 5.设计一个模21的计数器（可采用74LS390或74LS192等），用发光二极管观察并记录 电路的所有有效计数状态。 6.设计一个模22的计数器（可采用74LS390或74LS192等），用发光二极管观察并记录 电路的所有有效计数状态。 7.设计一个模23的计数器（可采用74LS390或74LS192等），用发光二极管观察并记录 电路的所有有效计数状态。 8.设计一个模24的计数器（可采用74LS390或74LS192等），用发光二极管观察并记录 电路的所有有效计数状态。 9.设计一个模25的计数器（可采用74LS390或74LS192等），用发光二极管观察并记录 电路的所有有效计数状态。 10.设计一个模20的计数器（可采用74LS390或74LS192等），用发光二极管观察电路的 所有有效计数状态；并用示波器观测计数器的输入输出端波形。 11.采用移位寄存器设计一个具有自启动功能的四位环形计数器，记录电路所有状态（包括 由偏离态进入有效循环的过程），并画出状态转移图。 12.设计一个具有自启动功能的、有效状态分别为1000，0100，0010，0001的四位右移环 形计数器。 13.设计一个具有自启动功能的、有效状态分别为0001，0010，0100，1000的四位左移环 形计数器。 14.设计一个具有自启动功能的、有效状态分别为1110，1101，1011，0111的四位左移环 形计数器。 15.设计一个具有自启动功能的、有效状态分别为1110，0111，1011，1101的四位右移环 形计数器。 16.设计一个具有自启动功能的、有效状态分别为1100，1001，0011，0110的四位左移环 形计数器。 17.设计一个具有自启动功能的、有效状态分别为1100，0110，0011，1001的四位右移环 形计数器。 18.采用2MHZ的晶体振荡器、与非门、电阻等器件设计一个晶体稳频多谐振荡电路，经 分频后，电路输出脉冲信号频率为1MHZ。 19.采用555定时器设计电路，要求输出一个频率为1KHZ的脉冲信号，并用示波器观测电 路输出波形。 20.采用大规模集成存储器、编程器、计数器等元件和设备，设计完成一个八路彩灯控制电 路。 （可能还有小范围调整，请大家继续关注网站通知）
数电习题及答案
一、时序逻辑电路与组合逻辑电路不同，其电路由 组合逻辑电路 和 存储电路（触发器） 两部分组成。 二、描述同步时序电路有三组方程，分别是 驱动方程 、状态方程 和 输出方程 。 三、时序逻辑电路根据触发器的动作特点不同可分为 同步时序逻辑电路 和 异步时序逻辑电 路 两大类。 四、试分析图T7.5时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的 状态转换图和时序图。 解：驱动方程： 00110 1J K J K Q ==== 状态方程： 10011 10 10n n Q Q Q Q Q Q Q ++==+ 输出方程：10Y Q Q = 状态图：功能：同步三进制计数器 五、试用触发器和门电路设计一个同步五进制计数器。 解：采用3个D 触发器，用状态000到100构成五进制计数器。 （1）状态转换图
（2）状态真值表 （3）求状态方程 （4）驱动方程 （5）逻辑图（略） [题7.1] 分析图P7.1所示的时序电路的逻辑功能，写出电路驱动方程、状态转移方程和输出方程，画出状态转换图，并说明时序电路是否具有自启动性。
解：触发器的驱动方程 20010210 102 11J Q K J Q J Q Q K Q K ====???? ? ? ==??? 触发器的状态方程 120 01 1010112210 n n n Q Q Q Q Q Q Q Q Q Q Q Q +++==+=??????? 输出方程 2Y Q = 状态转换图如图A7.1所示 所以该电路的功能是：能自启动的五进制加法计数器。 [题7.3] 试分析图P7.3时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，并检查电路能否自启动。 解：驱动方程 01J X Q =⊕01 K =10 J X Q =⊕11 K =
东南大学数字电路实验考试——教务考试监考装置
数字电路期末考题二 一、教务处需要一考试监考装置：设定每场考试为2小时，假设一个时钟周期是10分钟，用两个数码管分别显示分钟的十位和小时的个位。当到半小时的时候，红灯亮持续10分钟后灭，提醒监考老师没来的考生不得入场，在场的考生可以交卷离开。当到1小时50分时，黄灯亮持续10分钟后灭，提醒监考老师考试时间将到，准备收卷。 要求： 1．简单写出设计过程，画出逻辑电路图（30分） 2．根据设计搭试电路（15分） 3．用单脉冲验证电路（由老师检查）（25分） 4．用双踪示波器或者逻辑分析仪观察并分别绘出输入时钟和分钟十位输出时的Q m2、Q m1、Q m0输出波形。（10分） 二、简答 几个三态门的输出端是否允许短接？有无条件限制，应注意什么问题？ OC门的输出端是否允许短接，结果是什么？（20分） 页脚内容1
数字电路期末考题四（答案及评分标准） 1．简单写出设计过程，画出逻辑电路图（30分） 由题意，设时钟脉冲的周期为10分钟，则分钟部分可设计成模6计数器，整个监考装置是模12计数器，其功能见下表 页脚内容2
80001000100 90001001000 100001001100 110001010000 120001010101 130000000000逻辑电路图： 页脚内容3
评分：a、设计过程15分 b、逻辑电路图15分 2．电路接线符合基本规范，电源连接正确（15分）； 3．用单脉冲验证电路（由老师检查）（25分） 4．波形记录符合规范（波形应注意相位对齐，并至少画满一个周期，方波的边沿一定要画出）：波形描述正确且相位对齐8分（每个波形2分）方波边沿画出2分 CLK Qm2 Qm1 Qm0 二、简答题： 几个三态门的输出端允许短接，但有条件限制，不能同时有两个或两个以上三态门的控制端处于使能状态。(10分) OC门的输出端允许短接，但要在输出端接一个合适的上拉电阻和电源才能正常工作，结果是将各个OC门的输出相与。（10分） 页脚内容4
数电期末试卷及答案(共4套)
XX大学信息院《数字电子技术基础》 期终考试试题（110分钟）(第一套) 一、填空题：（每空1分，共15分） 1．逻辑函数Y AB C =+的两种标准形式分别为（）、 （）。 2．将2004个“1”异或起来得到的结果是（）。 3．半导体存储器的结构主要包含三个部分，分别是（）、（）、（）。 4．8位D/A转换器当输入数字量10000000为5v。若只有最低位为高电平，则输出电压为（）v；当输入为10001000，则输出电压为（）v。 5．就逐次逼近型和双积分型两种A/D转换器而言，（）的抗干扰能力强，（）的转换速度快。 6．由555定时器构成的三种电路中，（）和（）是脉冲的整形电路。7．与PAL相比，GAL器件有可编程的输出结构，它是通过对（）进行编程设定其（）的工作模式来实现的，而且由于采用了（）的工艺结构，可以重复编程，使它的通用性很好，使用更为方便灵活。 二、根据要求作题：（共15分） 1．将逻辑函数P=AB+AC写成“与或非”表达式，并用“集电极开路与非门”来实现。 2．图1、2中电路均由CMOS门电路构成，写出P、Q 的表达式，并画出对应A、B、C的P、Q波形。 三、分析图3所示电路：（10分） 1）试写出8选1数据选择器的输出函数式； 2）画出A2、A1、A0从000~111连续变化时，Y的波形图； 3）说明电路的逻辑功能。
四、设计“一位十进制数”的四舍五入电路（采用8421BCD码）。要求只设定一个输出，并画出用最少“与非门”实现的逻辑电路图。（15分） 五、已知电路及CP、A的波形如图4(a) (b)所示，设触发器的初态均为“0”，试画出输出端B和C的波形。（8分） B C 六、用T触发器和异或门构成的某种电路如图5(a)所示，在示波器上观察到波形如图5(b)所示。试问该电路是如何连接的？请在原图上画出正确的连接图，并标明T的取值。 （6分） 七、图6所示是16*4位ROM和同步十六进制加法计数器74LS161组成的脉冲分频电路。ROM 中的数据见表1所示。试画出在CP信号连续作用下的D3、D2、D1、D0输出的电压波形，并说明它们和CP信号频率之比。（16分） 表1：
数电试题
1． (30.25) 10 = ( )2 = ( )16 2. 三态门输出的三种状态分别为：、和。 3 . 主从型JK触发器的特性方程Q^(N+1)= 。 4 . 用4个触发器可以存储位二进制数。13、正逻辑的与门是负逻辑的；正逻辑或门是负逻辑的。 14、正逻辑的或非门是负逻辑的；正逻辑的与非门是负逻辑的。 15、在TTL三态门、OC门、与非门|异或门和或非门电路中，能实现“线与”逻辑功能的门为，能实现总线系统的门为。 16、TTL与非门的关门电平为0.7V，开门电平为1.9V，当其输入低电平为0.4V，高电平为3.2V时，其低电平输入噪声容限V NL为，输入高电平噪声容限为。 17.任意两个最小项之积恒为，全体最小项之和恒为。 18、逻辑函数F的卡诺图若全为1格，对应F= 。 19、通常逻辑函数的表示方法有、、和四种。 20、组合逻辑电路是指任何时刻电路的输出仅由当时的决定。 21、将本位的两个数和来自低位的进位数三者相加，这种加法运算称为。 22、在一系列异或逻辑运算中，当输入码中的1的个数为数个时，其输出为1。 23、一个二进制编码器若需要对12个输入信号进行编码，则要采用位二进制代码。 24、三变量输入译码器，其译码输出信号最多应有个。 25、用二进制表示有关对象（信号）的过程叫。一位二进制代码可以表示 信号。 26、若用一个四——十六线的译码器（高电平输出有效）实现函数F(A,B,C,D)=∑m（3,5,7,9,11,13）的表达式是F(A,B,C,D)= .。 57、一个二——十进制译码器规定为输出低有效，则当输入8421BCD码为0110时，其输出Y9 Y8 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0= 。 58、列出半加器的真值表： 59全加器与半器的区别。 60、固定ROM主要由地址译码器、和输出电路三部分组成。 62、按照电路组成和逻辑功能的不同，数字逻辑电路可分为： 65、一片4K?8的ROM的存贮器有个字，字长为位，有个片选端和根地址线。66、由与非门构成的基本RS触发器约束条件是。 69、主从RS触发器从根本上解决了基本RS触发器的 问题。 70、边沿JK触发器解决了主从JK触发器的 问题。 71、根据在CP控制下，逻辑功能的不同，常把时钟触发器分为五种类型。 72、JK触发器的特性方程为。 78、所谓时序电路是指电路的输出不仅与当时的 有关，而且与电路的有关。 79、在工作速度要求较高时，在同步计数器和异步计数器两者之中，应选用。 80、三级触发器若构成环型计数器，其模值为，若构成扭环型计数器，则其模值为。 81、由四个触发器构成的寄存器可以存入位 二进制代码。 89、由四个触发器构成计数器，它的计数状态最多为 个。 90、一个4K?8的RAM，有个8位字长的存储器，有根地址线和根数据线。 91、若需要将缓慢变化的三角波信号转换成矩形波，则采用电路。 92、对于微分型单稳态电路，正常工作时其输入脉冲宽度应输出脉冲宽度。 95、单稳态触发器有一个态和一个态。 96、石英晶体多谐振荡器的振频率仅决定于晶体本身的，而与电路中的 数值无关。 97、欲把输入的正弦波信号转换成同频的矩形波信号，可采用电路。 98、常用脉冲整形电路有和 两种。 99、施密特触发器有个稳定状态，多谐振荡 器有个稳定状态。 5.下列几种TTL电路中，输出端可实现线与功能的电路是（）。 A、或非门 B、与非门 C、异或门 D、OC门 6.对CMOS与非门电路，其多余输入端正确的处理方法是（）。 A、通过大电阻接地（>1.5KΩ） B、悬空 C、通过小电阻接地（<1KΩ） D、通过电阻接V CC
数字电子技术试题库
数字电子技术 一、请对下列函数化简 1、1 F =AC+AB+BC+ACD 解： 1 F =AC+AB+BC+ACD F1=AC(1+D)+AB+BC =AC+AB+BC =A(B+C)+BC =A(B+C)+B+C 由A+AB=A+B 得出 1F =A+B+C=A+BC 2、 3、1F AB AC BC BCD BCE BCF =+++++ 解： 1F AB AC BC BCD BCE BCF =+++++ C A C B AB B C A C B A C B C B A AB ABC AB BC A ABC C B C B A C B A AB A A BC C B C C B A AB BC C B B A F ++=+++++=+++++=+++++=+++=)()()()()(1
1F AB A BC BCD BCE BCF =+?+++ AB C BD BE =+++ 4. 2F AB AC CD BCD BCE BCG BCF =++++++ 解： 2F AB AC CD BCD BCE BCG BCF =++++++ 2F AB AC CD BC BD BCE =+++++ AB AC CD BD BCE =++++ AC CD AD AB BD BCE =+++++ AC CD AD AD B BCE =+++?+ AC CD AD B BCE =++++ AC CD B CE =+++ 5、4(,,,)F A B C D AB AC ABD A CD CD =++++ 解： 4(,,,)F A B C D AB AC ABD A CD CD =++++
数电试题库试卷12
广东海洋大学 20 ——20 学年第 学期 《数字电子技术基础》课程试题 课程号： 16632205 √ 考试 √ A 卷 √ 闭卷 □ 考查 □ B 卷 □ 开卷 一、判断题（对的打“√”，错的打“×”，每小题一分。共10分） （ ）1、OC 门的输出接在一起可实现线与。 （ ）2、单稳态触发器的输出脉冲宽度大于输入脉冲宽度。 （ ）3、编码器的输出端比输入端多。 （ ）4、电平触发的触发器存在 “空翻”现象。 （ ）5、通常用T （或改接后）触发器构成同步二进制计数器。 （ ）6、n 变量的全部最小项之和为0。 （ ）7、3A A A A =??。 （ ）8、C B A ABC ++=。 （ ）9、可编程逻辑器件（PLD ）的逻辑功能是由用户通过对器件编程来设定。 （ ）10、非方波信号经施密特触发器后变为方波信号。 二、填空题（每空2分。共20分） 1、（35）10=（ ）2。 2、（0101）余3码=（ ）10。 3、写出右图所示电路的输出状态。 4、m i 和m j （i ≠j ）为两个最小项，则m i ×m j =（ ）。 5、1⊕A =（ ）。 6、n 位二进制译码器有（ ）个输出端。 7、（-24）10=（ ）补码（用八位二进制码表示）。 班 级 ： 姓 名 ： 学号： 试题共 五 页 加白纸 二 张 密 封 GDOU-B-11-302
8、ROM由地地址译码器、（）和输出缓冲器等组成。 9、C + A? +) (=（）。 B B C 10、半导体存储器的容量为1k×4位，则该存储器有（）个地址。 三、选择题（每小题2分。共20分） 1、若逻辑功能是“有0出0，全1出1”，则为（ A ）逻辑。 A、与。 B、或非。 C、异或。 D、同或。 2、（25）10=（）8421。 A、0010 1000 B、0010 0101 C、0101 1000 D、11001 3、CMOS与门（与非门）多余端的最佳处理方法是（ B ）。 A、接地。 B、接电源。 C、悬空。 D、接到使用端。 4、若需寄存4位二进制数，则需（）个触发器。 A、一。 B、二。 C、四。 D、八。 5、由3个非门接成的环形振荡电路的周期是（）（每个门电路的延迟时间都是t pd）。 A、1.5t pd。 B、3t pd。 C、6t pd。 D、9t pd。 6、（）是8421码的伪码。 A、0111． B、0001。 C、1001。 D、1010。 7、下列电路中，（）属于时序逻辑电路。 A、数据选择器。 B、译码器。 C、全加器。 D、寄存器。 8、若JK触发器的JK=（）时，其输出状态将保持不变。 A、00 B、01 C、10 D、11 9、TTL与门的输入端悬空时相当于输入为（）。 A、逻辑1 B、逻辑0 C、0.1V的电平 D、不确定 10、四位右移移位寄存器的现态为1011，则下一时钟到来后的状态为（）。 A、1011或0101 B、0101或1101 C、1101或1110 D、1111或0111