第8章存储器与可编程逻辑器件习题及答案
第8章
存储器与可编程逻辑器件
8.1存储器概述
自测练习
1．存储器中可以保存的最小数据单位是（）。
（a）位（b）字节（c）字
2．指出下列存储器各有多少个存储单元？多少根地址线和数据线？
（a）2K×8位（）（）
（b）256×2位（）（）
（c）1M×4位（）（）
3．ROM是（）存储器。
（a）非易失性（b）易失性
（c）读/写（d）以字节组织的
4．数据通过（）存储在存储器中。
（a）读操作（b）启动操作
（c）写操作（d）寻址操作
5．RAM给定地址中存储的数据在（）情况下会丢失。
（a）电源关闭（b）数据从该地址读出
（c）在该地址写入数据（d）答案（a）和（c）6．具有256个地址的存储器有（）地址线。
（a）２５６条（b）６条（c）8条（d）16条7．可以存储２５６字节数据的存储容量是（）。
（a）２５６×１位（b）２５６×８位
（c）１Ｋ×４位（d）２Ｋ×１位
答案：
1． a
2．（a）2048×8，11
（b）512，8
（c）1024×1024×4，20
3．a
4．c
5．d
6．c
7．b
8.2随机存取存储器（RAM）
自测练习
1.动态存储器（DRAM）存储单元是利用（）存储信息的，静态存储器
（SRAM）存储单元是利用（）存储信息的。
2.为了不丢失信息，DRAM必须定期进行（）操作。
3.半导体存储器按读、写功能可分成（）和（）两大类。
4.RAM电路通常由（）、（）和（）三部分组成。
5.6116RAM有（）根地址线，（）根数据线，其存储容量为（）位。
答案：
1．栅极电容，触发器
2．刷新
3．只读存储器，读/写存储器
4．地址译码，存储矩阵，读/写控制电路
5．11，8，2K×8位
8.3 只读存储器（ROM）
自测练习
1．ROM可分为（）、（）、（）和（）几种类型。
2．ROM只读存储器的电路结构中包含（）、（）和（）共三个组成部分。
3．若将存储器的地址输入作为（），将数据输出作为（），则存储器可实现组合逻辑电路的功能。
4．掩膜ROM可实现的逻辑函数表达式形式是（）。
2
5．28256 型EEPROM有（）根地址线，（）根数据线，其存储容量为（）位，是以字节数据存储信息的。
6．EPROM是利用（）擦除数据的，EEPROM是利用（）擦除数据的。
7．PROM/EPROM/EEPROM 分别代表（）。
8．一个PROM/EPROM能写入（）（许多，一）次程序。
9．存储器2732A是一个（）（EPROM，RAM）。
10．在微机中，4种存储类型为（）。
答案：
1．ROM，PROM，EPROM，EEPROM
2．存储矩阵，地址译码，输出控制电路
3．输入，输出
4．标准与或形式（最小项表达式）
5．15，8，32K×8
6．紫外线，电
7．可编程的只读存储器，可擦可编程的只读存储器，电可擦可编程的只读存储器
8．一次/许多
9．EPROM
10．寄存器，高速缓存，主存，外存
8.4 快闪存储器（Flash Memory）
自测练习
1．非易失性存储器有（）。
（a）ROM和RAM （b）ROM和闪存（c）闪存和RAM 2．Flash Memory的基本存储单元电路由（）构成，它是利用（）保存信息，具有（）性的特点。
3．Flash Memory 28F256有（）和（）两种操作方式。
4．从功能上看，闪存是（）存储器，从基本工作原理上看，闪存是（）存储器。
5．Flash28F256有（）根地址线，（）根数据线，其存储容量为（）位，编程操作是按字节编程的。
答案：
1．b
2．一个浮栅MOS管，浮栅上的电荷，非易失
3．只读存储方式，读/写存储方式
4．RAM，ROM
5．15，8，32K×8
3
4
8.5存储器的扩展
自测练习
1． 存储器的扩展有（ ）和（ ）两种方法。
2． 如果用2K ×16位的存储器构成16K ×32位的存储器，需要（ ）片。 （a ） 4 （b ） 8 （c ） 16
3． 用4片256×4位的存储器可构成容量为（ ）位的存储器。
4． 若将4片6116 RAM 扩展成容量为4K ×16位的存储器，需要（ ）根地址线。
（a ） 10 （b ） 11 （c ） 12 （d ）13
5． 将多片1K ×4位的存储器扩展成8K ×4位的存储器是进行（ ）扩展；若扩
展成1K ×16位的存储器是进行（ ）扩展。 6． 4256?的存储器有（ ）根数据线，（ ）根地址线，若该存储器的起始地
址为００Ｈ，则最高地址为（ ），欲将该存储器扩展为81?K 的存储系统，需要4256?的存储器（ ）个。
答案：
1．字扩展，位扩展 2．C
3．256×16/1K ×4 4．C
5．字，位
6．4，8，FF ，8
8.6 可编程阵列逻辑PAL
自测练习
1． PAL 的常用输出结构有（ ）、（ ）、（ ）和 （ ）4种。 2． 字母PAL 代表（ ）。
3． PAL 与PROM 、EPROM 之间的区别是（ ）。
（a ）PAL 的与阵列可充分利用
（b ）PAL 可实现组合和时序逻辑电路
（c ）PROM 和EPROM 可实现任何形式的组合逻辑电路
4． 具有一个可编程的与阵列和一个固定的或阵列的PLD 为（ ）。
（a ）PROM （b ）PLA （c ）PAL
5．一个三态缓冲器的三种输出状态为（）。
（a）高电平、低电平、接地（b）高电平、低电平、高阻态
（c）高电平、低电平、中间状态
6．查阅资料，确定下面各PAL器件的输入端个数、输出端个数及输出类型。
（a）PAL12H6 （）（）（）
（b）PAL20P8 （）（）（）
（c）PAL16L8 （）（）（）
答案：
1．输出结构，可编程输入/输出结构，寄存器输出结构，异或输出结构
2．可编程阵列逻辑
3．B
4．C
5．B
6．（a）12，6，高电平
（b）20，8，可编程极性输出
（c）16，8，低电平
8.7 通用阵列逻辑GAL
自测练习
1．GAL具有（）
（a）一个可编程的与阵列、一个固定的或阵列和可编程输出逻辑
（b）一个固定的与阵列和一个可编程的或阵列
（c）一次性可编程与或阵列
（d）可编程的与或阵列
2．GAL16V8具有（）种工作模式。
3．GAL16V8在简单模式工作下有（）种不同的OLMC配置；在寄存器模式工作下有（）种不同的OLMC配置；在复杂模式工作下有（）种不同的OLMC配置。
4．GAL16V8具有（）。
（a）16个专用输入和8个输出
（b）8个专用输入和8个输出
（c）8个专用输入和8个输入/输出
（d）10个专用输入和8个输出
5．如果一个GAL16V8需要10个输入，那么，其输出端的个数最多是（）。
（a）8个（b）6个（c）4个
5
6．若用GAL16V8的一个输出端来实现组合逻辑函数，那么此函数可以是（）与项之和的表达式。
（a）16个（b）8个（c）10个
7．与、或、非、异或逻辑运算的ABEL表示法分别为（）。
=++用ABEL语言描述时，应写为（）。8．逻辑表达式F AB AB AB
答案：
1．A
2．3
3．3，2，2
4．B专用输入，专用组合输出，复合输入/输出（I/O），寄存器组合I/O，寄存器输出5．C
6．8
7．B
8．&，#，!，$
9．A&B#A&!B#!A&B
8.8 CPLD、FPGA和在系统编程技术简介
自测练习
1．PLD器件的设计一般可分为（）、（）和( )三个步骤以及( )、 ( ) 和( ) 三个设计验证过程.
2．ISP表示（）。
（a）在系统编程的
（b）集成系统编程的
（c）集成硅片程序编制器
3．CPLD表示（）。
（a）简单可编程逻辑阵列（b）可编程交互连接阵列
（c）复杂可编程逻辑阵列（d）现场可编程逻辑阵列
4．FPGA是（）。
（a）快速可编程门阵列（b）现场可编程门阵列
（c）文档可编程门阵列（d）复杂可编程门阵列
5．FPGA是采用（）技术实现互连的。
（ａ）熔丝（ｂ）CMOS
（ｃ）EECMOS （d）SRAM
6
6．PLD的开发需要有（）的支持。
（a）硬件和相应的开发软件
（b）硬件和专用的编程语言
（c）开发软件
（d）专用的编程语言
答案：
1．设计输入，设计实现，编程，功能仿真，时序仿真，测试
2．a
3．c
4．b
5．d
6．a
习题
8．１存储器有哪些分类？各有何特点？
8．２ROM和RAM的主要区别是什么？它们各适用于哪些场合？
8．３静态存储器SRAM和动态存储器DRAM在电路结构和读写操作上有何不同？8．４Flash Memory有何特点和用途？它和其它存储器比较有什么不同？
8．５某台计算机系统的内存储器设置有20位的地址线，16位的并行输入/输出端，试计算它的最大存储容量？
8．６试用4片2114（1024×4位的RAM）和3-8译码器组成4096×4位的存储器8．７试用4片2114RAM连接成2K×8位的存储器。
8．８PROM实现的组合逻辑函数如图P8．8所示。
（1）分析电路功能，说明当ABC取何值时，函数F1=F2=1；
（2）当ABC取何值时，函数F1=F2=0。
图P8．8
8
8．９ 用PROM 实现全加器，画出阵列图，确定PROM 的容量。 8．１０ 用PROM 实现下列多输出函数，画出阵列图。
F 1=D C B +C B A +C B A +BD A +ABD F 2=D B +D B A +D C A +D B A +D C B A F 3=D C B A +D C A +D C AB +CD B A +C B A F 4=ACD +D B +BD
8．１１ PAL 器件的结构有什么特点？
8．１２ 描述PAL 与PROM 、EPROM 之间的区别。
8．１３ 任何一个组合逻辑电路都可以用一个PAL 来实现吗？为什么？
8．１４ 选用适当的PAL 器件设计一个3位二进制可逆计数器。当X=0时，实现加法计
数；当X=1时，实现减法计数。
8．１５ 为什么GAL 能取代大多数的PAL 器件？
8．１６ 试用GAL16V8实现一个8421码十进制计数器。
习题解答：
8．1存储器有哪些分类？各有何特点？（基本题，第1、2、3、4节）
答：半导体存储器可分类为：ROM 、RAM 和Flash 存储器。
ROM 属于非易失性存储器，断电后所存数据不丢失。ROM 又可分为：掩膜ROM 、PROM 、EPROM 和EEPROM 。掩模ROM 和PROM 是一次性编程的，EPROM 和EEPROM 是可以重复编程的。掩模ROM 、PROM 和EPROM 在正常工作时，所存数据是固定不变的，只能读出，不能写入。只有EEPROM 在正常工作时所存数据是可以读出，也可以写入。
RAM 也称为读/写存储器，是易失性存储器，断电后所存数据全部丢失。在正常工作时可以随时读出，也可以随时写入，因而使用灵活，读写方便。RAM 分静态（SRAM ）和动态（DRAM ）存储器，它们的不同的特点是：DRAM 需要刷新电路保存数据，而SRAM 不需要。
Flash 闪存是理想的大容量、非易失性和可读可写的存储器，且存储速度较快，读写方便。所存数据在没有电源的情况下可以无限定地保存下来。
8．2 ROM和RAM的主要区别是什么？它们各适用于哪些场合？（基本题，第1、2、3节）答：ROM和RAM的主要区别是：ROM属于非易失性存储器，断电后所存数据不丢失；而RAM是易失性存储器，断电后所存数据全部丢失。
ROM通常用来存放不需要经常修改的程序或数据，如计算机系统中的BIOS程序、系统监控程序、显示器字符发生器中的点阵代码等。
静态RAM存储电路由于MOS管较多，集成度不高，但不需要刷新电路，外部控制逻辑电路简单，且存取速度比动态RAM快，因而通常用作微型计算机系统中的高速缓存(Cache)。
动态RAM与静态RAM相比，其基本存储单元所用的MOS管少，存储密度高、功耗低。但存取速度比静态RAM慢，需要定时刷新。但由于DRAM的高存储密度、低功耗及价格便宜等突出优点，使之非常适用于在需要大容量的系统中用作主存储器。现代计算机均采用各种类型的DRAM作为可读写主存。
8．３静态存储器SRAM和动态存储器DRAM在电路结构和读写操作上有何不同？
（基本题，第、2、3节）
答：SRAM和DRAM在电路结构上的不同是：DRAM电路中有刷新电路，而SRAM 没有。这是因为DRAM电路是利用栅极电容保存信息的，而电容存在漏电效应，为保证信息不因漏电丢失，所以必须定期对电路进行刷新。
SRAM和DRAM的读/写操作由CS片选信号、WE读/写信号（和OE输出允许信号）控制。当CS=0时，RAM为正常工作状态，若WE=1，则执行读操作，存储单元里的数据将送到输入/输出端上；若WE=0，则执行写操作，加到输入/输出端上的数据将写入存储单元；当CS=1时，RAM的输入/输出端呈高阻状态，即不能对RAM进行读/写操作。所不同的是对于动态存储器DRAM的每一次的读/写操作实质上是对单管动态存储电路信息的一次恢复或增强。
8．4 说明Flash Memory有何特点和用途。它和其它存储器比较有什么不同？（基本题，第4节）
答：Flash Memory是一种具有较高存储容量、较低价格、可在线擦除与编程的新一代读写存储器，从基本工作原理上看，闪存属于ROM型存储器，但由于它又可以随时改写其中的信息，所以从功能上看，它又相当于随机存储器RAM。从这个意义上说，传统的ROM与RAM的界限和区别在闪存上已不明显。它的这些独特性能使其广泛应用于包括嵌入式系统、仪器仪表、汽车器件以及数码影音产品中。
Flash Memory和其它存储器比较其不同点可通过下表体现：
9
8．5 某台计算机系统的内存储器设置有20位的地址线，16位的并行输入/输出端，试计算它的最大存储容量？（基本题，第1节）
答：它的最大存储容量为：220×16位=1M×16位
8．6 试用4片2114（1024×4位的RAM）和3-8译码器组成4096×4位的存储器。
解：将4片2114扩展成4096×4位的存储器，只须字扩展，位不变，地址线为12个，其中低10位作为2114的地址输入。由于译码器要求采用3-8译码器，故译码器的地址输入端只有两位A10A11，高位设置为0，另外的3个控制信号应如图所示。（综合题，第5节）
8．7 试用4片2114 RAM连接成2K×8位的存储器。（综合题，第5节）解：将4片2114扩展成2K×8位的存储器，字位均需扩展，即先进行位扩展，再进行字扩展。位扩展时，将4片2114分成2组，每组2片，2片2114的地址线、W
R/、CS 均连在一起，数据输入/输出线并行作为输入/输出线；再将2组进行字扩展，扩展时，地
10
11
址线的低10位与2组的地址线相连，高位地址接其中一组的片选，再经一非门接另一组的片选，所有的2114的W R/接在一起，2组的数据输入/输出线对应连在一起作为扩展后的数据输入/输出线。
8．８ PROM 实现的组合逻辑函数如图P8．8所示。（综合题，第3节） 分析：（1）说明当ABC 取何值时，函数F 1=F 2=1；
（2） 当ABC 取何值时，函数F 1=F 2=0。
解：根据PROM 的点阵图可写出输出函数：
F 1= m 0+m 1+m 3+m 5 F 2= m 3+m 5 +m 6+m 7
可知（1）当ABC=011或ABC=101时，F 1=F 2=1
图P8．8
（2）当ABC=010或ABC=100时，F 1=F 2=0
8．9 用PROM 实现全加器，画出阵列图，确定PROM 的容量。（综合题，第1、3节） 解：列全加器真值表如下
根据真值表可得输出函数 S i = m 1+m 2+m 4+m 7
C i+1= m 3+m 5+m 6+m 7
其点阵图如下，PROM 的容量为8×2位。
8．10 用PROM 实现下列多输出函数，画出阵列图。（综合题，第3节） F 1=D C B +C B A +C B A +BD A +ABD
F 2=D B +D B A +D C A +D B A +D C B A F 3=D C B A +D C A +D C AB +CD B A +C B A F 4= ACD +D B +BD
解：由于PROM 实现的逻辑函数的形式为最小项形式，首先将输出函数转化成最小项形式，即有：
F 1=D C B +C B A +C B A +BD A +ABD=∑m （0，2，3，7，10，11，14，15）
F 2=D B +D B A +D C A +D B A +D C B A =∑m （0，2，4，6，9，10，11，12，14） F 3=D C B A +D C A +D C AB +CD B A +C B A =∑m （1，5，10，11，12，） F 4=ACD +D B +BD =∑m （0，2，5，7，8，10，11，13，15） 故可选用16×4位的PROM ，如图习题8．10点阵图所示。
8．11 PAL器件的结构有什么特点？（基本题，第6节）
答：PAL器件的结构由可编程的与阵列、固定的或阵列和可编程的输出逻辑电路三部分组成。其输出逻辑可分为多种输出及反馈电路，因而构成了各种型号的PAL器件。根据PAL器件的输出结构和反馈电路的不同，可将它们大致分成专用输出结构、可编程输入/
输出结构、寄存器输出结构、异或输出结构等几种类型。在实际应用中，可根据具体的要求不同，选用不同的输出结构的PAL器件。
8．12 描述PAL与PROM、EPROM之间的区别。（综合题，第3、6节）答：区别是PROM和EPROM由固定的与阵列和可编程的或阵列构成，而PAL是由可编程的与阵列、固定的或阵列和可编程输出逻辑电路三部分组成，因此PROM和EPROM 只能实现组合逻辑电路，而PAL由于有可编程的输出逻辑电路，不仅可以实现组合逻辑电路，而且可以实现时序逻辑电路。
8．13 任何一个组合逻辑电路都可以用一个PAL来实现吗？为什么？（基本题，第6节）答：不可以，一个PAL的输入变量是一定的，所以PAL的应用受输入变量的限制。8．14 选用适当的PAL器件设计一个3位二进制可逆计数器。当X=0时，实现加法计数；
当X=1时，实现减法计数。（综合题，第6节）
解：3位二进制可逆计数器是一个时序逻辑电路，且有3个输出，故选用PAL16R4较合适。根据要求，3位二进制可逆计数器的状态表如下：
13
14
由状态表可得次态方程：
Q 2 n+1=012012020122Q Q Q X +Q Q Q X +Q XQ +Q Q Q +1Q Q X Q 1 n+1=012010101Q Q Q X +Q Q X +Q Q X +Q Q X
Q 0 n+1=0Q
由于PAL16R4的输出端设置为反相三态缓冲器，故次态方程应取反，则有： D 2=2Q n+1= 0112010101Q XQ +Q XQ +Q Q X +Q Q X +Q Q X D 1=1Q n+1=0120120201212Q Q Q X +Q Q XQ +Q Q X +Q Q Q +Q Q X
D 0=0Q n+1=Q 0
其电路图如习题8．14电路图所示。
8．15 为什么GAL 能取代大多数的PAL 器件？（基本题，第7节）
答： 这是因为GAL 的输出结构配置了输出逻辑宏单元OLMC （Output Logic Macro Cell ），用户可以通过编程选择输出结构，它既可以编程为组合逻辑电路输出，又可以编程为寄存器输出；既可以输出低电平有效，又可以输出高电平有效等等。这样GAL 器件就可以在功能上通过编程代替PAL 的各种输出结构。
8．16 试用GAL16V8实现一个8421码十进制计数器。（综合题，第7节）
解：8421码十进制计数器的状态表如下所示：
根据状态表可得次态方程： Q 3n+1=012013Q Q Q +Q Q Q
Q 2 n+1=01201212Q Q Q +Q Q Q +Q Q Q 1 n+1=01301Q Q Q +Q Q Q 0 n+1=0Q
进位输出函数： C=Q 3Q 0
考虑计数器的实用性，增加了清零、送数功能，修改后的状态方程为：
Q 3n+1=（012013Q Q Q +Q Q Q ）CLR +LD 3
Q 2 n+1=（01201212Q Q Q +Q Q Q +Q Q ）CLR +LD 2 Q 1 n+1=（01301Q Q Q +Q Q ）CLR +LD 1
Q 0 n+1=0Q CLR +LD 0
进位输出函数： C=Q 3Q 0 CLR
上式中，CLR 为清零信号，LD 为置数信号。 适用于FM 软件规范的用户源文件如下：
GAL16V8
DECIMAL COUNTER WU AND SHE COUNT CLK CLR LD3 LD2 LD1 LD0 NC NC NC GND OE NC NC NC Q0 Q1 Q2 Q3 C VCC ；EQUATIONS Q3：=Q3*/Q1*/Q0*/CLR+Q2*Q1*Q0*/CLR+LD3 Q2：=Q2*/Q1*/CLR+/Q2*Q1*Q0*/CLR +Q2*Q1*/Q0+LD2 Q1：=Q1*/Q0*/CLR+/Q3*/Q1*Q0+LD1 Q0：=/Q0*/CLR+LD0 C ：=Q3* Q0*/CLR C ．OE=VCC DESRIPTION
实现8421码十进制计数器的引脚配置如习题8．16引脚配置所示。其具体的实现过程，请参考相应的GAL 应用资料。
Q
2
习题8．16引脚配置
习题8．14 电路图
16
第三章存储系统习题参考答案1.有一个具有20位地址和32位字长的
第三章存储系统习题参考答案 1．有一个具有20位地址和32位字长的存储器，问： （1）该存储器能存储多少个字节的信息？ （2）如果存储器由512K×8位SRAM芯片组成，需要多少芯片？ （3）需要多少位地址作芯片选择？ 解：（1）∵ 220= 1M，∴ 该存储器能存储的信息为：1M×32/8=4MB （2）（1000/512）×（32/8）= 8（片） （3）需要1位地址作为芯片选择。 2. 已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M×8位的DRAM芯片组成该机所允许的最大主存空间，并选用模块板结构形式，问：（1）每个模块板为16M×64位，共需几个模块板？ （2）个模块板内共有多少DRAM芯片? （3）主存共需多少DRAM芯片? CPU如何选择各模块板？ 解：(1). 共需模块板数为m： m=÷224=4(块) (2). 每个模块板内有DRAM芯片数为n: n=(224/222) ×(64/8)=32 (片) (3) 主存共需DRAM芯片为：4×32=128 (片) 每个模块板有32片DRAM芯片，容量为16M×64位，需24根地址线(A23~A0)完成模块板内存储单元寻址。一共有4块模块板，采用2根高位地址线(A25~A24)，通过2：4译码器译码产生片选信号对各模块板进行选择。 3．用16K×8位的DRAM芯片组成64K×32位存储器，要求： (1) 画出该存储器的组成逻辑框图。 (2) 设存储器读/写周期为0.5μS, CPU在1μS内至少要访问一次。试问采用哪种刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷
新一遍所需的实际刷新时间是多少？ 解：（1）组成64K×32位存储器需存储芯片数为 N=（64K/16K）×（32位/8位）=16（片） 每4片组成16K×32位的存储区，有A13-A0作为片内地址，用A15 A14经2：4译码器产生片选信号，逻辑框图如下所示： （2）依题意，采用异步刷新方式较合理，可满足CPU在1μS内至少访问内存一次的要求。 设16K×8位存储芯片的阵列结构为128行×128列，按行刷新，刷新周期T=2ms，则异步刷新的间隔时间为： 则两次刷新的最大时间间隔发生的示意图如下 可见，两次刷新的最大时间间隔为ｔｍａｘ ｔｍａｘ＝15.5-0.5=15 (μS) 对全部存储单元刷新一遍所需时间为t R t R ＝0.5×128=64 (μS)
第四章存储器管理23答案)
第四章存储器管理23答案） 第四章存储器管理 学号姓名 一、单项选择题 存储管理的目的是（方便用户和提高内存利用率）。 外存（如磁盘）上存放的程序和数据（必须在CPU访问之前移入内存）。 当程序经过编译或者汇编以后，形成了一种由机器指令组成的集合，被称为（目标程序） 4、可由CPU调用执行的程序所对应的地址空间为（物理地址空间）。 5、经过（动态重定位），目标程序可以不经过任何改动而装入物理内存单元。 6、若处理器有32位地址，则它的虚拟地址空间为（4GB ）字节。 7、分区管理要求对每一个作业都分配（地址连续）的内存单元。 8、（对换技术）是指将作业不需要或暂时不需要的部分移到外存，让岀内存空间以调入其他所需数据。 9、虚拟存储技术是（补充相对地址空间的技术）。 10、虚拟存储技术与（分区管理）不能配合使用。 11、以下存储管理技术中，支持虚拟存储器的技术是（对换技术）。 12、在请求页式存储管理中，若所需页面不在内存中，则会引起（缺页中断）。 13、在分段管理中，（以段为单位分配，每段是一个连续存储区）。 14、段页式存储管理汲取了页式管理和段式管理的长处，其实现原理结合了页式和段式管理的基本思想，即（用分段方法来分配 和管理用户地址空间，用分页方法来管理物理存储空间）。 15、段页式管理每取一次数据，要访问（3）次内存。 16、碎片现象的存在使得（内存空间利用率降低）。 下列（段页式管理）存储管理方式能使存储碎片尽可能少，而且使内存利用率较高。系统抖动是指（刚被调岀的页面又立刻被调入所形成的频繁调入调岀现象）。 在请求分页系统中，LRU算法是指（近期最长时间以来没被访问的页先淘汰）。 为了实现存储保护，对共享区域中的信息（只可读，不可修改）。 21、单一连续存储管理时，若作业地址空间大于用户空间，可用（覆盖技术）把不同时工作的段轮流装入主存区执行。 动态重定位是在作业的（执行过程）中进行的。
存储器相关习题
预览： 计算机组成原理——习题与解析第四章存储器系统邵桂芳 4.2半导体存储器 4.2.1填空题 1. 计算机中的存储器是用来存放__①___的, 随机访问存储器的访问速度与___② ___无关。答案:①程序和数据②存储位置 2. 对存储器的访问包括______和________两类。 答案:①读②写 3. 计算机系统中的存储器分为__①___和___②____。在CPU 执行程序时,必须将指令存在____③____中。 答案:①内存②外存③内存 4. 主存储器的性能指标主要是①、②、存储周期和存储器带宽。 答案:①存储容量②存取时间 5. 存储器中用①来区分不同的存储单元, 1GB=②KB 。 答案:①地址②1024X1024(或220) 6. 半导体存储器分为①、②、只读存储器(ROM)和相联存储器等。 答案:①静态存储器(SRAM) ②动态存储器(DRAM) 7. RAM 的访问时间与存储单元的物理位置①,任何存储单元的内容都能被② 答案:①无关②随机访问 8. 存储揣芯片由①、②、地址译码和控制电路等组成。 答案:①存储体②读写电路 9. 地址译码分为①方式和②方式。 答案:①单译码②双译码 10.双译码方式采用①个地址译码器,分别产生②和③信号。 答案:①两②行选通③列选通 11.若RAM 芯片内有1024个单元,用单译码方式,地址译码器将有①条输出线;用双译码方式,地址译码器有②条输出线。 答案:①1024 ②64 12. 静态存储单元是由晶体管构成的①, 保证记忆单元始终处于稳定状态, 存储的信息不需要②。 答案:①双稳态电路②刷新(或恢复) 13.存储器芯片并联的目的是为了①,串联的目的是为了②。 答案:①位扩展②字节单元扩展 14.计算机的主存容量与①有关,其容量为②。 答案:①计算机地址总线的根数②2地址线数 15.要组成容量为4MX8位的存储器, 需要①片4MXl 位的存储器芯片并联, 或者需要②片1MX3的存储器芯片串联。 答案:①8 ② 4 16.内存储器容量为256K 时,若首地址为00000H ,那么末地址的十六进制表示是 答案:3FFFFH 17.主存储器一般采用①存储器件,它与外存比较存取速度②、成本③。 答案:①半导体②快③高 18.三级存储器系统是指______这三级: 答案:高缓、内存、外存 预览：
存储器作业参考答案
第四章存储器作业 一、选择题 1、与外存相比,内存的特点就是( ) A、容量小、速度快、成本高 B、容量小、速度快、成本低 C、容量大、速度快、成本高 D、容量大、速度快、成本低 2、某EPROM芯片上有19条地址线A0~A18,它的容量为( )。 A.128K B.256K C.512K D.1024K 3、下面列出的四种存储器中,易失性存储器就是( ) A.RAM B.ROM C.PROM D.CD-ROM 4、主存储器的性能指标主要有主存容量、存取速度、可靠性与( ) A、存储器存取时间 B、存储周期时间 C、存储器产品质量 D、性能/价格比 5、用一片EPROM芯片构成系统内存,其地址范围为F0000H～F0FFFH,无地址重叠,该内存的存储容量为( ) A.2KB B.4KB C.8KB D.16KB 6、计算机中地址的概念就是内存储器各存储单元的编号,现有一个32KB的存储器,用十六进制对它的地址进行编码,则编号可从0000H到( )H。 A.32767 B.7FFF C.8000 D.8EEE 7、若存储器中有1K个存储单元,采用单译码方式时需要译码输出线数为( ) A.1024 B.10 C.32 D.64 8、内存储器与中央处理器( ) A.可以直接交换信息 B.不可以直接交换信息 C.不可以交换信息 D.可以间接交换信息 9、某存储器容量为32K×16位,则( ) A.地址线为16根,数据线为32根 B.地址线为32根,数据线为16根 C.地址线为15根,数据线为16根 D.地址线为15根,数据线为32根 10、下列存储器中哪一种存取速度最快( ) A.SRAM B.DRAM C.EPROM D.磁盘
第7章_微型计算机存储器习题参考答案
计算机存储器 7.1 一个微机系统中通常有哪几级存储器？它们各起什么作用？性能上有什么特点？ 答：一个微机系统中通常有3级存储器结构：高速缓冲存储器、内存储器和辅助存储器。 高速缓冲存储器简称快存，是一种高速、小容量存储器，临时存放指令和数据，以提高处理速度。 内存存取速度快，CPU可直接对它进行访问，用来存放计算机运行期间的大量程序和数据。 辅存存储容量大，价格低，CPU不能直接进行访问，通常用来存放系统程序、大型文件及数据库等。 7.2 半导体存储器分为哪两大类？随机存取存储器由哪几个部分组成？ 答：根据存取方式的不同，半导体存储器可分为随机存取存储器RAM和只读存储器ROM 两类。其中随机存取存储器主要由地址译码电路、存储体、三态数据缓冲器和控制逻辑组成。 7.3 什么是SRAM，DRAM，ROM，PROM，EPROM和EEPROM？ 答：SRAM：静态随机存取存储器；DRAM：动态随机存取存储器；ROM：掩膜只读存储器；PROM：可编程的只读存储器；EPROM：可擦除可编程只读存储器；EEPROM：用电可擦除可编程只读存储器。 7.4 常用的存储器片选控制方法有哪几种？它们各有什么优缺点？ 答：常用的存储器片选控制译码方法有线选法、全译码法和部分译码法。 线选法：当存储器容量不大、所使用的存储芯片数量不多、而CPU寻址空间远远大于存储器容量时，可用高位地址线直接作为存储芯片的片选信号，每一根地址线选通一块芯片，这种方法称为线选法。直观简单，但存在地址空间重叠问题。 全译码法：除了将低位地址总线直接与各芯片的地址线相连接之外，其余高位地址总线全部经译码后作为各芯片的片选信号。采用全译码法时，存储器的地址是连续的且唯一确定，即无地址间断和地址重叠现象。 部分译码法：将高位地址线中的一部分进行译码，产生片选信号。该方法常用于不需要全部地址空间的寻址、采用线选法地址线又不够用的情况。采用部分译码法存在地址空间重叠的问题。 7.5 动态RAM为什么要进行定时刷新？EPROM存储器芯片在没有写入信息时，各个单元的内容是什么？ 答：DRAM的基本存储电路利用电容存储电荷的原理来保存信息，由于电容上的电荷会逐渐泄漏，因此对DRAM必须定时进行刷新，使泄漏的电荷得到补充。 EPROM存储器芯片在没有写入信息时，各个单元的内容是1。 7.6 某SRAM的单元中存放有一个数据如5AH，CPU将它读取后，该单元的内容是什么？答：5AH。 7.7 下列ROM芯片各需要多少个地址输入端？多少个数据输出端？ （1）16×4位（2）32×8位
存储器 练习题答案
一、选择题 1、存储器和CPU之间增加Cache的目的是( )。 A. 增加内存容量 B. 提高内存的可靠性 C. 解决CPU与内存之间速度问题 D.增加内存容量，同时加快存取速度 2、常用的虚拟存储系统由（）两级存储器组成，其中辅存是大容量的磁表面存储器。 A 主存-辅存 B 快存-主存 C 快存-辅存 D 通用寄存器-主存 3、双端口存储器所以能高速进行读/ 写，是因为采用（）。A．高速芯片B．两套相互独立的读写电路 C．流水技术D．新型器件 4、在下列几种存储器中，CPU可直接访问的是（）。 A. 主存储器 B. 磁盘 C. 磁带 D. 光盘 5、SRAM芯片，存储容量为64K×16位，该芯片的地址线和数据线数目为（）。 A．64，16 B．16，16 C．64，8 D．16，64。 6、采用虚拟存储器的主要目的是（）。 A．扩大主存储器的存储空间，并能进行自动管理和调度B．提高主存储器的存取速度 C．提高外存储器的存取速度 D．扩大外存储器的存储空间
7、双端口存储器在（）情况下会发生读/写冲突。 A. 左端口与右端口的地址码不同 B. 左、右端口的地址码相同 C. 左、右端口的数据码相同 D. 左、右端口的数据码不同 8、计算机系统中的存储器系统是指（）。 A RAM存储器 B ROM存储器 C 主存储器D主存储器和外存储器 9、某计算机字长32位，其存储容量为4MB，若按半字编址，它的寻址范围是（）。 A 0~4MB-1 B 0~2MB-1 C 0~2M-1 D 0~1M-1 10、某一SRAM芯片，采用地址线与数据线分离的方式，其容量为512×8位，除电源和接地端外，该芯片引出线的最小数目应是（）。 A 23 B 25 C 50 D 19 11、以下四种类型的半导体存储器中，以传输同样多的字为比较条件，则读出数据传输率最高的是（）。 A DRAM B SRAM C FLASH ROM D EPROM 12、计算机的存储器采用分级存储体系的目的是（）。A．便于读写数据B．减小机箱的体积
2015 2016 01 存储器练习题 带参考答案
2015-2016-01-存储器练习题. 带参考答案
A 存储器的读出时间 B 、存储器的写 一、选择题（75+7题） 1、 计算机系统中的存储器系统是指（D ）。 A RAM 存储器 B 、ROM 存储器 C 主存储器 D 、主存储器和外存储器 2、 存储器是计算机系统中的记忆设备，它主要 用来（C ）。 A 、存放数据 B 、存放程序 放数据和程序 D 存放微程序 3、 存储单元是指（B ）。 A 、存放一个二进制信息位的存储元 存放一个机器字的所有存储元集合 C 存放一个字节的所有存储元集合 存放 两个字节的所有存储元集合 4、 计算机的存储器米用分级存储体系的主要目 的是（D ）。 A 便于读写数据 C 便于系统升级 价格 和存取速度之间的矛盾 B 、 B 、减小机箱的体积 D 解决存储容量、
5、存储周期是指（C ）。 A存储器的读出时间B、存储器的写
入时间 C存储器进行连续读和写操作所允许的最短时间间隔 D存储器进行连续写操作所允许的最短时间间隔 6、和外存储器相比，内存储器的特点是（C ） A容量大，速度快，成本低 大，速度慢，成本高 C容量小，速度快，成本高小，速度快，成本低 7、某计算机字长16位，它的存储容量按字编址，那么它的寻址范围是B、容量D容量 A、0 ?64K B、0 ?32K D 0?32KB &某SRAM芯片，其存储容量为 芯片的地址线和数据线数目为（ A 64,16 B、16,64 16,16 9、某DRAM芯片，其存储容量为芯片的地址线和数据线数目为（ A 8,512 B、512,8 19，8 （B C、 64K若 ）。 0 ? 64K B 64KX 16 位， D ）。 C 64,8 512KX8 位， D ）。 C 18,8 D 、
第4章存储器管理练习答案
第四章存储器管理 一、单项选择题 1、存储管理的目的是（C ）。 A.方便用户 B.提高内存利用率 C.方便用户和提高内存利用率 D.增加内存实际容量 2、在（ A）中，不可能产生系统抖动的现象。 A.固定分区管理 B.请求页式管理 C.段式管理 D.机器中不存在病毒时 3、当程序经过编译或者汇编以后，形成了一种由机器指令组成的集合，被称为（B ）。 A.源程序 B.目标程序 C.可执行程序 D.非执行程序 4、可由CPU调用执行的程序所对应的地址空间为（D ）。 A.符号名空间 B.虚拟地址空间 C.相对地址空间 D.物理地址空间 5、存储分配解决多道作业[1C]划分问题。为了实现静态和动态存储分配，需采用地址重定位，即把[2C]变成[3D]，静态重定位由[4D]实现，动态重定位由[5A]实现。 供选择的答案： [1]：A 地址空间 B 符号名空间 C 主存空间 D 虚存空间 [2]、[3]： A 页面地址 B 段地址 C 逻辑地址 D 物理地址 E 外存地址 F 设备地址 [4]、[5]： A 硬件地址变换机构 B 执行程序 C 汇编程序 D 连接装入程序 E 调试程序 F 编译程序 G 解释程序 6、分区管理要求对每一个作业都分配（A ）的内存单元。 A.地址连续 B.若干地址不连续 C.若干连续的帧 D.若干不连续的帧 7、（C ）存储管理支持多道程序设计，算法简单，但存储碎片多。 A.段式 B.页式 C.固定分区 D.段页式 8、处理器有32位地址，则它的虚拟地址空间为（ B）字节。 A.2GB B.4GB C.100KB D.640KB 9、虚拟存储技术是（ A）。 A.补充内存物理空间的技术 B.补充相对地址空间的技术 C.扩充外存空间的技术 D.扩充输入输出缓冲区的技术 10、虚拟内存的容量只受（ D）的限制。 A.物理内存的大小 B.磁盘空间的大小 C.数据存放的实际地址 D.计算机地址字长 11、虚拟存储技术与（A ）不能配合使用。 A.分区管理 B.动态分页管理 C.段式管理 D.段页式管理
第3章存储器作业(答案)
第3章存储器作业 一、用全译码法设计一个12KB的主存储器系统。其低8KB为EPROM芯片，选用2片4K×8的2732A 芯片。高4KB为SRAM芯片，选用2片2K×8位的6116芯片。主存储器系统的地址范围为0000H~2FFFH。①给出4个芯片各自的地址范围；②画出CPU与存储芯片的连接图。 主存储器系统低8KB用2片4K×8的2732A芯片 第1片地址范围为：0000H~0FFFH（4KB)。第2片地址范围为：1000H~1FFFH（4KB)。 主存储器系统高4KB用2片2K×8位的6116芯片。 第1片地址范围为：2000H~27FFH（2KB)。第2片地址范围为：2800H~2FFFH（2KB)。二、设在直接映像的Cache中，主存地址的区号5位，块号3位，CPU访存过程中，依次访问主存单元 高8位地址为：00010110，00011010，00010110，00011010，00010000，00000011，00010000，00010010。 要求写出每次访问后Cache中的内容。
三、某计算机中，已知配有一个地址空间为0000H~3FFFH的ROM区域采用16K×8的EPROM。再 用一种SRAM芯片(8K×8)形成32K×16的RAM区域，起始地址为8000H。假设RAM芯片有 片选CS和WE信号控制，CPU的地址总线为A15-A0，数据总线为D15-D0，控制信号为R/W(读/写)等，要求： (1)画出地址译码方案； (2)将ROM与RAM同CPU连接。 解：ROM区地址范围0000—3FFFH 片内地址需要14根地址线. A0~A13 构成ROM需要的EPROM= （16K/16K ）×（16/8）=1（组字扩展）×2（片字扩展） 构成RAM需要的SRAM=(32K/8K) ×(16/16)=5(组字扩展) ×1(片位扩展) 片内地址需要A0~A12 13根地址线 将CPU的A0~A12并接到每个芯片的片内地址A0~A12，用CPU的高3位地址A13~A15进行地址译码作为每个存储芯片的片选，由于A13是ROM的地址重复参加译码产生Y0，Y1两个译码输出，故用一与门，这样无论A13=0还是A13=1，都会选中同一片ROM。整个地址分配如下：
2015-2016-01存储器练习题带参考答案讲解
存储器练习题参考答案 一、选择题（75+7题） 1、计算机系统中的存储器系统是指( D )。 A、RAM存储器 B、ROM存储器 C、主存储器 D、主存储器和外存储器 2、存储器是计算机系统中的记忆设备，它主要用来( C )。 A、存放数据 B、存放程序 C、存放数据和程序 D、存放微程序 3、存储单元是指( B )。 A、存放一个二进制信息位的存储元 B、存放一个机器字的所有存储元集合 C、存放一个字节的所有存储元集合 D、存放两个字节的所有存储元集合 4、计算机的存储器采用分级存储体系的主要目的是( D )。 A、便于读写数据 B、减小机箱的体积 C、便于系统升级 D、解决存储容量、价格和存取速度之间的矛盾 5、存储周期是指( C )。 A、存储器的读出时间 B、存储器的写入时间 C、存储器进行连续读和写操作所允许的最短时间间隔 D、存储器进行连续写操作所允许的最短时间间隔 6、和外存储器相比，内存储器的特点是( C )。 A、容量大，速度快，成本低 B、容量大，速度慢，成本高 C、容量小，速度快，成本高 D、容量小，速度快，成本低 7、某计算机字长16位，它的存储容量64K，若按字编址，那么它的寻址范围是( B )。 A、0～64K B、0～32K C、0～64KB D、0～32KB 8、某SRAM芯片，其存储容量为64K×16位，该芯片的地址线和数据线数目为( D )。 A、64,16 B、16,64 C、64,8 D、16,16 9、某DRAM芯片，其存储容量为512K×8位，该芯片的地址线和数据线数目为( D )。 A、8,512 B、512,8 C、18,8 D、19，8 10、某机字长32位，存储容量1MB，若按字编址，它的寻址范围是( C )。 A、0～1M B、0～512KB C、0～256K D、0～256KB 11、某计算机字长32位，其存储容量为4MB，若按字编址，它的寻址范围是( A )。 A、0～1M B、0～4MB C、0～4M D、0～1MB 12、某计算机字长32位，其存储容量为4MB，若按半字编址，它的寻址范围( C )。 A、0～4MB B、0～2MB C、0～2M D、0～1MB 13、某计算机字长为32位，其存储容量为16MB，若按双字编址，它的寻址范围是( B )。 A、0～16MB B、0～8M C、0～8MB D、0～16MB 14、某SRAM芯片，其容量为512×8位，加上电源端和接地端，该芯片引出线的最小数目应为( D )。 A、23 B、25 C、50 D、19 15、相联存储器是按( C )进行寻址的存储器。 A、地址指定方式 B、堆栈存取方式 C、内容指定方式 D、地址指定与堆栈存取方式结合 16、主存储器和CPU之间增加cache的目的是( A )。 A、解决CPU和主存之间的速度匹配问题 B、扩大主存储器的容量
存储管理习题和答案作业
第5章 一．选择题（40题） 1.主存用来存放__D_。 A.程序 B.数据 C.微程序 D.程序和数据 2.下列存储器中，速度最慢的是_C__。 A.半导体存储器 B.光盘存储器 C.磁带存储器 D.硬盘存储器 3.某一SRAM芯片，容量为16KB×1位，则其地址线有__A__。 A.14根 B.16K根 C.16根 D.32根 4.下列部件中，存取速度最慢的是_B__。 A.光盘存储器 B.CPU存储器 C.软盘存储器 D.硬盘存储器 5.在主存和CPU之间增加Cache的目的是_C__。 A.扩大主存的容量 B.增加CPU中通用寄存器的数量 C.解决CPU和主存之间的速度匹配 D.代替CPU中的寄存器工作 6.计算机的存储器采用分级存储体系的目的是__D_。 A.便于读／写数据 B.减小机箱的体积 C.便于系统升级 D.解决存储容量、价格与存取速度间的矛盾 7.某SRAM芯片，其容量为1KB×8位，加上电源端和接地端后，该芯片的引出线的最少数目应为__A__。 A.23 B.25 C.50 D.20 8.在Cache的地址映射中，若主存中的任意一块均可映射到Cache内的任意一块的位置上，则这种方法称为__A__。 A.全相联映射 B.直接映射 C.组相联映射 D.混合映射 9.处理机有32位地址，则它的虚拟地址空间为_B__字节。 A.2GB B.4GB C.100KB D.640KB 10.虚拟内存的容量只受__D_的限制。 A.物理内存的大小 B.磁盘空间的大小 C.数据存放的实际地址 D.计算机地址字长
11.以下_B__不是段式存储管理系统的优点。 A.方便编程 B.方便内存管理 C.方便程序共享 D.方便对程序保护 12.在可变分区分配方案中，最佳适应法是将空闲块按_C__次序排序。 A.地址递增 B.地址递减 C.大小递增 D.大小递减 13.在分区存储管理方式中，如果在按地址生序排列的未分配分区表中顺序登记了下列未分配分区：1-起始地址17KB，分区长度为9KB；2-起始地址54KB，分区长度为13KB；现有一个分区被释放，其起始地址为39KB，分区长度为 15KB，则系统要_C__。 A.合并第一个未分配分区 B.合并第一个及第二个未分配分区 C. 合并第二个未分配分区 D.不合并任何分区 14.某系统采用基址、限长寄存器的方法来保护进程的存储信息，判断是否越界的公式为__A__。 A.0﹤﹦被访问的逻辑地址﹤限长寄存器的内容 B. 0﹤﹦被访问的逻辑地址﹤﹦限长寄存器的内容 C. 0﹤﹦被访问的物理地址﹤限长寄存器的内容 D. 0﹤﹦被访问的物理地址﹤﹦限长寄存器的内容 15.在段式存储管理系统中，若程序的逻辑地址用24位表示，其中8位表示段号，则每个段的最大长度是_B__。 A.2 8 B.216 C.2 24 D.232 16.把程序地址空间中的逻辑地址转换为内存的物理地址称_B__。 A.加载 B.重定位 C.物理化 D.链接 17.在可变分区系统中，当一个进程撤销后，系统回收其占用的内存空间，回收后造成空闲分区的个数减1的情况是__D_。 A.回收区与空闲区无邻接 B.回收区与上面的空闲区邻接 C.回收区与下面的空闲区邻接 D.回收区与上下两个空闲区邻接 18.动态重定位技术依赖于__D_。 A.装入程序 B.地址变换机制 C.目标程序 D.重定位寄存器 19. 有利于动态链接的内存管理方法是_B__。 A.可变分区管理 B.段式管理 C. 固定分区管理 D.页式管理
第3.2章习题参考答案
第3章习题(有关虚拟存储器的题目)参考答案 16. 下述有关存储器的描述中，正确的是( B、D ) A. 多级存储体系由Cache、主存和虚拟存储器构成 B. 存储保护的目的是：在多用户环境中，既要防止一个用户程序出错而破坏系统软件或其它用户程序，又要防止用户访问不是分配给他的主存区，以达到数据安全与保密的要求。 C. 在虚拟存储器中，外存和主存以相同的方式工作，因此允许程序员用比主存空间大得多的外存空间编程。 D. Cache和虚拟存储器这两种存储器管理策略都利用了程序的局部性原理。18．虚拟段页式存储管理方案的特性为( D ) A.空间浪费大、存储共享不易、存储保护容易、不能动态连接。 B.空间浪费小、存储共享容易、存储保护不易、不能动态连接。 C.空间浪费大、存储共享不易、存储保护容易、能动态连接。 D.空间浪费小、存储共享容易、存储保护容易、能动态连接。 19. 某虚拟存储器采用页式存储管理，使用LRU页面替换算法，若每次访问在一个时间单位内完成，页面访问序列如下：1、8、1、7、8、2、7、2、1、8、3、8、2、1、3、1、7、1、3、7。已知主存只允许放4个页面，初始状态时4个页面是全空的，则页面失效次数是___6____。 解答过程： LRU算法的思想：每页设置一个计数器，每次命中一页，该页对应的计数器清零，其他各页的计数器加1；需要替换时，将计数值最大的页换出，所以，对应的访 20. 主存容量为4MB，虚存容量为1GB，则虚拟地址和物理地址各为多少位?如页面大小为4KB，则页表长度是多少? 解： 主存容量为4MB，物理地址22位 虚存容量为1GB，虚拟地址30位 页表长度，即页面数=1GB/ 4KB=218=256K
第4章-存储器管理练习答案
第4章-存储器管理练习答案
第四章存储器管理 一、单项选择题 1、存储管理的目的是（C ）。 A.方便用户 B.提高内存利用率 C.方便用户和提高内存利用率 D.增加内存实际容量 2、在（ A）中，不可能产生系统抖动的现象。 A.固定分区管理 B.请求页式管理 C.段式管理 D.机器中不存在病毒时 3、当程序经过编译或者汇编以后，形成了一种由机器指令组成的集合，被称为（B ）。 A.源程序 B.目标程序 C.可执行程序 D.非执行程序 4、可由CPU调用执行的程序所对应的地址空间为（D ）。 A.符号名空间 B.虚拟地址空间 C.相对地址空间 D.物理地址空间 5、存储分配解决多道作业[1C]划分问题。为了实现静态和动态存储分配，需采用地址重定位，即把[2C]变成[3D]，静态重定位由[4D]实现，动态重定位由[5A]实现。 供选择的答案：
[1]：A 地址空间 B 符号名空间 C 主存空间 D 虚存空间 [2]、[3]： A 页面地址 B 段地址 C 逻辑地址 D 物理地址 E 外存地址 F 设备地址 [4]、[5]： A 硬件地址变换机构 B 执行程序 C 汇编程序 D 连接装入程序 E 调试程序 F 编译程序 G 解释程序 6、分区管理要求对每一个作业都分配（A ）的内存单元。 A.地址连续 B.若干地址不连续 C.若干连续的帧 D.若干不连续的帧 7、（C ）存储管理支持多道程序设计，算法简单，但存储碎片多。 A.段式 B.页式 C.固定分区 D.段页式 8、处理器有32位地址，则它的虚拟地址空间为（ B）字节。 A.2GB B.4GB C.100KB D.640KB 9、虚拟存储技术是（ A）。 A.补充内存物理空间的技术 B.补充相对地址空间的技术
存储器管理练习及参考答案
存储器管理练习及参考答案 一、单项选择题： 1、存储管理的目的是（ C ）。 A.方便用户 B.提高主存空间的利用率 C.方便用户和提高主存空间的利用率 D.增加主存实际容量 2、（ A ）存储管理不适合多道程序设计。 A.单一连续分区 B.固定分区存储管理 C.可变分区存储管理 D.页式存储管理 3、静态重定位是在作业的（B ）进行的，动态重定位是在作业的（ D ）进行的。 A.编译过程中 B.装入过程中 C.修改过程中 D.执行过程中 4、提高主存利用率主要是通过（ A ）实现的。 A.内存分配 B.内存保护 C.地址映射 D.内存扩充 5、多道程序环境中，使每道程序能在不受干扰的环境下运行，主要是通过（C ）功能实现的。 A.内存分配 B.地址映射 C.内存保护 D.内存扩充 6、最佳适应分配算法的空闲区是（B ）。 A.按大小递减顺序排序 B.按大小递增顺序排序 C.按地址由小到大排列 D.按地址由大到小排列 7、地址重定位的对象是（B ）。 A.源程序 B.目标程序 C.编译程序 D.汇编程序 8、采用可变分区存储管理方式管理主存时，使用移动技术可以（B ）。 A.加快作业执行速度 B.集中分散的空闲区 C.扩大主存容量 D.加快地址转换 9、如下存储管理方式中，（A ）一般采用静态重定位方式进行逻辑地址到物理地址的转换。 A.固定分区存储管理方式 B.段式存储管理方式 C.可变分区存储管理方式 D.页式存储管理方式 10、很好地解决了内存零头问题的存储管理方法是（ A ）。 A.页式存储管理 B.段式存储管理 C.多重分区管理 D.可变式分区管理 11、设基址寄存器的内容为1000，在采用动态重定位的系统中，当执行指令“Load A,2000”时，操作数的实际地址是（ C ）。 A.1000 B.2000 C.3000 D.4000 12、对主存的研究可归纳为：主存的分配与回收、地址重定位、存储空间的共享与保护、（ B ）。 A.地址映射 B.虚拟存储 C.分区管理 D.物理存储器的扩充 13、地址转换或叫重定位的工作是将（ C ） A.绝对地址转换为逻辑地址 B.逻辑地址转换为浮动地址 C.逻辑地址转换为绝对地址 D.绝对地址转换为浮动地址 14、段式存储管理中，用于记录作业每个分段在主存中的起始地址和长度的是（B ）。 A. 基址寄存器和限长寄存器 B.段表 C. 界限寄存器 D.上、下限寄存器
计算机组成原理第四章课后习题及标准答案-唐朔飞(完整版)
第4章存储器 1．解释概念：主存、辅存、Cache、RＡＭ、SＲAM、DRAＭ、ROＭ、ＰRＯＭ、ＥPROM、EＥPROM、CDRＯM、Flash Memｏry。 答:主存:主存储器,用于存放正在执行的程序和数据。ＣPU可以直接进行随机读写，访问速度较高。 辅存：辅助存储器，用于存放当前暂不执行的程序和数据，以及一些需要永久保存的信息。 Caｃｈe：高速缓冲存储器,介于CPU和主存之间，用于解决ＣPＵ和主存之间速度不匹配问题。 RAM：半导体随机存取存储器，主要用作计算机中的主存。 SRAM:静态半导体随机存取存储器。 DＲAM:动态半导体随机存取存储器。 ROM:掩膜式半导体只读存储器。由芯片制造商在制造时写入内容,以后只能读出而不能写入。 PROM:可编程只读存储器,由用户根据需要确定写入内容,只能写入一次。 EPROM:紫外线擦写可编程只读存储器。需要修改内容时,现将其全部内容擦除，然后再编程。擦除依靠紫外线使浮动栅极上的电荷泄露而实现。 ＥEPRＯＭ:电擦写可编程只读存储器。 CDＲＯM:只读型光盘。 Ｆlasｈ Mｅｍoｒy：闪速存储器。或称快擦型存储器。 2. 计算机中哪些部件可以用于存储信息？按速度、容量和价格/位排序说明。 答:计算机中寄存器、Caｃhe、主存、硬盘可以用于存储信息。 按速度由高至低排序为：寄存器、Ｃache、主存、硬盘; 按容量由小至大排序为：寄存器、Ｃache、主存、硬盘;
按价格/位由高至低排序为:寄存器、Caｃhe、主存、硬盘。 3．存储器的层次结构主要体现在什么地方?为什么要分这些层次?计算机如何管理这些层次？ 答：存储器的层次结构主要体现在Cacｈe－主存和主存-辅存这两个存储层次上。 Ｃaｃhe-主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，ＣＰU访存速度加快,接近于Cａcｈｅ的速度，而寻址空间和位价却接近于主存。 主存－辅存层次在存储系统中主要起扩容作用,即从程序员的角度看，他所使用的存储器其容量和位价接近于辅存，而速度接近于主存。 综合上述两个存储层次的作用，从整个存储系统来看，就达到了速度快、容量大、位价低的优化效果。 主存与CACHＥ之间的信息调度功能全部由硬件自动完成。而主存与辅存层次的调度目前广泛采用虚拟存储技术实现,即将主存与辅存的一部分通过软硬结合的技术组成虚拟存储器，程序员可使用这个比主存实际空间(物理地址空间）大得多的虚拟地址空间(逻辑地址空间)编程,当程序运行时，再由软、硬件自动配合完成虚拟地址空间与主存实际物理空间的转换。因此，这两个层次上的调度或转换操作对于程序员来说都是透明的。 4．说明存取周期和存取时间的区别。 解：存取周期和存取时间的主要区别是:存取时间仅为完成一次操作的时间，而存取周期不仅包含操作时间，还包含操作后线路的恢复时间。即： 存取周期 = 存取时间 + 恢复时间 5. 什么是存储器的带宽？若存储器的数据总线宽度为3２位，存取周期为 200ns,则存储器的带宽是多少? 解:存储器的带宽指单位时间内从存储器进出信息的最大数量。 存储器带宽 = 1/2０0ns ×3２位 = 160Ｍ位/秒 = ２０MB/秒＝5M字／秒注意：字长３２位,不是1６位。（注：1ns=１0-9s）
第五章虚拟存储器-题库及(有答案)
第5章虚拟存储器－选择题参考答案 一、单项选择题 1.【2012统考真题】下列关于虚拟存储器的叙述中,正确的是() A.虚拟存储只能基于连续分配技术 B 虚拟存储只能基于非连续分配技术 C.虚拟存储容量只受外存容量的限制 D.虚拟存储容量只受内存容量的眼制 2.请求分页存储管理中,若把页面尺寸增大一倍而且可客纳的最大页数不变则在程序顺序执行时缺页中断次数 会() A.增加 B 减少 C.不变 D.可能增加也可能减少 3.进程在执行中发生了缺页中断,经操作系统处理后,应让其执行()指令 A.被中断的前一条 B 被中断的那一条 C.被中断的后一条 D.启动时的第一条 4.【2011统考真题】在缺页处理过程中,操作系统执行的操作可能是() Ⅰ.修改页表Ⅱ.磁盘1O Ⅲ.分配页框 A.仅Ⅰ、Ⅱ B.仅Ⅱ C.仅Ⅲ D Ⅰ、Ⅱ和Ⅲ 5.【2013统考真题】若用户进程访问内存时产生缺页,则下列选项中,操作系回 统可能执行的操作是() Ⅰ.处理越界错Ⅱ.置换页Ⅲ.分配内存 A.仅Ⅰ、Ⅱ B 仅Ⅱ、Ⅲ C.仅Ⅰ、Ⅲ D.Ⅰ、Ⅱ和Ⅲ 6.虚拟存储技术是() A.补充内存物理空间的技术 B 补充内存逻辑空间的技术 C.补充外存空间的技术 D.扩充输入/输出缓冲区的技术 7.以下不属于虚拟内存特征的是() A 一次性 B.多次性 C.对换性 D.离散性 8.为使虚存系统有效地发挥其预期的作用,所运行的程序应具有的特性是() A.该程序不应含有过多的O操作 B.该程序的大小不应超过实际的内存容量 C 该程序应具有较好的局部性 D.该程序的指令相关性不应过多 9.()是请求分页存储管理方式和基本分页存储管理方式的区别 A.地址重定向 B 不必将作业全部装入内存 C.采用快表技术 D.不必将作业装入连续区城 10.下面关于请求页式系统的页面调度算法中,说法错误的是() A.一个好的页面调度算法应减少和迎免抖动现象
ch4作业答案
第4章作业 一、选择题 1．cache存储器的内容应与主存储器的相应单元的内容（A） A．保持一致B．可以不一致 C．无关 2．cache存储器的速度应比从主存储器取数据速度（A） A．快B．稍快 C．相等D．慢 3．虚拟存储器的逻辑地址位数比物理地址(A) A．多B．相等 C．少 4．EPROM是指(D) A.读写存储器 B.只读存储器 C.可编程的只读存储器 D.可擦除可编程的只读存储器5．存储器是计算机系统的记忆设备，主要用于(D)。 A.存放程序 B.存放软件 C.存放微程序 D.存放程序和数据 6.在主存和CPU之间增加cache存储器的目的是（C）。 A.增加内存容量 B.提高内存可靠性 C.解决CPU和主存之间的速度匹配 D.增加内存容量，同时加快存取速度7．外存储器与内存储器相比，外存储器（B）。 A.速度快，容量大，成本高 B.速度慢，容量大，成本低 C.速度快，容量小，成本高 D.速度慢，容量大，成本高 8．动态RAM的基本存储器件是（A）。 A.电容 B.触发器 C.字节 D.扇区 9．使用Cache的主要依据是（B）。 A.Cache容量大 B.存储器访问的局部性 C.内存容量不足 D.Cache速度慢
10．对于磁盘存储器来说，如下说法错误的是：（D） A．存储的数据分布在盘片的同心圆上，这些同心圆被称为磁道； B．从磁盘的圆心到磁盘的边缘，磁道上数据的密度逐渐降低； C．对于同一个磁盘，每个磁道上可存储的数据量是相同的； D．磁盘上的任何信息对用户来说都是可以访问的。 11．半导体静态存储器SRAM的存储原理是（A）。 A．依靠双稳态电路B．依靠定时刷新 C．依靠读后再生D．信息不再变化 12．某DRAM芯片，其存储容量为512K×8位，该芯片的地址线和数据线数目为（D）。 A．8，512 B．512，8 C．18，8 D．19，8 13．主存与辅存的区别不包括(A)。 A.是否按字节或字编址 B.能否长期保存信息 C.能否运行程序 D.能否由CPU直接访问 14．某机字长32位，存储容量1MB，若按字编址，它的寻址范围是（C）。A．1MB B．512KB C．256K D．256KB 15．Cache是（C）。 A．主存的一部分 B.为扩大存储容量而设置的 C.为提高存储系统的速度 D.辅助存储器的一部分 16．某存储器芯片的存储容量为8K×8位，则它的地址线和数据线引脚相加的和为（C） A.12 B.13 C.21 D.22 17．存储周期是指（C）。 A．存储器的读出时间B．存储器的写入时间 C．存储器进行连续读和写操作所允许的最短时间间隔 D．存储器进行连续写操作所允许的最短时间间隔
2015-2016-01存储器练习题带参考答案
存储器练习题 参考答案 B 、0 ?512KB C 、0 ?256K D 、0?256KB 32位，其存储容量为 4MB 若按字编址，它的寻址范围是 B 、0 ?4MB C 、0?4M D 0?1MB 32位，其存储容量为 4MB 若按半字编址，它的寻址范围 A 0?4M B B 、0 ?2MB C 0 ?2M D 0 ?1MB 13、 某计算机字长为 32位，其存储容量为16MB 若按双字编址，它的寻址范围是 （B ） ° A 、0?16MB B 、0?8M C 、0?8MB D 0 ?16MB 14、 某SRAM 芯片，其容量为512X8位，加上电源端和接地端， 该芯片引出线的最小数目应 为（D ） ° A 23 B 25 C 50 D 19 15、 相联存储器是按（C ）进行寻址的存储器。 A 、地址指定方式 B 堆栈存取方式 C 内容指定方式 D 地址指定与堆栈存取方式结合 16、 主存储器和 CPU 之间增加cache 的目的是（A ） ° 1、 2、 3、 4、 5、 6、 7、 9、 、选择题（75+7题） 计算机系统中的存储器系统是指 A RAM 存储器 B 、ROM 存储器 C 、主存储器 D 、主存储器和外存储器 存储器是计算机系统中的记忆设备，它主要用来 存放数据和程序 A 、存放数据 B 、存放程序 存储单元是指（B ）° A 、存放一个二进制信息位的存储元 C 存放一个字节的所有存储元集合 C 、 计算机的存储器采用分级存储体系的主要目的是 A 、便于读写数据 C 便于系统升级 存储周期是指（C ）° A 、存储器的读出时间 D 存放微程序 存放一个机器字的所有存储元集合 存放两个字节的所有存储元集合 （D ） ° 减小机箱的体积 解决存储容量、价格和存 取速度之间的矛盾 B 、存储器的写入时间 C 存储器进行连续读和写操作所允许的最短时间间隔 D 存储器进行连续写操作所允许的最短时间间隔 和外 存储器相比，内存储器的特点是 A 、容量大，速度快，成本低 C 容量小，速度快，成 本高 某计算机字长16位，它的存储容量 （C ） ° B 、容量大，速度慢，成本高 D 、容量小，速度快，成本低 64K ,若按字编址，那么它的寻址范围是 A 0?64K B 、0 ?32K 某SRAM 芯片, A 64,16 某DRAM 芯片, A 8,512 其存储容量为 B 、16,64 其存储容量为 B 、512,8 10、某机字长32位，存储容量 C 、0?64KB D 、0?32KB 64KX 16位，该芯片的地址线和数据线数目为 C 64,8 D 16,16 512KX8位，该芯片的地址线和数据线数目为 C 18,8 D 19, 8 1MB 若按字编址，它的寻址范围是 （C A 0 ?1M 11、某计算机字长 A 0 ?1M 12、某计算机字长
习题与答案
习题 一、选择题 1.断电后所存储资料会丢失的存储器是_______。 A.ROM B.RAM C.CD-ROM D.FLASH MEMORY 答案：B 2. 需要定期刷新的存储器是是______。 A.静态存储器 B.动态存储器 C.只读存储器 D.易失性存储器 答案：B 3.下列关于存储器的描述，正确的是______。 A.存储器的存取时间是由存储器的容量决定的。 B.动态RAM是破坏性读出，因此需要刷新。 C.SRAM比DRAM集成度低，功耗大。 D.ROM中的任何一个单元不能随机访问。 答案：C 4.下列叙述中，正确的是_____。 A.存储器容量越大，读写时间越长。 B.动态存储器与静态存储器容量相同时，动态存储器功耗大。 C.外存的信息存储、读取方式与内存相同。 D.对同一静态RAM芯片进行读写操作时，数据总线上信息有效的时刻是不一样的。 答案：D 5.某一SRAM芯片其容量为2KB(2K×8)，除电源和接地线之外，该芯片引出线的最小芯片引出线的最小数目是_______。 A.24 B.26 C.20 D.22 答案：D 8+11+1+1+1=22 6.某计算机系统内存原有512KB DRAM，为保证DRAM信息不丢失，要在2ms时间内对全部DRAM 刷新一遍，现将内存扩充到1MB，则内存全部刷新一遍所需要的时间为______。 A.4ms B.3ms C.2ms D.1ms 答案：C 7.在EPROM芯片的玻璃窗口上，通常都要贴上不干胶纸，这是为了______。 A.保持窗口清洁 B.阻止光照 C.技术保密 D.书写型号 答案：B 8.基本的输入/输出系统BIOS，存储在下列______存储介质中。 A.系统RAM B.硬盘 C.Windows操作系统 D.系统ROM 答案：D 9.若用1片74LS138、1片6116RAM(2K×8)及2片2732EPROM(4K×8)组成存储器电路，存储器的总容量是_____。 A.10KB B.6KB C.12KB D.8KB 答案：A 10.要求2片2732的地址范围为0000H～1FFFH，设高位地址线接至74LS138，此时A15及A12的状