电子万年历论文

目录

第一章电子技术的发展 (1)

第二章电子时钟系统设计思想 (2)

§2-1 设计要求 (2)

§2-2 硬件电路设计 (2)

§2-3 工作原理 (2)

第三章电子时钟硬件系统设计 (4)

§3-1 元器件明细表 (4)

§3-2 电路设计框图 (4)

§3-3 系统硬件概述 (5)

§3-4 主要单元电路的设计 (5)

3-4-1单片机主控制模块的设计 (5)

3-4-2时钟电路模块的设计 (6)

§3-5 DS1302与CPU的连接 (6)

§3-6 电路原理及说明 (7)

3-6-1 时钟芯片DS1302的工作原理 (7)

3-6-2 DS1302的控制字节 (7)

3-6-3 数据输入输出（I/O） (8)

3-6-4 DS1302的寄存器 (8)

第四章系统的软件设计 (9)

§4-1 程序流程框图 (9)

§4-2 模块的对外接口 (11)

4-2-1 时钟分频模块 (11)

4-2-2 计时模块 (12)

4-2-3 按键模块 (12)

4-2-4 显示模块 (12)

§4-3 电子钟顶层VHDL设计 (12)

§4-4 电子钟的底层模块 (14)

§4-5 DS1302介绍 (15)

第五章安装与调试 (18)

第六章总结 (20)

参考文献 (21)

第一章电子技术的发展

国内外发展：单片机自20世纪70年代问世以来，以其极高的性能价格比，受到人们的重视和关注，应用很广、发展很快。单片机具有体积小、重量轻、抗干扰能力强、环境要求不高、价格低廉、可靠性高、灵活性好、开发较为容易。

目前单片机渗透到我们生活的各个领域，几乎很难找到哪个领域没有单片机的踪迹。导弹的导航装置，飞机上各种仪表的控制，计算机的网络通讯与数据传输，工业自动化过程的实时控制和数据处理，广泛使用的各种智能IC卡，录象机、摄象机，以及程控玩具、电子宠物等等，这些都离不开单片机。更不用说自动控制领域的机器人、智能仪表、医疗器械了。因此，单片机的学习、开发与应用将造就一批计算机应用与智能化控制的科学家、工程师。电子钟是一种利用数字电路来显示秒、分、时的计时装置，与传统的机械钟相比，它具有走时准确、显示直观、无机械传动装置等优点，因而得到广泛应用。随着人们生活环境的不断改善和美化，在许多场合可以看到数字电子钟。在城市的主要营业场所、车站、码头等公共场所使用数字电子钟已经成为一种时尚。但目前市场上各式各样的LCD数字电子钟大多数用全硬件电路实现，电路结构复杂，功率损耗大等缺点。因此有必要对数字电子钟进行改进。

系统由石英晶体振荡器，分频器，计数电路，校时电路，整点报时电路组成。

第二章电子时钟系统设计思想

设计了用T2518DD3+DS1302的电子万年历.该万年历的特点是：动态显示；能接多位数码管成多点输出。采用DS1302时钟模块，走时准确、停电能继续计时（精度±5秒／日左右，输入接口由三个按键来实现，用这三个按键可以对日期和时间进行调整，并可以对闹铃的开关和闹铃的时间进行设置。闹铃功能通过蜂鸣器来实现。软件控制程序实现所有的功能。采用有源晶振，如DS32Hz，走时精度甚至可达到年误差小于2分钟）。整机电路使用+5V稳压电源，可稳定工作。

§2-1 设计要求

1、“时”、“ 分”（23小时59分）显示且有校时功能。（设计秒脉冲发生器）有日历功能和显示星期、农历功能。

2、有整点报时功能。（选：上下午、日期、闹钟等）

3、用中规模、小规模集成电路及模拟器件实现。

4、供电方式:AC220V 50HZ。（设计5V直流稳压电源）

§2-2 硬件电路设计

T2518DD3作为数据处理，DS1302作为计时处理及停电继续走时，用15只LED数码管显示年、月、日、星期、时、分，采用1838V为遥控接收．74LS595作为数码管笔画显示选择移位。

§2-3 工作原理

初始化后，DS1302开始走时。T2518DD3读取时间数据并处理后，通过2级8位移位寄存器(74LS595将数码管的选通数据送至显示驱动，SRCLK是移位脉冲。上升沿有RCLK是输出锁存器的锁存信号，其上升沿将移位寄存器的输出锁存到输出锁存器伟是选通信号，只有e为低电平时锁存器的输出才开放。

所有数码管的同一笔画是连在一起的，由T2518DD3对DS1302读回的时间数据进行拆分处理，然后转换成要显示的数字代码，再由SER T2518DD3的P3.5脚）逐位输出到IC1的（14）脚。以完成对需要显示笔画的数0-9,对一个数码管的同一笔画进行扫描，第一笔画点亮延时，继续把第二笔画的代码移位至74LS595进行第二个笔画的扫描，直至七个笔画全部显示完为止。

例如，耍显示的时间为07-02-23．则各数的代码分别为3FH、07H、3FH、5BH、BH、4FH。先通过74LS595把3F、07、3F、5B、5B、4F的DO，即低位右移一位，通过74LS595至驭动三极管的菇极，如果某位为0，则相应的位就不点亮．然后从P1.1输出0，那么该笔画中相

应为1的笔画就被点亮，各数相应代码就变为：3FH-1FF,07H-3H、3FI3-1FIi、511H-2DH、5BH-2DH、4F H-27H。

继续通过74LS595把IF,3,1F,2D,2D,27的最低位送至三极管的基极。然后P1.2输出0,数码管的第二笔画相应的位被点亮。各数代码则变为：FH,IH,FH,16H,16H,13H。重复上面的移位及扫描，直至7个显示完成，就完成了07-02-03的全部显示。这种显示电路的特点是能够同屏显示多位数码管及多位输出。图中还可增加秒闪烁和驱动报时蜂呜器等电路功能。

第三章 电子时钟硬件系统设计

§3－1 元器件明细表

元件明细表如表3.1所示：

表3.1 元器件明细表

序号 元件名称 数量

序号 元件名称

数量 1 电阻10Ω 1 22 稳压器7805 1 2 电阻33Ω 8 23 晶振32.768 1 3 电阻47Ω 3 24 芯片T2518DD3 1 4 电阻75Ω 7 25 0.5’数码管 11 5 电阻100Ω 1 26 0.8’数码管 4 6 电阻150Ω 8 27 电池卡

1 7 电阻330Ω 7 28 圆片电池（可装可不装） 1 8 电阻1.5K 4 29 微动开关 4 9 电阻10K

2 30 5P 线 1 10 电阻390K 1 31 喇叭 1 11 电阻470K 1 32 变压器 1 12 电容22P 2 3

3 电源线 1 13 电容102P 1 3

4 细线 2 14 电容181P 1 3

5 3*6自动螺丝 8 15 电容104P 2 3

6 3*6带垫自攻螺丝 2 16 电容470U/16V 3 3

7 3*10自攻螺丝 6 17 二极管4004 5 3

8 电路板 2 18 二极管1N60 2 3

9 面板 4 19 发光二极管 4 40 机壳 1套 20 三极管8550 8 41 21

三极管8050

1 42

§3-2 电路设计框图

电路设计框图如图3.1所示：

图3.1电路设计框图

主控制模 块

时钟模块

数码管动态扫描显示模块

键盘模块

§3-3 系统硬件概述

本电路是由T2518DD3单片机为控制核心，具有在线编程功能，低功耗，能在3V超低压工作；时钟电路由DS1302提供，它是一种高性能、低功耗、带RAM的实时时钟电路，它可以对年、月、日、周日、时、分进行计时，具有闰年补偿功能，工作电压为2.5V～5.5V。采用三线接口与CPU进行同步通信，并可采用突发方式一次传送多个字节的时钟信号或RAM 数据。DS1302内部有一个31*8的用于临时性存放数据的RAM寄存器。可产生年、月、日、周日、时、分，具有使用寿命长，精度高和低功耗等特点，同时具有掉电自动保存功能；温度的采集由DS18B20构成；显示部份由15个数码管，74ls138、74ls47译码器构成。使用动态扫描显示方式对数字的显示。

§3-4 主要单元电路的设计

3-4-1单片机主控制模块的设计

T2518DD3单片机为40引脚双列直插芯片,有四个I/O口P0,P1,P2,P3, MCS-51单片机共有4个8位的I/O口（P0、P1、P2、P3），每一条I/O线都能独立地作输出或输入。

单片机的最小系统如图3.2所示,18引脚和19引脚接时钟电路,XTAL1接外部晶振和微调电容的一端,在片内它是振荡器倒相放大器的输入,XTAL2接外部晶振和微调电容的另一端,在片内它是振荡器倒相放大器的输出。第9引脚为复位输入端,接上电容,电阻及开关后够上电复位电路,20引脚为接地端,40引脚为电源端。

图3.2 主控制系统图

3-4-2时钟电路模块的设计

DS1302的引脚排列如图3.3所示，其中Vcc1为后备电源，Vcc2为主电源。在主电源关闭的情况下，也能保持时钟的连续运行。DS1302由Vcc1或Vcc2两者中的较大者供电。当Vcc2大于Vcc1+0.2V时，Vcc2给DS1302供电。当Vcc2小于Vcc1时，DS1302由Vcc1供电。X1和X2是振荡源，外接32.７６８KHz晶振。RST是复位/片选线，通过把RST输入驱动置高电平来启动所有的数据传送。RST输入有两种功能：首先，RST接通控制逻辑，允许地址/命令序列送入移位寄存器；其次，RST提供终止单字节或多字节数据的传送手段。当RST为高电平时，所有的数据传送被初始化，允许对DS1302进行操作。如果在传送过程中RSTS 置为低电平，则会终止此次数据传送，I/O引脚变为高阻态。上电动行时，在Vcc大于等于2.5V之前，RST必须保持低电平。中有在SCLK 为低电平时，才能将RST置为高电平，I/O 为串行数据输入端（双向）。SCLK始终是输入端。

图3.3 DS1302的引脚图

§3-5 DS1302与CPU的连接

实际上，在调试程序时可以不加电容器，只加一个32.768kHz的晶振即可。只是选择晶振时，不同的晶振，误差也较大。另外，还可以在上面的电路中加入DS18B20，同时显示实时温度。只要占用CPU一个口线即可。LCD还可以换成LED，还可以使用北京卫信杰科技发展有限公司生产的10位多功能8段液晶显示模块LCM101，内含看门狗(WDT)/时钟发生器及两种频率的蜂鸣器驱动电路，并有内置显示RAM，可显示任意字段笔划，具有3－4线串行接口，可与任何单片机、IC接口。功耗低，显示状态时电流为2μA(典型值)，省电模式时小于1μA，工作电压为2.4V～3.3V，显示清晰。DS1302与CPU的连接的原理图如图3.4所示。

图3.4 DS1302与CPU的连接的原理图

§3-6 电路原理及说明

3-6-1 时钟芯片DS1302的工作原理

DS1302在每次进行读、写程序前都必须初始化，先把SCLK端置“0”，接着把RST端置“1”，最后才给予SCLK脉冲；读/写时序如下图3-5所示。表3-1为DS1302的控制字，此控制字的位7必须置1，若为0则不能把对DS1302进行读写数据。对于位6，若对程序进行读/写时RAM=1，对时间进行读/写时，CK=0。位1至位5指操作单元的地址。位0是读/写操作位，进行读操作时，该位为1；该位为0则表示进行的是写操作。控制字节总是从最低位开始输入/输出的。表3-2为DS1302的日历、时间寄存器内容：“CH”是时钟暂停标志位，当该位为1时，时钟振荡器停止，DS1302处于低功耗状态；当该位为0时，时钟开始运行。“WP”是写保护位，在任何的对时钟和RAM的写操作之前，WP必须为0。当“WP”为1时，写保护位防止对任一寄存器的写操作。

3-6-2 DS1302的控制字节

DS1302的控制字如表3.1所示。控制字节的高有效位（位7）必须是逻辑1，如果它为0，则不能把数据写入DS1302中，位6如果0，则表示存取日历时钟数据，为1表示存取RAM 数据；位5至位1指示操作单元的地址；最低有效位（位0）如为0表示要进行写操作，为1表示进行读操作，控制字节总是从最低位开始输出。

表3.1 DS1302的控制字格式

RAM RD

1 A4 A3 A

2 A1 A0

/ CK /WR

3-6-3 数据输入输出（I/O ）

在控制指令字输入后的下一个SCLK 时钟的上升沿时，数据被写入DS1302，数据输入从低位即位0开始。同样，在紧跟8位的控制指令字后的下一个SCLK 脉冲的下降沿读出DS1302的数据，读出数据时从低位0位到高位7。如下图3.5

所示

图3.5 DS1302读/写时序图

3-6-4 DS1302的寄存器

DS1302有12个寄存器，其中有7个寄存器与日历、时钟相关，存放的数据位为BCD 码形式，其日历、时间寄存器及其控制字如表3.2所示。

表3.2 DS1302的日历、时间寄存器

此外，DS1302 还有年份寄存器、控制寄存器、充电寄存器、时钟突发寄存器及与RAM 相关的寄存器等。时钟突发寄存器可一次性顺序读写除充电寄存器外的所有寄存器内容。 DS1302与RAM 相关的寄存器分为两类：一类是单个RAM 单元，共31个，每个单元组态为一个8位的字节，其命令控制字为C0H ～FDH ，其中奇数为读操作，偶数为写操作；另一类为突发方式下的RAM 寄存器，此方式下可一次性读写所有的RAM 的31个字节，命令控制字为FEH(写)、FFH(读)。

写寄存器 读寄存器 Bit7 Bit6 Bit5 Bit4 Bit3 Bit2 Bit1 Bit0

82H 83H 10分 分 84H

85H

12/24 0

10 时

时

AM/PM

86H 87H 0 0 10日

日 88H 89H 0 0 0 10月 月 8AH 8BH 0 0 0 0

星期

8CH 8DH 10 年

年

8EH

8FH

WP

图3.6 电路原理图

第四章系统的软件设计§4-1 程序流程框图

程序流程图如图4.1；4.2；4.3；4.4所示：

图4.1 主程序流程图

开始

初始化

分离日期\时间

显示子程序

日期、时间修改

子程序

农历自动更新

闰月子

定时闹铃子

返回

图4.2计算阳历序流程图

图4.3时间调整程序流程图

图4.4 农历程序流程图

根据系统的设计要求和工作原理以及图（如图3.6所示电路原理图）。所示的各个模块之间的连接关系,可以看出系统的输入输出信号包括：

1）外部输入的时钟信号clk：输入信号；

2）复位开关信号reset：输入信号；

3）时/分调整信号sethr10、sethr、setmin10、setmin：输入信号；

4） LED六段显示数码管的选通信号choose[5:0]：输出信号；

5） LED七段显示数码管的输出信号segment[6:0]：输出信号。

由于外部始终信号clk的频率为10Hz,而实际需要的内部计时时钟频率为1Hz。因此需要一个时钟分频电路。通过这个分频电路,对外部时钟信号clk进行分频操作,用来产生频率分别为1Hz的时钟信号。

由于时间显示是由6个LED七段显示数码管组成,因此需要产生6位的计时信息：小时十位信号、小时各位信号、分十位信号、分各位信号、秒十位信号、秒各位信号。这个定时计数可以采用一个定时计数器来完成,他的功能就是用来产生6位计时信息。这里采用循环点亮LED七段显示数码管的方法来显示时间输出。通过信号choose (7 DOWNTO 0)来进行6个LED七段显示数码管的选择。从而将输出信号segment（6 DOWNTO 0）送到相应的 LED 七段显示数码管上以完成秒表计时的显示。

§4-2 模块的对外接口

时钟分频模块、计时模块、按键模块和显示模块四个部分组成。

4-2-1 时钟分频模块

1）复位开关信号reset：输入信号；

2）外部时钟信号clk：输入信号；

3）内部计时时钟信号clk0：输出信号。

4-2-2 计时模块

1）内部计时时钟信号clk0：输入信号；

2）复位关信号reset：输入信号；

3）小时十位信号hr10：输出信号；

4）小时个位信号hr：输出信号；

5）分十位信号min10：输出信号；

6）分个位信号min：输出信号；

7）秒十位信号sec10：输出信号；

8）秒个位信号sec：输出信号。

4-2-3 按键模块

1）复位开关信号reset：输入信号；

2) 时调整按键sethr10、sethr：输入信号；

3) 分调整按键setmin10、setmin：输入信号；

4）小时十位信号hr10：输出信号；

5）小时个位信号hr：输出信号；

6）分十位信号min10：输出信号；

7）分个位信号min：输出信号。

4-2-4 显示模块

1）外部时钟信号clk：输入信号；

2）小时十位信号hr10：输入信号；

3）小时个位信号hr：输入信号；

4）分十位信号min10：输入信号；

5）分个位信号min：输入信号；

6）秒十位信号sec10：输入信号；

7）秒个位信号sec：输入信号。

8）LED七段显示数码管的选通信号choose：输出信号；

9）LED七段显示数码管的输出信号segment：输出信号。

§4-3 电子钟顶层VHDL设计

划分的四个模块以元件的形式给出,因此首先在结构的说明部分进行元件说明,然后才呢功能够在结构体中进行例化调用,另外,结构的说明部分还定义了许多中间信号,他们的功能是用来在模块之间传诵信息。

电子钟顶层VHDL设计程序：

library ieee;

use ieee.std_logic_1164.all;

use ieee.std_logic_arith.all;

use ieee.std_logic_unsigned.all;

entity stopwatch is

port(reset :in std_logic;

Shi_on :in std_logic;

fen_on :in std_logic;

clk :in std_logic;

choose :out std_logic_vector(5 downto 0);

segment :out std_logic_vector(6 downto 0));

end stopwatch;

architecture structure of stopwatch is

component clk_div

port(clk :in std_logic;

clk0 :out std_logic);

end component;

component time_counter

port(reset :in std_logic;

enable :in std_logic;

clk0 :in std_logic;

hr10 :out std_logic_vector(3 downto 0);

hr :out std_logic_vector(3 downto 0);

min10 :out std_logic_vector(2 downto 0);

min :out std_logic_vector(3 downto 0);

sec10 :out std_logic_vector(2 downto 0);

sec :out std_logic_vector(3 downto 0));

end component;

component keyin

port(clk :in std_logic;

sethr10:in std_logic;

sethr :in std_logic;

setmin10:in std_logic;

setmin:in std_logic;

reset :in std_logic;

hr10 :out std_logic_vector(3 downto 0);

hr :out std_logic_vector(3 downto 0);

min10 :out std_logic_vector(2 downto 0);

min :out std_logic_vector(3 downto 0));

end component;

component display

port(clk :in std_logic;

reset :in std_logic;

hr10 :in std_logic_vector(3 downto 0);

hr :in std_logic_vector(3 downto 0);

min10 :in std_logic_vector(2 downto 0);

min :in std_logic_vector(3 downto 0);

sec :in std_logic_vector(3 downto 0);

choose :out std_logic_vector(5 downto 0);

segment :out std_logic_vector(6 downto 0));

end component;

signal clk0 :std_logic;

signal enable :std_logic;

signal hr10 :std_logic_vector(3 downto 0);

signal hr :std_logic_vector(3 downto 0);

signal min10 :std_logic_vector(2 downto 0);

signal min :std_logic_vector(3 downto 0);

signal sec10 :std_logic_vector(2 downto 0);

signal sec :std_logic_vector(3 downto 0);

begin

u0:clk_div

port map(clk,clk0);

u1:time_counter

port map(reset,enable,clk0,hr10,hr,min10,min,sec10,sec);

u2:keyin

port map(clk,Shi_on,fen_on,reset,

hr10,hr,min10,min,sec10,sec);

u3:display

port map(clk,reset,hr10,hr,min10,min,sec10,sec,

choose,segment);

end structure;

完成电子钟的顶层VHDL设计程序后,接下来就进行底层模块的设计了,因为顶层设计完全是靠底层模块来支持的。另外,对于顶层VHDL设计程序的仿真验证也需要在底层模块的设计完成后才能进行。

§4-4 电子钟的底层模块

4-2-1 时钟分频模块

时钟分频模块的功能是将输入的外部时钟信号clk进行分频,从而产生用来内部定时计数的1Hz的时钟信号clk0。采用10分频电路就可以完成相应功能。

下面给出10分频电路的VHDL设计程序。

library ieee;

use ieee.std_logic_1164.all;

use ieee.std_logic_arith.all;

use ieee.std_logic_unsigned.all;

entity clk_div is

port(clk :in std_logic;

clk0:out std_logic);

end clk_div;

architecture rtl of clk_div is

begin

process(clk)

begin

if(clk'event and clk='1')then

if(count="1001")then

count<=(others=>'0');

else

count<=count+1;

end if;

end if;

end process;

process(clk)

begin

if(clk'event and clk='1')then

if(count="1001")then

clk0<='1';

else

clk0<='0';

end if;

end if;

end process;

end rtl;

完成VHDL设计程序后,接下来可以对其仿真,以验证VHDL设计的逻辑是否正确,下图3.3给出了10分频电路的仿真波形。为了能够在图上看的清楚,仿真时钟选择的是clk周期为200ns。

电子种计时模块主要是用来实现内部定时计数功能。计时模块的输入信号包括内部计时时钟信号clk0,输出信号就是计时信息,包括小时十位信号hr10、小时个位信号hr、分十位信号min10、分个位信号min、秒十位信号sec10、秒个位信号sec。通过分析,计时模块可以采用2个六进制计数器、2个十进制计数器和1个二十四进制计数器串联在一起来实现。

§4-5 DS1302介绍

//bcd hex //此函数用于将8421BCD码转换为十进制数，从函数参数可以看出此BCD 码是由两位十进制数组成的。BCD码是用二进制数对十进制数的各个位数进行编码，比如十进制数58，那么转换为BCD码为0x58，356对应BCD码就是0x356。注意这是编码不是数进制间的转换，他们之间不存在等价关系。只是进行编号，为了方便对编号后的数据用十六进制数表示。对应编码规则如下：

十进制数---8421BCD码----编码后用等价的十六进制数表示：

0-----------0000----------0x0

1-----------0001----------0x1

2-----------0010----------0x2

3-----------0011----------0x3

4-----------0100----------0x4

5-----------0101----------0x5

6-----------0110----------0x6

7-----------0111----------0x7

8-----------1000----------0x8

9-----------1001----------0x9

知道了编码规则，那么将2位8421bcd码编号的数，还原为十进制数也就方便了。函数参数是一个字节那么决定了此8421BCD码是两位码即高四位是一个码值、低四位是一个码值，将高四位乘以10加上低四位码值就得到了十进制数。

byte bcd2_hex(byte val)

{

byte i;

i = val&0x0f; //按位与，i得到低四位数。

val >>= 4; //右移四位，将高四位移到低四位的位置，得到高四位码值。

val &= 0x0f; //防止移位时高位补进1，只保留高四位码值。

val *= 10; //高位码值乘以10 。

i += val; //然后与第四位码值相加。

return i; //将得到的十进制数返回。

}

//*****************************************************************

//这个应该是一个类似I2C协议的字节写操作。

static void DS1302_WriteByte(byte val)

{

byte i;

//MinCardClk(0); //stop clk

//Sys_SetCpuClk(clockdiv1);

for(i = 0; i < 8; i++) //通过循环将1字节也即8位二进制数送给i2c数据线。

{

if(val&0x01)DS1302_SDA_W(1); //如果此位是1,那么送给数据线1 。

else DS1302_SDA_W(0); //如果是0，那么给数据线0 。

DS1302_SCK(0); //时钟线置0也即拉低。

DS1302_SCK(1); //时钟线置1，通过这两个动作时钟线产生一个从低到高的跳变，作用是通知从器件取走数据线上的数据。

val >>= 1;// FOR DELAY AND SHIFT //右移数据，接着发送下一位数据，数据是从低位到高位发送。

}

//DS1302_SCK(0);

//Sys_SetCpuClk(clockdiv0);

//MinCardClk(1); //start clk

}

//*****************************************************************

//同理i2c读字节

static byte DS1302_ReadByte(void)

{

byte i,val;

//MinCardClk(0); //stop clk

//Sys_SetCpuClk(clockdiv1);

val=0;

DS1302_SDA_W(1);

for(i = 0; i < 8; i++) //循环从数据线上读取8位数据，然后凑成一字节。

{

DS1302_SCK(1);

DS1302_SCK(0); //时钟一个从高到低的跳变，通知从器件将数据放到数据线上。

val >>= 1; //接收完1位后右移数据，准备接收下一位，这里也是从低位到高位接收数据。

if(DS1302_SDA_R())val |= 0x80; //如果是1那么与0x80或后就得到了1，如果是0，就不用管了因为在移位时直接补的是0。

}

//Sys_SetCpuClk(clockdiv0);

//MinCardClk(1); //start clk

return val;

}

根据本人在调试中遇到的问题，特作如下说明：

DS1302 与微处理器进行数据交换时，首先由微处理器向电路发送命令字节，命令字节最高位MSB(D7)必须为逻辑1，如果D7=0，则禁止写DS1302，即写保护；D6=0，指定时钟数据，D6=1，指定RAM数据；D5～D1指定输入或输出的特定寄存器；最低位LSB(D0)为逻辑0，指定写操作(输入)， D0=1，指定读操作(输出)。

在DS1302的时钟日历或RAM进行数据传送时，DS1302必须首先发送命令字节。若进行单字节传送，8位命令字节传送结束之后，在下2个SCLK周期的上升沿输入数据字节，或在下8个SCLK周期的下降沿输出数据字节。

DS1302与RAM相关的寄存器分为两类：一类是单个RAM单元，共31个，每个单元组态为一个8位的字节，其命令控制字为C0H～FDH，其中奇数为读操作，偶数为写操作；再一类为突发方式下的RAM寄存器，在此方式下可一次性读、写所有的RAM的31个字节。要特别说明的是备用电源B1，可以用电池或者超级电容器(0.1F以上)。虽然DS1302在主电源掉电后的耗电很小，但是，如果要长时间保证时钟正常，最好选用小型充电电池。可以用老式电脑主板上的3.6V充电电池。如果断电时间较短(几小时或几天)时，就可以用漏电较小的普通电解电容器代替。100 μF就可以保证1小时的正常走时。DS1302在第一次加电后，必须进行初始化操作。初始化后就可以按正常方法调整时间。

第五章安装与调试

1．安装顺序与要求：首先安装43只电阻和7个二极管，用剪下来的电阻或二极管的脚制作15条过线并焊接在板上，再焊圆片电容、三极管、数码管……；三只电解电容器和三端稳压器（7805）这四个件不能高过数码的高度，所以应让这四个件平躺在电路板上焊接。最后CPU芯片，焊CPU芯片时最好是断电焊接，以主感应电压击穿UPU。安装备电路图如图5.1所示：

图5.1 安装图

2．连接：（1）大板与小板用5P线连接，注意大、小板之间的连接要1连1、2连2……；（2）用两条细线连大板与喇叭。（3）变压器副边的两条线焊在标有AC12V的两个焊盘上，原边与电源线连接好，并用胶布包好确保安全。

3．通电调试：焊接完毕后，先不要装机壳，平放在桌面上，接通电源，这时数码管显示出时间、喇叭也会给您播放一曲。但是所显示的时间性不是当时的时间，很可能显示：03年某月某日（应该是芯片出厂的日期）……。这时按小板上的设置键，会看到“年份”闪烁，再按修改键，将年份调到当时的年份。再按设置键，“月份”闪烁，按修改键将月份调正确。再按设置键，“日期”闪烁，按修改键将日期调正确。再按设置键，“小时|”闪烁，按修改键将小时调正确。再按设置键，“分钟”闪烁，按修改键将分钟调正确。再按一下设置键，即时间高整完毕。这时中间的两个发光管闪烁，即秒闪。农历和星期自动跟踪。

4．定闹钟设定：按定闹键进入定闹钟设定状态，这时按设置键“小时”闪烁，按修改键高定小时。再按设置键“分钟”闪烁，按修改键设定分钟，再按退出键恢复正常显示这时定闹钟批示灯常亮即定闹钟设置完毕。

5．取消定闹钟：按定闹键显示设定的定闹时间，这时连续按修改键直到时间显示“-—：——”再按退出键定闹钟指示灯熄灭即定闹钟被整点报时被取消。

6．整点报时：在在状态下按修改键，整点指示灯亮，表示整点报时已设定完毕。再按一下修改键整点指示灯熄灭表示整点报时衩取消。在设置状态下，如果超过10秒无操作将

自动退出设置状态恢复正常显示，所有数据有效。

7．电池的作用与安装：电池只起断电后保持数据的作用，可以不装，只是断电后再通电要重新调整时间。安装时将圆片电池推入电池卡，注意正极和电池卡连接，负极与其下边的一条过线连接。

8．成装：断电，把电源线与变压器的连接断开。将喇叭、变压器、小板、大板都用螺丝固定在后壳内，把电源线从后壳侧面的小孔穿入（打一个结以防外力拉断电源线与变压器的连接）与变压器原边连接好并用胶布包好确保安全。这时在通电试一下如果没有设置的时间还正确，说明主板上的电池起作用了，（如果时间又恢复了设置前的显示说明电池也电或D3接反）。这时即可放上面板盖上前壳，用6条螺丝拧紧即安装成功。