实验二 数据选择器的逻辑功能及测试
实验二数据选择器的逻辑功能及测试
姓名：臧蓝举
专业：电子信息科学与技术
学号：2012117332
一．实验目的
1.掌握中规模集成数据选择器的逻辑功能及测试方法。
2.学习数据选择器的使用方法。
实验内容：
1,利用逻辑电平产生电路和逻辑电平指示电路测试74LS153的逻辑功能，验证是否和逻辑功能表一致。
根据题目可画出电路图为：
根据输入不同的地址，相应的选择不同的输入信号输出，可得逻辑功能表为：
输入输出
A B S1` S2` 1Y 2Y * * * * 0 0 0 0 0 0 1D0 2D0 0 1 0 0 1D1 2D1
1 0 0 0 1D
2 2D2
1 1 0 0 1D3 2D3
2，设计一位二进制数A和B的比较器。
由74LS153其中之一的四选一数据选择器的逻辑表达式为; Q1=A1`A0`1D0+A1`A01D1+A1A0`1D2+A1A01D3
由表达式可知，若A>B时Q1=1，那么1D1就得输入高电平，由于两个思璇一数据选择器逻辑表达式相同，那么可推出2D2得输入高电平，其它情况下Y1，Y2都输出低电平，那么其它的输入信号都得为低电平，所以画出电路图为：
3，用多路选择器设计一个8421BCD非法码检测电路，当输入端为非法码组时，输出为1，否则为0.
二进制数与BCD码对应关系表
根据上表可知，非法码只有后三位与BCD码不同，那么只需要检验后三位即可，那么可以选用八选一数据选择器74LS151
八选一数据选择器的逻辑表达式为：
Y=(A2`A1`A0`D0+A2`A1`A0D1+A2`A1A0`D2+A2`A1A0D3 +A2A1`A0`D4+A2A1`A0D5+A2A1A0`D6A2A0A1D7)S`
那么有分析可画出电路图为：
4，用双四选一选择器实现逻辑函数
F(A,B,C)=AB`+B`C+ABC`=AB’+B’C+AC’
此逻辑函数为三变量逻辑函数，故可使用双4选1数据选择器74LS153。4选1数据选择器74LS153的逻辑表达式为：
Y1=(B’A’1C0+B’A1C1+BA’1C2+BA1C3)G1’
Y2=(B’A’2C0+B’A2C1+BA’2C2+BA2C3)G2’把所给逻辑表达式与4选1数据选择器的逻辑表达式对
比可得:
A=A、B=B、C0=C、C1=1、C2=0、C3=C’则逻辑电路图为：
基本逻辑门逻辑功能测试及应用
实验一 基本逻辑门逻辑功能测试及应用 一、实验目的 1、掌握基本逻辑门的功能及验证方法。 2、学习TTL 基本门电路的实际应用。 3、掌握逻辑门多余输入端的处理方法。 二、实验原理 数字电路中，最基本的逻辑门可归结为与门、或门和非门。实际应用时，它们可以独立使用，但用的更多的是经过逻辑组合组成的复合门电路。目前广泛使用的门电路有TTL 门电路。TTL 门电路是数字集成电路中应用最广泛的，由于其输入端和输出端的结构形式都采用了半导体三极管，所以一般称它为晶体管-晶体管逻辑电路，或称为TTL 电路。这种电路的电源电压为+5V ，高电平典型值为3.6V （≥2.4V 合格）；低电平典型值为0.3V （≤0.45合格）。常见的复合门有与非门、或非门、与或非门和异或门。 有时门电路的输入端多余无用，因为对TTL 电路来说，悬空相当于“1”，所以对不同的逻辑门，其多余输入端处理方法不同。 1. TTL 与门、与非门的多余输入端的处理 如图1.1为四输入端与非门，若只需用两个输入端A 和B ，那么另两个多余输入端的处理方法是： 并联 悬空 通过电阻接高电平 图1.1 TTL 与门、与非门多余输入端的处理 并联、悬空或通过电阻接高电平使用，这是TTL 型与门、与非门的特定要求，但要在使用中考虑到，并联使用时，增加了门的输入电容，对前级增加容性负载和增加输出电流，使该门的抗干扰能力下降；悬空使用，逻辑上可视为“1”，但该门的输入端输入阻抗高，易受外界干扰；相比之下，多余输入端通过串接限流电阻接高电平的方法较好。 2. TTL 或门、或非门的多余输入端的处理 如图1.2为四输入端或非门，若只需用两个输入端A 和B ，那么另两个多余输入端的处理方法是：并联、接低电平或接地。 并联 接低电平或接地 图1.2 TTL 或门、或非门多余输入端的处理 Y Y A Y Y Y
数字电路实验报告——数据选择器
第八次实验报告 实验六 数据选择器 一、实验目的要求 1、 熟悉中规模集成电路数据选择器的工作原理与逻辑功能 2、 掌握数据选择器的应用 二、实验仪器、设备 直流稳压电源、电子电路调试器、T4153、CC4011 三、实验线路、原理框图 (一)数据选择器的基本原理 数据选择器是常用的组合逻辑部件之一，它有若干个输入端，若干个控制输入端及一个输出端。 数据选择器的地址变量一般的选择方式是： （1） 选用逻辑表达式各乘积项中出现次数最多的变量（包括原变量与反变量），以简 化数据输入端的附加电路。 （2） 选择一组具有一定物理意义的量。 （二）T4153的逻辑符号、逻辑功能及管脚排列图 （1）T4153是一个双4选1数据选择器，其逻辑符号如图1： 图1 （2） T4153的功能表如下表 其中D0、D1、D2、D3为4个数据输入端；Y 为输出端；S 是使能端，在S 是使能端，在 原SJ 符号
S =0时使能，在S =1时Y=0；A1、A0是器件中两个选择器公用的地址输入端。该器件的 逻辑表达式为： Y=S （1A 0A 0D +101D A A +201D A A +301A A A ） （3） T4153的管脚排列图如图2 图2 （三）利用T4153四选一数据选择器设计一个一位二进制全减器的实验原理和实验线路 （1）一位二进制全减器的逻辑功能表见下表： n D =n A n B 1-n C +n A n B 1-n C +n A n B 1-n C +n A n B 1-n C n C =n A n B 1-n C +n A n B 1-n C +n A n B 1-n C +n A n B 1-n C =n A n B 1-n C +n A n B +n A n B 1-n C （3）根据全减器的逻辑功能表设计出的实验线路图为图3： S 11D 3 1D 2 1D 1 1D 0 1Y
电子线路基础数字电路实验4 数据选择器
实验四数据选择器 一、实验目的 1. 熟悉中规模集成数据选择器的逻辑功能及测试方法。 2. 学习用集成数据选择器进行逻辑设计。 二、实验原理 数据选择器是常用的组合逻辑部件之一。它由组合逻辑电路对数字信号进行控制来完成较复杂的逻辑功能。它有若干个数据输入端D0、D1、…，若干个控制输入端A0、A1、…和一个输出端Y0。在控制输入端加上适当的信号，即可从多个输入数据源中将所需的数据信号选择出来，送到输出端。使用时也可以在控制输入端上加上一组二进制编码程序的信号，使电路按要求输出一串信号，所以它也是一种可编程序的逻辑部件。 中规模集成芯片74LS153为双四选一数据选择器，引脚排列如图7—1所示，其中D0，D1，D2，D3为四个数据输入端，Y为输出端，A1，A2为控制输入端(或称地址端)同时控制两个四选一数据选择器的工作，G为工作状态选择端(或称使能端)。74LS153的逻辑功能如表7—1所示，当1 =G G时电路不工作，此 1= 2 ) ( 时无论A1、A0处于什么状态，输出Y总为零，即禁止所有数据输出，当( =G G时，电路正常工作，被选择的数据送到输出端，如A1A0=01，则选1= ) 2 中数据D1输出。 图7—1 图7—2 表7—1
当G =0时，74LS153的逻辑表达式为 中规模集成芯片74LS151为八选一数据选择器，引脚排列如图7—2所示。其中D 0—D 7为数据输入端，)(Y Y 为输出端，A 2、A 1、A 0为地址端，74LS151的逻辑功能如表7—2所示。逻辑表达式为 数据选择器是一种通用性很强的中规模集成电路，除了能传递数据外，还可用它设计成数码比较器，变并行码为串行及组成函数发生器。本实验内容为用数据选择器设计函数发生器。 用数据选择器可以产生任意组合的逻辑函数，因而用数据选择器构成函数发生器方法简便，线路简单。对于任何给定的三输入变量逻辑函数均可用四选一数据选择器来实现，同时对于四输入变量逻辑函数可以用八选一数据选择器来实现。应当指出，数据选择器实现逻辑函数时，要求逻辑函数式变换成最小项表达式，因此，对函数化简是没有意义的。 表7—2 例：用八选一数据选择器实现逻辑函数 CA BC AB F +== D A A D A A D A A D A A Y 3 1 2 1 1 1 1 +++= D A A D A A A D A A A D A A A D A A A D A A A D A A A D A A A Y 7 2 6 1 2 5 1 2 4 1 2 3 1 2 2 1 2 1 1 2 1 2 +++ ++++=
实验3-组合逻辑电路数据选择器实验
南通大学计算机科学与技术学院计算机数字逻辑设计 实验报告书 实验名组合逻辑电路数据选择器实验 班级_____计嵌151_______________ 姓名_____张耀_____________________ 指导教师顾晖 日期 2016-11-03
目录 实验一组合逻辑电路数据选择器实验 (1) 1.实验目的 (1) 2.实验用器件和仪表 (1) 3.实验内容 (1) 4.电路原理图 (1) 5.实验过程及数据记录 (2) 6.实验数据分析与小结 (9) 7.实验心得体会 (9)
实验三组合逻辑电路数据选择器实验 1 实验目的 1. 熟悉集成数据选择器的逻辑功能及测试方法。 2. 学会用集成数据选择器进行逻辑设计。 2 实验用器件和仪表 1、8 选 1 数据选择器 74HC251 1 片 3 实验内容 1、基本组合逻辑电路的搭建与测量 2、数据选择器的使用 3、利用两个 74HC251 芯片（或 74HC151 芯片）和其他辅助元件，设计搭建 16 路选 1 的电路。 4 电路原理图 1、基本组合逻辑电路的搭建与测量 2、数据选择器的使用
3、利用两个 74HC251 芯片（或 74HC151 芯片）和其他辅助元件，设计搭建 16 路选 1 的 电路。 5 实验过程及数据记录 1、基本组合逻辑电路的搭建与测量 用 2 片 74LS00 组成图 3.1 所示逻辑电路。为便于接线和检查，在图中要注明芯片编号及各引脚对应的编号。
图 3.1 组合逻辑电路 （2）先按图 3.1 写出 Y1、Y2 的逻辑表达式并化简。 Y1==A·B ·A =A + A·B=A + B Y2=B·C ·B·A = A · B+ B ·C （3）图中 A、B、C 接逻辑开关，Y1，Y2 接发光管或逻辑终端电平显示。（4）改变 A、B、C 输入的状态，观测并填表写出 Y1，Y2 的输出状态。 表 3.1 组合电路记录
实验二4选1数据选择器的设计
实验二 4选1数据选择器的设计 实验学时：2学时 实验类型：设计 实验要求：必做 一、实验目的 通过实验让学生掌握组合逻辑电路的EDA原理图输入设计法，通过电路的仿真和硬件验证，让学生进一步了解4选1数据选择器的功能。 二、实验原理 数据选择器又叫“多路开关”。数据选择器在地址码（或叫选择控制）电位的控制下，从几个数据输入中选择一个并将其送到一个公共的输出端。数据选择器的功能类似一个多掷开关。数据选择器为目前逻辑设计中应用十分广泛的逻辑部件，它有2选1、4选1、8选1、16选1等类别。数据选择器的电路结构一般由于活门阵列而成，也有用传输门开关和门电路混合而成的。 图1 4选1数据选择器原理图 图1是一个4选1数据选择器，d3—d0是数据输入端，s1和s0是控制输入端，y是4选1数据输出端。 三、实验内容 设计并实现一个4选1数据选择器，要求根据原理图写出它的逻辑关系，并利用开发工具软件对其进行编译和仿真，最后通过实验开发系统对其进行硬件验证。
四、实验步骤 1）在Maxplus2的图形编辑方式下，从prim元件库中调出4选1数据选择器电路所需要的元件。并按照图1所示的原理电路，完成4选1数据选择器原理图的输入设计。 2）保存好原理图文件，以为文件名保存在工程目录中。执行Compiler命令对设计文件进行编译。执行Create Default Symbol命令，可为4选1数据选择器生成一个元件符号。 3）在波形编辑方式下，编辑的波形文件，并完成输入信号d3,d2,d1和d0，控制信号s1和s0电平的设置。波形文件编辑结束后以为波形文件名存盘。执行仿真器Simulator命令，仿真开始，观察仿真波形进行设计电路的功能验证。 五、实验结果 1. 4选1数据选择器的逻辑功能及真值表 2.仿真波形
实验一门电路逻辑功能及测试
实验一门电路逻辑功能及测试1.1 实验目的 1. 熟悉门电路的逻辑功能、逻辑表达式、逻辑符号、等效逻辑图。 2. 掌握数字电路实验箱及示波器的使用方法。 3、学会检测基本门电路的方法。 1.2 预习内容 1. 预习门电路相应的逻辑表达式。 2. 熟悉所用集成电路的引脚排列及用途。 1.3 实验仪器设备及器件 1. 仪器设备：双踪示波器、数字万用表、数字电路实验箱 2. 器件： 74LS00 二输入端四与非门2片 74LS20 四输入端双与非门1片 74LS86 二输入端四异或门1片 图1.1 门电路逻辑功能及测试中用到的芯片管角示意图
1.4 实验原理和内容及步骤 实验前按数字电路实验箱使用说明书先检查电源是否正常，然后选择实验用的集成块芯片插入实验箱中对应的IC座，按自己设计的实验接线图接好连线。注意集成块芯片不能插反。线接好后经实验指导教师检查无误方可通电实验。实验中改动接线须先断开电源，接好线后再通电实验。 1.与非门电路逻辑功能的测试 （1）选用双四输入与非门74LS20一片，插入数字电路实验箱中对应的IC座，按图1.2接 线、输入端1、2、4、5、分别接到K1~K 4 的逻辑开关输出插口，输出端接电平显示发光二极管D1~D4任意一个。 图1.2 与非门电路连线示意图 （2）将逻辑开关按表1.1的状态，分别测输出电压及逻辑状态。 表1.1 与非门电路逻辑功能测试表 输入输出 1(k1) 2(k2) 4(k3) 5(k4) Y 电压值（V） H H H H L H H H L L H H L L L H L L L L
2. 异或门逻辑功能的测试 （1）选二输入四异或门电路74LS86，按图1.3接线，输入端1、2、4、5接逻辑开关(K1~K4)， 输出端A、B、Y接电平显示发光二极管。 图 1.3 异或门电路连线示意图 （2）将逻辑开关按表1.2的状态，将结果填入表1.2中。 表1.2 异或门逻辑功能测试表 输入输出 1(K1) 2(K2) 4(K3) 5(K4) A B Y 电压（V） L H H H H L L L H H H H L L L H H L L L L L H H 3. 逻辑电路的逻辑关系测试 （1）用74LS00，按图1.4和1.5接线，将输入输出逻辑关系分别填入表1.3和表1.4中。
实验四 数据选择器及应用
实验四数据选择器及应用 一、实验目的 （1）掌握采用中规模集成器件设计组合逻辑电路的方法。 （2）掌握数据选择器的工作原理。 （3）测定数据选择器的逻辑功能。 （4）设计并验证用数据选择器实现逻辑函数。 二、预习要求 （1）掌握数据选择器的工作原理。 （2）掌握用数据选择器实现逻辑函数的设计原则。 （3）片选端E'起什么作用？E'为何值时，选择器正常工作。 （4）如何用卡诺图分离出多余的变量？ 三、实验器材 （1）实验仪器：数字电路实验箱、万用表； （2）实验器件：74LS00、74LS32、74LS153、74LS151； 四、实验原理 以前所讨论的组合电路设计方法常称“四步法”，即列真值表，写出逻辑函数，简化逻辑函数和画逻辑图。一般只在使用小规模集成器件时使用。在中、大规模集成电路出现之后，逻辑设计方法有很大的改变。即可用中规模集成器件设计组合逻辑网络。 1. 数据选择器的工作原理 在数字信息的传输过程中，有时按要求从多路并行传送的数据中选通一路送到唯一的输出线上，形成总线传输。这时要用到数据选择器（多路转换器，可简称为MUX），逻辑符号如图4-1（a）所示。其功能类似于单刀多掷开关，如图4-1（b）所示。 由图4-1（a）看出，数据选择器有n条地址线，2n个输入线，一条输出线。其功能是根据地址线编码从2n个输入信号中选用一个信号输出。即可以把它看成二进制编码的可控开关，由编码控制选通信息，如图4-1（b）所示。
（a ）数据选择逻辑符号 （b ）单刀多掷开关 图4-1 数据选择器 图4-2是4选1数据选择器。图中1A 、0A 是地址变量，由地址代码来选择 数据通道；0123D D D D 是输入信号；F 是输出信号；E '是使能端或片选端，低电平有效。当E '为低电平时，数据选择器正常工作；E '为高电平时，数据选择器禁止工作。数据选择器的功能如表4-1所示。 （a ）电路 （b ）逻辑符号 图4-2 4选1数据选择器 表4-1 4选1 MUX 功能表
实验三_数据选择器
深圳大学实验报告 课程名称数字电路与逻辑设计 实验名称数据选择器 学院信息工程学院 专业 指导教师周小安 报告人李城权学号 2015130156 实验时间 2016-10-26 提交时间 2016-11-9 教务处制
一、实验目的与要求 1.了解和正确使用MSI组合逻辑部件； 2.掌握一般组合逻辑电路的特点及分析、设计方法； 3.学会对所设计的电路进行静态功能测试的方法； 4.观察组合逻辑电路的竞争冒险现象。 二、实验内容与方法 数据选择器是常用的组合逻辑电路之一。它有若干个数据输入端，若干个数据控制端和一个输出端。在控制输入端加上适当的信号，即可从多个数据输入源中将所需要的数据信号选择出来，送到输出端。使用时也可以在控制输入端加上一组二进制编码器程序的信号，使电路按要求输出一串信号，所以它也是一钟可编程序的逻辑部件，也可以用来构造逻辑函数发生器。 如74LS153的逻辑表达式为 Y=A A D+A A D+A A D+A A D 1010 00112103 所以任意给定的三输入变量的逻辑函数军可用4选1数据选择器来实现。 用数据选择器实现单输出函数的方法主要有比较法和图表法。 比较法设计步骤如下： （1）选择接到数据选择端的函数变量。 （2）写出数据选择器输出的逻辑表达式。 （3）将要实现的逻辑函数转换为标准与或表达式。 （4）对照数据选择器输出表达式和待实现函数的表达式，确定数据输入端的值。 （5）连接电路。 图表法设计步骤如下： （1）选择接到数据选择端的函数变量。 （2）画出逻辑函数和数据选择器的真值表。 （3）确定各个数据输入端的值。 （4）连接电路。 三、实验步骤与过程 实验仪器： （1）RXB-1B数字电路实验箱； （2）集成电路74LS00（四2输入与非门）1片、74LS153（双4选1数据选择器）1片。
：数据选择器设计(实验报告)
实验报告 一、实验目的 熟悉QuartusⅡ的VHDL文本设计流程全过程，学习简单组合电路的设计、多层次电路设计、仿真和硬件测试。 二、实验设备 GW48系列SOPC/EDA实验开发系统实验箱一台计算机一台 三、实验内容 1首先利用QuartusⅡ完成2选1多路选择器的文本编辑输入(mux21a.vhd)和仿真测试等步骤，给出下图所示的仿真波形。最后在实验系统上进行硬件测试，验证本项设计的功能。 源程序为: ENTITY mux21a IS PORT ( a, b, s: IN BIT; y : OUT BIT ); END ENTITY mux21a; ARCHITECTURE one OF mux21a IS BEGIN PROCESS (a,b,s) BEGIN IF s = '0' THEN y <= a ; ELSE y <= b ; END IF; END PROCESS; END ARCHITECTURE one ;
图（1 ) 2选1多路选择器的编译图 、图(2) 功能仿真的波形图 图(3 ) 功能引脚图
图(4) 2选1多路选择器的RTL电路 2. 将此多路选择器看成是一个元件mux21a，利用元件例化语句描述图，并将此文件放在同一目录中。并对上例分别进行编译、综合、仿真,并对其仿真波形做出分析说明。以下是程序： 图(5) 双二选一多路选择器的编译图
图(6) 双路数据选择器功能仿真图 图(7) 双二选一多路选择器的引脚锁定图图 5 双2选1多路选择器 图(8) 双路数据选择器RTL电路图
图(9) 编程下载图 3.、引脚锁定以及硬件下载测试。若选择目标器件是EP1C3，建议选实验电路模式5，用键1(PIO0，引脚号为1)控制s0；用键2(PIO1，引脚号为2)控制s1；a3、a2 和a1 分别接clock5(引脚号为16)、clock0(引脚号为93)和clock2(引脚号为17)；输出信号outy仍接扬声器spker(引脚号为129)。通过短路帽选择clock0接256Hz信号，clock5 接1024Hz，clock2 接8Hz 信号。最后进行编译、下载和硬件测试实验（通过选择键1、键2，控制s0、s1，可使扬声器输出不同音调）。 图(10) 实验电路模式5
实验一基本门电路的逻辑功能测试
实验一基本门电路的逻辑功能测试 一、实验目的 1、测试与门、或门、非门、与非门、或非门与异或门的逻辑功能。 2、了解测试的方法与测试的原理。 二、实验原理 实验中用到的基本门电路的符号为： 在要测试芯片的输入端用逻辑电平输出单元输入高低电平，然后使用逻辑电平显示单元显示其逻辑功能。 三、实验设备与器件 1、数字逻辑电路用PROTEUS 2、显示可用发光二极管。 3、相应74LS系列、CC4000系列或74HC系列芯片若干。 四、实验内容 1.测试TTL门电路的逻辑功能： a）测试74LS08的逻辑功能。(与门)000 010 100 111 b）测试74LS32的逻辑功能。（或门）000 011 101 111 c）测试74LS04的逻辑功能。（非门）01 10 d）测试74LS00的逻辑功能。（两个都弄得时候不亮，其他都亮）（与非门）（如果只接一个的话，就是非门）001 011 101 110 e）测试74LS02（或非门）的逻辑功能。（两个都不弄得时候亮，其他不亮）001 010 100 110 f）测试74LS86（异或门）的逻辑功能。 2.测试CMOS门电路的逻辑功能：在CMOS 4000分类中查询 a）测试CC4081(74HC08)的逻辑功能。（与门） b）测试CC4071(74HC32)的逻辑功能。（或门） c）测试CC4069(74HC04)的逻辑功能。（非门） d）测试CC4011(74HC00)的逻辑功能。（与非门）（如果只接一个的话，就是非门）
e）测试CC4001(74HC02)（或非门）的逻辑功能。 f) 测试CC4030(74HC86)（异或门）的逻辑功能。 五、实验报告要求 1.画好各门电路的真值表表格，将实验结果填写到表中。 2.根据实验结果，写出各逻辑门的逻辑表达式，并分析如何判断逻辑门的好坏。 3.比较一下两类门电路输入端接入电阻或空置时的情况。 4．查询各种集成门的管脚分配，并注明各个管脚的作用与功能。 例：74LS00 与门 Y=AB
ttl与非门逻辑功能测试 (1)
实验 TTL与非门逻辑功能测试 一、实验目的 1.熟悉集成门电路的外观和引线排列 2.掌握TTL与非门逻辑功能 二、实验设备 5VDC电源、面包板、数字万用表、导线若干、逻辑电平指示器一组、逻辑开关一组、4输入端双与非门（74LS20）、双输入端四与非门（74LS00） 三、实验内容及要求 1.测试74LS20与非门的逻辑功能 （1）画出实验电路图，设计实验表格（包括输入端的各种逻辑状态、输出端的逻辑状态及电平）。 （2）搭试电路验证，用万用表测量输出电压。 2.用74LS00芯片组成与、或、或非门电路（均为2输入端） （1）写出逻辑表达式，画出实验电路图，标明各管脚；（2）搭试电路进行验证；（3）列状态表验证结果。 3.用74LS00芯片组成异或门电路 （1）写出逻辑表达式，画出实验电路图；（2）搭试电路进行验证；（3）列状态表验证结果。 四、思考题 1.逻辑值“1”是否是指电平为1V？ 2.在逻辑开关电路原理图中，没有1KΩ限流电阻行不行？为什么？ 3.在逻辑电平指示器电路原理图中，没有300Ω限流电阻行不行？为什么？ 五、附录 1.逻辑开关及作用 如图１所示，利用1kΩ电阻作为限流电阻，电键作为逻辑值输入（当电键按下，相对应的端子输出逻辑值“0”；当未按下电键，输出逻辑值为“1”）。
图1 逻辑开关电路原理图 图2 逻辑电平指示器 2.逻辑电平指示器及作用 为了便于检验逻辑电路的输出逻辑值，我们采用发光二极管电路来检验逻辑电平的高低。如图2所示，当某输入端为低电平时，对应的发光二极管不亮；当某输入端为高电平时，对应的发光二极管亮。 3.有关芯片外引线排列图 如图3所示，分别为74LS20及74LS00芯片外引线排列图。 图3 芯片外引线排列图
实验四 数据选择器及其应用
学生实验报告 系别电子工程学院课程名称数字电子技术实验 班级11通信1班实验名称数据选择器及其应用 姓名钟伟纯实验时间2012年11月15日 学号201141302114 指导教师张宗念 报告内容 一、实验目的和任务 1、掌握数据选择器的逻辑功能和使用方法。 2、学习用数据选择器构成组合逻辑电路的方法。 二、实验原理介绍 数据选择是指经过选择，把多个通道的数据传送到唯一的公共数据通道上去。实现数据选择功能的逻辑电路称为数据选择器。它的功能相当于一个多个输入的单刀多掷开关，其示意图如下： 图中有四路数据D0~D3，通过选择控制信号A1、A0（地址码）从四路数据中选中一路数据送至输出端Q。 1、八选一数据选择器74LS151 74LS151是一种典型的集成电路数据选择器，它有3个地址输入端CBA，可选择D0~D7这8个数据源，具有两个互补输出端，同相输出端Y和反相输出端WN。其引脚图如下图11-2所示，功能表如下表11-1所示，功能表中‘H’表示逻辑高电平；‘L’表示逻辑低电平；‘×’表示逻辑高电平或低电平：
图11-2 74LS151的引脚图表表11-1 74LS151的功能表 2、双四选一数据选择器74LS153 74LS153数据选择器有两个完全独立的4选1数据选择器，每个数据选择器有4个数 据输入端I0~I3，2个地址输入端S0、S1，1个使能控制端E和一个输出端Z，它们的功能表如表11-2，引脚逻辑图如图11-3所示。其中，EA、EB使能控制端（1、15脚）分别为 A路和B路的选通信号，I0~I3为四个数据输入端，ZA（7脚）、ZB（9脚）分别为两路的输出端。S0、S1为地址信号，8脚为GND，16脚为V CC。 3、用74LS151组成16选1数据选择器 用低三位A2A1A0作每片74LS151的片内地址码, 用高位A3作两片74LS151的片选信号。当A3=0时，选中74LS151(1)工作, 74LS151(2)禁止；当A3=1时，选中74LS151(2)工作, 74LS151(1)禁止，如下图所示。
实验三选数据选择器实验报告
实验三选数据选择器实 验报告 集团公司文件内部编码：（TTT-UUTT-MMYB-URTTY-ITTLTY-
实验三、八选一数据选择器 一、实验目的： 1.熟悉Quartus II6.0软件的使用和FPGA设计流程 2.用VHDL语言进行八选一数据选择器的设计 二、实验步骤： 一．建立文件夹：在D盘“xingming”的文件夹下建立一个名为“choice8”的文件夹。 二．建立新工程 1.双击桌面上Quartus II6.0 的图标，启动该软件。 2.通过File => New Project Wizard… 菜单命令启动新项目向导。在 随后弹出的对话框上点击Next按钮，在 What is the working directory for this project 栏目中设定新项目所使用的路径：D:\xingming\choice8；在 What is the name of this project 栏目中输入新项目的名字:choice8，点击 Next 按钮。在下一个出现的对话框中继续点击Next,跳过这步。 3.为本项目指定目标器件：选择器件系列为ACEX1K ,选择具体器件为 EP1K30TC144-3 1728 24576 ,再点击Next。在弹出的下一对话框中继续点击Next ，最后确认相关设置，点击Finish按钮，完成新项目创建。 三．设计输入 1.建立一个VHDL文件。通过 File => New 菜单命令，在随后弹出的对 话框中选择 VHDL File选项，点击 OK 按钮。通过 File => Save As 命令，将其保存，并加入到项目中。 2.在VHDL界面输入8选1数据选择器程序，然后通过File => Save
实验五数据选择器及应用
实验五 数据选择器及应用 [实验目的] 1、掌握数据选择器的工作原理及逻辑功能。 2、熟悉74LS153和74LS151的管脚排列和测试方法。 3、学习用数据选择器构成组合逻辑电路的方法。 [实验仪器及元器件] THD-1型数字电路实验箱，数字万用表，双踪示波器，集成电路（74LS00 四-2输入与非门、4LS32四-2输入或门、4LS86四-2输入异或门、 74LS153双四选一数据选择器、74LS151 八选一数据选择器），信号线（电缆），各种导线。 [实验任务] 1、用双四选一数据选择器74LS153实现一位全减器。 2、用双四选一数据选择器74LS153设计一个四位奇偶校验器。 3、用八选一数据选择器74LS151设计一个多数表决电路。 4、用Multisim8进行仿真，并在实验仪器上实现。 [实验原理] 数据选择器又称多路转换器或多路开关，其功能是在地址码（或叫选择控制）电位的控制下，从几个数据输入中选择一个并将其 送到一个公共输出端。数据选择器的功能类似一个多掷开关，如图4-23所示，图中有四路数据D 0 ～ D 3通过选择控制信号A 1、A 0（地址码）从四路数据中选中某一路数据送至输出端Y 。 一个n 个地址端的数据选择器，具有2n 个数据选择功能。例如：数据选择器（74LS153），n = 2，可 完成四选一的功能；数据选择器（74LS151），n = 3，可 完成八选一的功能。 1、双四选一数据选择器74LS153 所谓双4选1数据选择器就是在一块集成芯片上 有两个4选1 数据选择器。集成芯片引脚排列如图 A 1 A 0 地址码 D 0 D D D 数 据输 入 Y 输 出 图4-23 四选一数据选择器 4-24 74LS153引脚排列
集成逻辑门电路逻辑功能的测试
集成逻辑门电路逻辑功能的测试
实验一集成逻辑门电路逻辑功能的测试 一、实验目的 1、熟悉数字逻辑实验箱的结构、基本功能和使用方法。 2、掌握常用非门、与非门、或非门、与或非门、异或门的逻辑功能及其测试方法。 二、实验仪器及设备 1、数字逻辑实验箱 1台 2、万用表 1只 3、元器件： 74LS00 74LS04 74LS55 74LS86 各一块导线若干 三、实验内容 1、测试74LS04（六非门）的逻辑功能 将74LS04正确接入面包板，注意识别1脚位置（集成块正面放置且缺口向左，则左下角为1脚）重点讲解，按表1-1要求输入高、低电平信号，测出相应的输出逻辑 Y 电平。得表达式为A 表1-1 74LS04逻辑功能测试表 1A 1Y 2A 2Y 3A 3Y 4A 4Y 5A 5Y 6A 6Y 0 1 0 1 0 1 0 1 0 1 0 1 1 0 1 0 1 0 1 0 1 0 1 0
2、测试74LS00（四2输入端与非门）逻辑功能 将74LS00正确接入面包板，注意识别1脚位置，按表1-2要求输入高、低电平信号，测出相应的输出逻辑电平。得表达式为B A Y ?= 表1-2 74LS00 逻辑功能测试表 1A 1B 1Y 2A 2B 2Y 3A 3B 3Y 4A 4B 4Y 0 0 1 0 0 1 0 0 1 0 0 1 0 1 1 0 1 1 0 1 1 0 1 1 1 0 1 1 0 1 1 0 1 1 0 1 1 1 1 1 1 1 1 1 3、测试74LS55（二路四输入与或非门）逻辑功能 将74LS55正确接入面包板，注意识别1脚位置，按表1-3要求输入信号，测出相应的输出逻辑电平，填入表中。（表中仅列出供抽验逻辑功能用的部分数据） 表1-3 74LS55部分逻辑功能测试表 A B C D E F G H Y 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 1 1 1 0 0 0 0 0 1 0 0 1 0 1 1 1
实验3 数据选择器及其应用
实验三数据选择器及其应用 一、实验目的 1、掌握中规模集成数据选择器的逻辑功能及使用方法 2、学习用数据选择器构成组合逻辑电路的方法 二、实验原理 数据选择器又叫“多路开关”。数据选择器在地址码（或叫选择控制）电位的控制下，从几个数据输入中选择一个并将其送到一个公共的输出端。数据选择器的功能类似一个多掷 开关，如图3－1所示，图中有四路数据D 0～D 3 ，通过选择控制信号 A 1 、A （地址码）从四路 数据中选中某一路数据送至输出端Q。 数据选择器为目前逻辑设计中应用十分广泛的逻辑部件，它有2选1、4选1、8选1、16选1等类别。 数据选择器的电路结构一般由与或门阵列组成，也有用传输门开关和门电路混合而成的。 1、八选一数据选择器74LS151 74LS151为互补输出的8选1数据选择器，引脚排列如图3－2，功能如表3－1。 选择控制端（地址端）为A 2～A ，按二进制译码，从8个输入数据D ～D 7 中，选择一个 需要的数据送到输出端Q，S为使能端，低电平有效。 图3－1 4选1数据选择器示意图图 3－2 74LS151引脚排列表3－1
使能端S＝1时，不论A 2～A 状态如何，均无输出（Q＝0，Q＝1），多 路开关被禁止。 1）使能端S＝0时，多路开关正常工作，根据地址码A 2、A 1 、A 的状态选 择D 0～D 7 中某一个通道的数据输送到输出端Q。 如：A 2 A 1 A ＝000，则选择D 数据到输出端，即Q＝D 。 如：A 2 A 1 A ＝001，则选择D 1 数据到输出端,即Q＝D 1 ，其余类推。 2、双四选一数据选择器 74LS153 所谓双4选1数据选择器就是在一块集成芯片上有两个4选1数据选择器。引脚排列如图3－3，功能如表3－2。 图3－3 74LS153引脚功能 S1、S2为两个独立的使能端；A 1、A 为公用的地址输入端；1D ～1D 3 和2D ～2D 3 分别为 两个4选1数据选择器的数据输入端；Q 1、Q 2 为两个输出端。 1）当使能端S1（2）＝1时，多路开关被禁止，无输出，Q＝0。 2）当使能端S1（S2）＝0时，多路开关正常工作，根据地址码A 1、A 的状态，将相应 的数据D 0～D 3 送到输出端Q。 如：A 1A ＝00 则选择D O 数据到输出端，即Q＝D 。 A 1A ＝01 则选择D 1 数据到输出端，即Q＝D 1 ，其余类推。 数据选择器的用途很多，例如多通道传输，数码比较，并行码变串行码，以及实现逻辑函数等。
字段译码器逻辑功能测试及应用
实验五字段译码器逻辑功能测试及应用 一、实验目的 1.掌握七段译码驱动器74LS47逻辑功能。 2.掌握LED七段数码管的判别方法。 3.熟悉常用字段译码器的典型应用。 二、实验仪器及材料 a) TDS-4数电实验箱、双踪示波器、数字万用表。 b) 参考元件：译码器74ls47一片、共阳数码管一个。. 三、实验原理 1、七段发光二极管(LED)数码管 LED数码管是目前最常用的数字显示器，图5-1(a)、(b)为共阴管和共阳管的电路，(c)为两种不同出线形式的引出脚功能图。 一个LED数码管可用来显示一位0～9十进制数和一个小数点。小型数码管（0.5寸和0.36寸）每段发光二极管的正向压降，随显示光（通常为红、绿、黄、橙色）的颜色不同略有差别，通常约为2～2.5V，每个发光二极管的点亮电流在5～10mA。LED数码管要显示BCD码所表示的十进制数字就需要有一个专门的译码器，该译码器不但要完成译码功能，还要有相当的驱动能力。 (a) 共阴连接（“1”电平驱动） (b) 共阳连接（“0”电平驱动） (c) 符号及引脚功能 图 5-1 LED数码管 2、BCD码七段译码驱动器 此类译码器型号有74LS47（共阳），74LS48（共阴），CC4511（共阴）等，本实验系采用74LS47／七段译码／驱动器。驱动共阳极LED数码管。 图 5-2为74LS47引脚排列
图5-2 74LS47引脚排 其中A、B、C、D—BCD码输入端。 a、b、c、d、e、f、g—译码输出端，输出“0”有效，用来驱动共阳极LED数码管。 BI：消隐输入端，BI＝“0”时，译码输出全为“1”； LT：测试输入端，BI＝“1”,LT＝“0”时，译码输出全为“0”； ：当BI =LT=1,=0时，输入DCBA为0000，译码输出全为“1”。而DCBA为其它各种组合时，正常显示。它主要用来熄灭无效的前零和后零。 表5-1 输入输出 LT D C B A a b c d e f g 字形××0 ×××× 1 1 1 1 1 1 1 消隐×0 1××××0 0 0 0 0 0 0 1 1 1 0 0 0 0 000000 1 × 1 1 0 0 0 1 1 001111 × 1 1 0 0 1 0 0 0 1 0 0 1 0 × 1 1 0 0 1 1 0000110 × 1 1 0 1 0 0 1 001100 × 1 1 0 1 0 1 0 1 0 0 1 0 0 × 1 1 0 1 1 0 110 0 0 0 0 × 1 1 0 1 1 1 0 0 0 1111 × 1 1 1 0 0 0 0 0 0 0 0 0 0 × 1 1 1 0 0 1 0001100 × 1 1 1 0 1 0 1110 0 10 × 1 1 1 0 1 1 110 0 110 × 1 1 1 1 0 0 10 1110 0 × 1 1 1 1 0 1 0 110 10 0 × 1 1 1 1 1 0 1110 0 0 0 × 1 1 1 1 1 1 1111111消隐 0 1 0 00001111111灭零 :当本位的“0”熄灭时，=0,在多位显示系统中，它与下一位的相连，通知下位如果是零也可熄灭。 四、实验内容 1.集成七段显示译码器的功能测试。
数据选择器实验报告
实验三数据选择器 实验人员：班号：学号： 一、实验目的 (1) 熟悉并掌握数据选择器的功能。 (2) 用双4选1数据选择器74LS153设计出一个16选1的数据选择器。 (3) 用双4选1数据选择器74LS153 设计出一个全加法器。 二、实验设备 数字电路实验箱，74LS00，74LS153。 三、实验内容 (1) 测试双4选1数据选择器74LS153的逻辑功能。 74LS153含有两个4选1数据选择器，其中和为芯片的公共地址输入端，和分别为芯片的公共电源端和接地端。Figure1为其管脚图： Figure 1 按下图连接电路：
Figure 2 (2) 设某一导弹发射控制机构有两名司令员A 、B 和两名操作员C 、D ，只有当两名司令员均同意发射导弹攻击目标且有操作员操作，则发射导弹F 。利用所给的实验仪器设计出一个符合上述要求的16选1数据选择器，并用数字电路实验箱上的小灯和开关组合表达实验结果。 思路： 由于本实验需要有四个地址输入端来选中16个数据输入端的地址之中的一 个，进而实现选择该数据输入端中的数据的功能，即16选1。而公共的、两个地址输入端和使能端（用于片选，已达到分片工作的目的，进而扩展了一位输入）一共可以提供三个地址输入端，故需要采用降维的方法，将一个地址输入隐藏到一个数据输入端中。本实验可以降一维，也可以降两位。由于两位比较复杂，本实验选择使用降一维的方式。 做法： 画出如应用题中实现所需功能的卡诺图： 00 01 11 10 00 AB CD
01 0 0 1 0 11 0 0 1 0 10 0 1 将D 降到数据输入端中。对应的卡诺图如下： 00 01 11 10 0 1 0 0 D 0 0 1 按上述卡诺图连接电路，用开关控制送给各输入高低电平。其中，“1”表示高电平，“0”表低电平，均由开关上下拨动来控制；A 、B 、C 、D 分别为题中的两个司令员的同意情况和两个操作员的操作情况；F 为导弹发射情况，将F 接到小灯上即可。电路如Figure 3所示（图中即，后面的图均为如此）： Figure 3 (3) 用74LS00与74LS153设计一位全加器，并用数字电路实验箱上的小灯和开关组合表达实验结果。 C AB
数电 实验四 数据选择器及其应用 实验报告
实验四数据选择器及其应用 一、实验目的 1.掌握中规模集成数据选择器的逻辑功能及使用方法 2.学习用数据选择器构成组合逻辑电路的方法 二、实验设备与器件 1.+5V直流电源 2.逻辑电平开关 3.逻辑电平显示器 4.74LS151 三、实验原理 数据选择器又叫“多路开关”。数据选择器在地址码（或叫选择控制）电位的控制下，从几个数据输入中选择一个并将其送到一个公共的输出端。数据选择器的功能类似一个多掷开关，如图7-1所示，图中有四路数据D0~D3，通过选择控制信号A1、A0（地址码）从四路数据中选中某一路数据送至输出端Q。 数据选择器为目前逻辑设计中应用十分广泛的逻辑部件，它有2选1、4选1、8选1、16选1等类别。 数据选择器的电路结构一般由与或门阵列组成，也有用传输们开关和门电路混合而成的。 八选一数据选择器74LS151 74LS151为互补输出的8选1数据选择器，引脚排列如图4-2，功能如表4-1。 选择控制端（地址端）为A2~A0，按二进制姨妈，从8个输入数据D0~D7中，选择一个需要的数据送到输出端A, S为使能端，低电平有效。
1）使能端?S=1时，无论A2~A0状态如何，均无输出（Q=0，?Q=1）,多路开关被禁止。2）使能端S=0时，多路开关正常工作。根据地址码A1、A2、A3的状态选择D0~D7中某一个通道的数据输送到输出端Q。 此处以A2A1A0=010为例，则选择D2数据到输出端，即Q=D2。 D2为0，?Q亮。D2为1，Q亮。 使能端为1，D2为1，?Q亮。使能端为1，D2变为0，?Q仍然亮。
74LS151功能测试结果表4-1 实现逻辑函数F(AB)=A?B+?AB+A B 设计过程：逻辑表
实验二数据选择器
实验二数据选择器功能测试及设计应用 实验目的 1、掌握中规模集成数据选择器的逻辑功能及测试方法。 2、掌握数据选择器的使用方法。 一、实验仪器及器材 稳压电源、实验箱一个、双四选数据选择器74LS153、八选一数据选择器74LS151。 二、实验原理 1、4选1数据选择器 中规模集成电路74LS153为双四选数据选择器，其逻辑符号如图2-2-1所示，其中，1S、S分别为两个数据选择器的选通输入端，低电平有效。A0,、A1为公告控制输入端地址端，2 1D0、1D1、1D2、1D3与2D0、2D1、2D2、2D3分别为两个数据选择器的数据输入端，其功能表如表2-2-1所示。 有功能表得逻辑表达式： () =+++ Q A A D A A D A A D A A D S 110101011101210131 () =+++ 210201021102210232 Q A A D A A D A A D A A D S 2、8选1数据选择器74LS151 74LS151是常用的8选1数据选择器，用于各种数字电路和单片机系统的显示电路中。其功能如表2-2-2所示。 表2-2-2 74LS151的功能表
其中，S 为数据选择器的选通端，低电平有效。A0、A1、A2为地址码，D0~D7为数据输入端。 3、数据选择器的应用 （1）多路信号共用一个通道（总线）传输。 （2）变并行码为串行码。 （3）转换4位二进制码为补码。 （4）组成数码比较电路。 （5）实现逻辑函数。 三、实验内容 1,利用逻辑电平产生电路和逻辑电平指示电路测试74LS153的逻辑功能，验证是否和逻辑功能表一致。 1、根据题目可画出电路图为：
实验四数据选择器及其应用
实验四数据选择器及其应用 以下是为大家整理的实验四数据选择器及其应用的相关范文，本文关键词为实验,数据,选择器,及其,应用,实验,数据,选择器,及其,应，您可以从右上方搜索框检索更多相关文章，如果您觉得有用，请继续关注我们并推荐给您的好友，您可以在教育文库中查看更多范文。 实验四数据选择器及其应用 一、实验目的 1、掌握中规模集成数据选择器的逻辑功能及使用方法 2、学习用数据选择器构成组合逻辑电路的方法
二、实验原理 数据选择器又叫“多路开关”。数据选择器在地址码（或叫选择控制）电位的控制下，从几个数据输入中选择一个并将其送到一个公共的输出端。数据选择器的功能类似一个多掷开关，如图4－1所示，图中有四路数据D0～D3，通过选择控制信号A1、A0（地址码）从四路数据中选中某一路数据送至输出端Q。 图4－14选1数据选择器示意图图4－274Ls151引脚排列 表4－1输入s输出A0×01010101Q0D0D1D2D3D4D5D6D7QA2×00001111A1×00110011100 0000001D0D1D2D3D4D5D6D7数据选择器为目前逻辑设计中应用十分广泛的逻辑部件，它有2选1、4选1、8选1、 16选1等类别。 数据选择器的电路结构一般由与或门阵列组成，也有用传输门开关和门电路混合而成的。 1、八选一数据选择器74Ls151 74Ls151为互补输出的8选1数据选择器，引脚排列如图4－2，功能如表4－1。 选择控制端（地址端）为A2～A0，按二进制译码，从8个输入数据D0～D7中，选择一个需要的数据送到输出端Q，s为使能端，低电平有效。 1）使能端s＝1时，不论A2～A0状态如何，均无输出（Q＝0，Q＝1），多路开关被禁止。