常见硬件工程师笔试题(标准答案)
硬件工程师笔试题
一、电路分析：
1、竞争与冒险
在组合逻辑中，在输入端的不同通道数字信号中经过了不同的延时，导致到达该门的时间不一致叫竞争。因此在输出端可能产生短时脉冲（尖峰脉冲）的现象叫冒险。
常用的消除竞争冒险的方法有：输入端加滤波电容、选通脉冲、修改逻辑设计等。
2、同步与异步
同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。
同步电路：存储电路中所有触发器的时钟输入端都接同一个时钟脉冲源，因而所有触发器的状态的变化都与所加的时钟脉冲信号同步。
异步电路：电路没有统一的时钟，有些触发器的时钟输入端与时钟脉冲源相连，只有这些触发器的状态变化与时钟脉冲同步，而其它的触发器的状态变化不与时钟脉冲同步。
异步电路不使用时钟脉冲做同步，其子系统是使用特殊的“开始”和“完成”信号使之同步
同步就是双方有一个共同的时钟，当发送时，接收方同时准备接收。异步双方不需要共同的时钟，也就是接收方不知道发送方什么时候发送，所以在发送的信息中就要有提示接收方开始接收的信息，如开始位，结束时有停止位
3、仿真软件：Proteus
4、Setup 和Hold time
Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发器的时钟信号上升沿到来以前，数据稳定不变的时间。输入信号应提前时钟上升沿（如上升沿有效）T时间到达芯片，这个T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿，数据才能被打入触发器。保持时间是指触发器的时钟信号上升沿到来以后，数据稳定不变的时间。如果hold time不够，数据同样不能被打入触发器。
5、IC设计中同步复位与异步复位的区别
同步复位在时钟沿采集复位信号，完成复位动作。异步复位不管时钟，只要复位信号满足条件，就完成复位动作。异步复位对复位信号要求比较高，不能有毛刺，如果其与时钟关系不确定，也可能出现亚稳态。
6、常用的电平标准
TTL：transistor-transistor logic gate晶体管－晶体管逻辑门
CMOS：Complementary Metal Oxide Semiconductor互补金属氧化物半导体
LVTTL(Low Voltage TTL)、LVCMOS(Low Voltage CMOS)：3.3V、2.5V
RS232、RS485
7、TTL电平与CMOS电平
TTL电平和CMOS电平标准
TTL电平：5V供电
输出L：<0.4V ；H：>2.4V 1
输入L：<0.8V ；H：>2.0V 0
CMOS电平：（一般是12V供电）
输出L：<0.1*Vcc ；H：>0.9*Vcc
输入L：<0.3*Vcc ；H：>0.7*Vcc.
CMOS电路临界值（电源电压为＋5V）
VOHmin =4.5V VOLmax =0.5V
VIHmin =3.5V VILmax =1.5V
特性区别：
CMOS是场效应管构成，TTL为双极晶体管构成；
CMOS的逻辑电平范围比较大（3～15V），TTL只能在5V下工作；
CMOS的高低电平之间相差比较大、抗干扰性强，TTL则相差小，抗干扰能力差；
CMOS功耗很小，TTL功耗较大（1～5mA/门）；
CMOS的工作频率较TTL略低，但是高速CMOS速度与TTL差不多相当。
8、RS232、RS485
RS232：采用三线制传输分别为TXD\RXD\GND，其中TXD为发送信号，RXD为接收信号。
全双工，在RS232中任何一条信号线的电压均为负逻辑关系。即：
－15v ~ －3v 代表1
＋3v ~ ＋15v 代表0
RS485：采用差分传输（平衡传输）的方式，半双工，一般有两个引脚 A、B。AB间的电势差U为UA-UB:
不带终端电阻AB电势差：＋2 ～＋6v 逻辑‘1’；
－2 ～－6v 逻辑‘0’；
带终端电阻 AB电势差：大于＋200mv 逻辑‘1’；
小于－200mv 逻辑‘0’；注意：AB之间的电压差不小于200mv。波特率计算：如图，传输9bit（1起始位+8数据位）花费的时间为79us。1s传输的数据量为1/0.000079*9 = 113924，可以推测波特设置的波特率为115200。RS485的波特率计算同理。（二进制系统中，波特率等于比特率）
终端电阻其目的就是消耗通信电缆中的信号反射，其原因有两个：阻抗不连续喝阻抗不匹配。
9、CAN BUS
要点（显性与隐性电平）：
显性位即无论总线上各节点想将总线驱动成什么样的电平，只要有一个节点驱动为显性位，则总线表现为显性位的电平；隐性位正好相反，只有各节点都不将总线驱动成显性位的电平，总线才表现为隐性位对应的电平。显性位电平为Vh-Vl=2V，逻辑上为“0”；隐性位电平为Vh-Vl=0V，逻辑上为“1”。
CAN总线在没有节点传输报文时是一直处于隐性状态。当有节点传输报文时显性覆盖隐性，由于CAN总线是一种串行总线，也就是说报文是一位一位的传输的，而且是数字信号（0和1），1代表隐性，0代表显性。在传送报文的过程中是显隐交替的，就像二进制数字0101001等，这样就能把信息发送出去，而总线空闲的时候是一直处于隐性的。
“显性”具有“优先”的意味，总线上执行逻辑上的线“与”时，只要有一个单元输出显性电平，总线上即为显性电平；只有所有的单元都输出隐性电平，总线上才为隐性电平。（显性电平比隐性电平更强）
隐性（逻辑‘1’）：H=2.5V，L=2.5V，H-L=0V
显示（逻辑‘0’）：H=3.5V，L=1.5V，H-L=2V
共同点：CAN_BUS空闲状态为隐性状态，相当于串口通信（232/485）的停止位‘1’；当准备发送数据时，CAN_BUS的状态由隐性变成显性，相当于串口通信（232/485）的起始位‘0’。
10、KNX BUS
1、概述：KNX是Konnex的缩写。1999年5月，欧洲三大总线协议EIB、BatiBus和EHSA 合并成立了Konnex协会，提出了KNX协议。该协议以EIB为基础，兼顾了BatiBus和EHSA 的物理层规范，并吸收了BatiBus和EHSA中配置模式等优点，提供了家庭、楼宇自动化的完整解决方案。
2、总线框架：
A、总线—区域总线(15条)—主干道(15条)—总线设备(64个)
B、15*15*64=14400个设备
C、三种结构：线形、树形、和星形
D、KNX总线协议遵循OSI模型协议规范，并进行了合理的简化。由物理层、数据链接层、网络层、传输层和应用层组成，会话层和表示层的功能则并入应用层与传输层
3、配置模式：
A、S-Mode (system系统模式)
B、E-Mode (Essential简单模式)
4、所有的总线设备连接到KNX 介质上( 这些介质包括双绞线、射频、电力线或IP/Ethernet), 它们可以进行信息交换。总线设备可以是传感器也可以是执行器，所有这些功能通过一个统一的系统就可以进行控制、监视和发送信号，不需要额外的控制中心。
5、KNX电缆由一对双绞线组成，其中一条双绞线用于数据传输(红色为CE+ 黑色为CE-)，另一条双绞线给电子器件提供电源。
6、所有的信号在总线上都是以串行异步传输（广播）的形式进行传播，也就是说在任何时候，所有的总线设备总是同时接收到总线上的信息，只要总线上不再传输信息时，总线设备即可独立决定将报文发送到总线上。
11、SPI是串行外设接口（Serial Peripheral Interface）
是一种高速的，全双工，同步的通信总线，至少四根线；
SDI（数据输入）、SDO（数据输出）、SCLK（时钟）、CS（使能）。
12、以太网
13、推挽电路和开漏输出
推挽输出：可以输出高,低电平,连接数字器件；推挽结构一般是指两个三极管的B极和E极接在一起，总是一个三极管导通时另一个三极管截止。
开漏输出：输出端相当于一个NPN三极管，集电极悬空，只能输出低电平或者高阻态，必须加一个上拉电阻输出高电平。开漏输出可以将多个输出短接，共用一个上拉，此时这些开漏输出的驱动PIN_A、PIN_B、PIN_C“与”的关系。
14、DC-DC电源和LDO电源
LDO：low dropout voltage regulator 低压差线性稳压器，故名思意，为线性的稳压器，仅能使用在降压应用中。也就是输出电压必需小于输入电压。优点：稳定性好，负载响应快。输出纹波小，外围元器件少。
缺点：效率低，输入输出的电压差不能太大。负载不能太大，目前最大的LDO为5A（但要保证5A的输出还有很多的限制条件）
DC/DC：直流电压转直流电压。严格来讲，LDO也是DC/DC的一种，但目前DC/DC多指开关电源。包括boost（升压）、buck（降压）、Boost/buck（升/降压）和反相结构，具有高效率、高输出电流、低静态电流等特点，随着集成度的提高，许多新型DC-DC转换器的外围电路仅需电感和滤波电容；但该类电源控制器的输出纹波和开关噪声较大、成本相对较高。优点：效率高，输入电压范围较宽。
缺点：负载响应比LDO差，输出纹波比LDO大。
15、基尔霍夫定律
电压定律(回路定律)：电路中沿任何一个回路的所有电压的代数和为0；
电流定律(节点定律)：流入一个节点的所有电流之和等于流出该节点的所有电流之和。
16、数字电路和模拟电路区别
数字电路只关心高低电平，模拟电路是连续变化的模拟量，表现形式为电压和电流的连续波动
二、常用的元器件：
1、电阻resistance：固定电阻（色环电阻/贴片电阻）、热敏电阻、光敏电阻、数字可调电阻
基本作用：限制电流和调节电压；
2、电容capacitance：陶瓷电容、铝电解电容、薄膜电容、纸介电容、云母电容
基本作用：存储能量（以电场方式）和隔直通交（滤波/旁路）；
容抗和电容成反比，和频率也成反比。如果容抗用Xc表示，电容用C表示，频率用f 表示，那么Xc＝1／(2πfC)
3、电感inductance：磁芯电感、空心电感、可调电感、阻流电感
基本作用：存储能量（以磁场方式）和阻交通直（抑制流过它的电流突然变化）
电磁感应只有在外施电压或者电流随时间增大或减小的变化过程中才会产生。
重点：电感的能量存储特性可以被用在开关电源电路中，如图升压电路。当mos管打开，电感存储能量，由二极管隔断的负载由电容存储能量供给。当MOS管关断时，存储在mos管的能量叠加到5V电源（达到升压的效果）。此时，电感给电容充电，同时供给负载电流。
4、磁珠：用于抑制信号线、电源线上的高频噪声和尖峰干扰，还具有吸收静电脉冲的能力。磁珠是用来吸收超高频信号，像一些RF电路，PLL，振荡电路，含超高频存储器电路（DDRSDRAM，RAMBUS等）都需要在电源输入部分加磁珠，而电感是一种蓄能元件，用在LC振荡电路，中低频的滤波电路等，其应用频率范围很少超过50MHZ。磁珠有很高的电阻率和磁导率，等效于电阻和电感串联，但电阻值和电感值都随频率变化。
4、二极管：正向导通，反向截至；（PN结二极管、肖特基二极管、稳压(齐纳)二极管、发光二极管、变容二极管）
硅管：压降是0.7V左右，耐压高但开关速度慢，常用低频整流和开关；
锗管：压降是0.2V左右，阈值电压小，常用于RF信号检测和低电压电平电路；
肖特基二极管：压降是0.4V左右，耐压低但开关速度快，常用高频整流和开关。
二极管选项考虑五大因素：反向峰值电压/最大整流电流/响应速度/反向漏电流/最大正向压降。
5、三极管（晶体管）：NPN，PNP三极管；用于开关和放大电路
术语：截止区、放大区、饱和区、偏置和静态工作点Q。
放大区电流增益：Ic=B*Ib，B是电流增益，典型值10-500，Ic最大为80-600mA。只有工作在放大区，即对于流过晶体管的电流和加在晶体管电压大小都有限制的，才存在电流增益。当Ib过大或过小，放大系数B都会变小。只有Ib为常量，即静态工作点才由有最大的电流增益。
放大区：Ie=Ic+Ib=(B+1)Ib
达林顿管：把两个三极管连在一起，工作电流更大，放大倍数B更大（2B）等效晶体管电路。
6、MOS管（场效应管）：结型场效应管、金属氧化物晶体管（耗尽型和增强型）、单结场效应管。除了增强型导通方向跟晶体管一致，其他均相反。常用是增强型。
普通晶体管是电流控制元件，通过控制基极电流达到控制集电极电流或发射极电流的目的，到信号源必须提供一定的电流才能工作。
MOS管则是电压控制元件，它的输出电流决定于输入端电压的大小，基本上不需要信号源提供电流，所以它的输入电阻很高，这是它的突出特点。它广泛应用于放大电路和数字电路。
7、运算放大器
负反馈：把输出信号反馈到反相输入端，输出端输出信号电压取决与反馈电阻。
计算公式：Vout=-Vin(Rf/Rin)。反馈电阻越大，输出越大，输出反馈到输入的值就越小。
8、逻辑门电路
非门NOT、与门AND、与非门NAND、或门OR、或非门NOR
异或门XOR
同或门XNOR
硬件工程师面试题集(含答案-很全)
硬件工程师面试题集 （DSP，嵌入式系统，电子线路，通讯，微电子，半导体） 1、下面是一些基本的数字电路知识问题，请简要回答之。 (1) 什么是Setup和Hold 时间？ 答：Setup/Hold Time 用于测试芯片对输入信号和时钟信号之间的时间要求。建立时间(Setup Time)是指触发器的时钟信号上升沿到来以前，数据能够保持稳定不变的时间。输入数据信号应提前时钟上升沿(如上升沿有效)T 时间到达芯片，这个T就是建立时间通常所说的SetupTime。如不满足Setup Time，这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿到来时，数据才能被打入触发器。保持时间(Hold Time)是指触发器的时钟信号上升沿到来以后，数据保持稳定不变的时间。如果Hold Time 不够，数据同样不能被打入触发器。 (2) 什么是竞争与冒险现象？怎样判断？如何消除？ 答：在组合逻辑电路中，由于门电路的输入信号经过的通路不尽相同，所产生的延时也就会不同，从而导致到达该门的时间不一致，我们把这种现象叫做竞争。由于竞争而在电路输出端可能产生尖峰脉冲或毛刺的现象叫冒险。如果布尔式中有相反的信号则可能产生竞争和冒险现象。解决方法：一是添加布尔式的消去项，二是在芯片外部加电容。 (3) 请画出用D 触发器实现2 倍分频的逻辑电路 答：把D 触发器的输出端加非门接到D 端即可，如下图所示： (4) 什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？ 答：线与逻辑是两个或多个输出信号相连可以实现与的功能。在硬件上，要用OC 门来实现(漏极或者集电极开路)，为了防止因灌电流过大而烧坏OC 门,应在OC 门输出端接一上拉电阻(线或则是下拉电阻)。 (5) 什么是同步逻辑和异步逻辑？同步电路与异步电路有何区别？ 答：同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系.电路设计可分类为同步电路设计和异步电路设计。同步电路利用时钟脉冲使其子系统同步运作，而异步电路不使用时钟脉冲做同步，其子系统是使用特殊的“开始”和“完成”信号使之同步。异步电路具有下列优点：无时钟歪斜问题、低电源消耗、平均效能而非最差效能、模块性、可组合和可复用性。 (7) 你知道那些常用逻辑电平？TTL 与COMS 电平可以直接互连吗？ 答：常用的电平标准，低速的有RS232、RS485、RS422、TTL、CMOS、LVTTL、LVCMOS、ECL、ECL、LVPECL 等，高速的有LVDS、GTL、PGTL、CML、HSTL、SSTL 等。 一般说来，CMOS 电平比TTL 电平有着更高的噪声容限。如果不考虑速度和性能，一般TTL 与CMOS 器件可以互换。但是需要注意有时候负载效应可能引起电路工作不正常，因为有些TTL 电路需要下一级的输入阻抗作为负载才能正常工作。 (6) 请画出微机接口电路中，典型的输入设备与微机接口逻辑示意图(数据接口、控制接口、锁存器/缓冲器)
硬件工程师笔试题硬件工程师笔试题
硬件工程师面试试题 模拟电路 1、基尔霍夫定理的内容是什么？（仕兰微电子） 2、平板电容公式(C=εS/4πkd)。（未知） 3、最基本的如三极管曲线特性。（未知） 4、描述反馈电路的概念，列举他们的应用。（仕兰微电子） 5、负反馈种类（电压并联反馈，电流串联反馈，电压串联反馈和电流并联反馈）；负反馈的优点（降低放大器的增益灵敏度，改变输入电阻和输出电阻，改善放大器的线性和非线性失真，有效地扩展放大器的通频带，自动调节作用）（未知） 6、放大电路的频率补偿的目的是什么，有哪些方法？（仕兰微电子） 7、频率响应，如：怎么才算是稳定的，如何改变频响曲线的几个方法。（未知） 8、给出一个查分运放，如何相位补偿，并画补偿后的波特图。（凹凸） 9、基本放大电路种类（电压放大器，电流放大器，互导放大器和互阻放大器），优缺点，特别是广泛采用差分结构的原因。（未知） 10、给出一差分电路，告诉其输出电压Y+和Y-,求共模分量和差模分量。（未知） 11、画差放的两个输入管。（凹凸） 12、画出由运放构成加法、减法、微分、积分运算的电路原理图。并画出一个晶体管级的运放电路。（仕兰微电子） 13、用运算放大器组成一个10倍的放大器。（未知） 14、给出一个简单电路，让你分析输出电压的特性（就是个积分电路），并求输出端某点的 rise/fall时间。(Infineon笔试试题) 15、电阻R和电容C串联，输入电压为R和C之间的电压，输出电压分别为C 上电压和R上电压，要求制这两种电路输入电压的频谱，判断这两种电路何为高通滤波器，何为低通滤波器。当RC< 硬件工程师考试试题答案 模拟电路 1.基尔霍夫定理的内容是什么？ a.基尔霍夫电流定律：在电路的任一节点，流入、流出该节点电流的代数和为零.基尔霍 夫电压定律：在电路中的任一闭合电路，电压的代数和为0. b.公式：I1+ I2+I3+In=I OUT 2.设计一个20倍运放，说明高频运放及低频运放区别，在选用运放时注意哪几个参数？ a. b. 低频运算放大器工作频率，相对频带宽度却很宽，自20 Hz至20KHz,高低频之比1000 。高频运算放大器工作频率高，几百KHz万MHz,相对于其中心频率却较窄。如果高频运算放大器用于低频电路，就会产生很大的高频噪声，所以用时注意。 c.差模放大倍数大、差模输入电阻大、共模抑制比CMMR 高；输入失调电压及其温漂、输入失调电流及其温漂小，以及噪声小。 3.画出如下B点的波开： B 4. 什么叫差模信号？什么叫共模信号？在设计电路中如何处理差模干扰及共模干扰？设计逻辑门电路及运放大器时，悬空引脚如何处理？ a. 小相等、极性相反的一对信号称为差模信号。差动放大电路输入差模信号（u il =-u i2） 时，称为差模输入。两个大小相等、极性相同的一对信号称为共模信号。差动放大电路输入共模信号（u il =u i2）时，称为共模输入。在差动放大器中，有用信号以差模形式输 入，干扰信号用共模形式输入，那么干扰信号将被抑制的很小。 b. 差模干扰设计正负2条信号线紧靠，2条信号线平行，包地走线；共模干扰设计增加屏 蔽，布线远高电压大电流走线，采用稳定的电源和高品质开关电源（低噪声电源）。 c. 逻辑门电路时，悬空引脚应接高电平；运放大器悬空引脚正极端接运放输出，负端接低电平。 数字电路 5. 用逻辑门画出D 触发器，实现2倍分频的逻辑电路？（ verilog HDL 实现） a. b. module divide2( clk , clk_o, reset); input clk , reset; 硬件工程师面试题集 (DSP，嵌入式系统，电子线路，通讯，微电子，半导体) ---ReaLYamede 1下面是一些基本的数字电路知识问题，请简要回答之。 ⑴什么是SetUP和HOld时间？ 答：SetUP/Hold Time用于测试芯片对输入信号和时钟信号之间的时间要求。建立时间(SetUP Time)是指触发器的时钟信号上升沿到来以前，数据能够保持稳定不变的时间。输入数据信 号应提前时钟上升沿(如上升沿有效)T时间到达芯片，这个T就是建立时间通常所说的SetUPTime。如不满足SetUP Time，这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿到来时，数据才能被打入触发器。保持时间(Hold Time)是指触发器的时钟信号 上升沿到来以后，数据保持稳定不变的时间。如果Hold Time不够，数据同样不能被打入 触发器。 (2) 什么是竞争与冒险现象？怎样判断？如何消除？ 答：在组合逻辑电路中，由于门电路的输入信号经过的通路不尽相同，所产生的延时也就会 不同，从而导致到达该门的时间不一致，我们把这种现象叫做竞争。由于竞争而在电路输出 端可能产生尖峰脉冲或毛刺的现象叫冒险。如果布尔式中有相反的信号则可能产生竞争和冒 险现象。解决方法：一是添加布尔式的消去项，二是在芯片外部加电容。 (3) 请画出用D触发器实现2倍分频的逻辑电路 答：把D触发器的输出端加非门接到D端即可，如下图所示： OIJTPUT CLK (4) 什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？ 答：线与逻辑是两个或多个输出信号相连可以实现与的功能。在硬件上，要用OC门来实现(漏极或者集电极开路)，为了防止因灌电流过大而烧坏OC门,应在OC门输出端接一上拉电阻(线或则是下拉电阻)。 (5) 什么是同步逻辑和异步逻辑？同步电路与异步电路有何区别？ 答：同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系.电路设计可分类为同步电路设计和异步电路设计。同步电路利用时钟脉冲使其子系统同步运 作，而异步电路不使用时钟脉冲做同步，其子系统是使用特殊的“开始”和“完成”信号 使之同步。异步电路具有下列优点：无时钟歪斜问题、低电源消耗、平均效能而非最差效 能、模块性、可组合和可复用性。 ⑺你知道那些常用逻辑电平？TTL与CoMS电平可以直接互连吗？ 答：常用的电平标准，低速的有RS232、RS485、RS422、TTL、CMOS、LVTTL、LVCMOS、ECL、ECL、LVPECL 等，高速的有LVDS、GTL、PGTL> CML、HSTL、SSTL 等。 一般说来，CMOS电平比TTL电平有着更高的噪声容限。如果不考虑速度和性能，一般TTL与CMOS器件可以互换。但是需要注意有时候负载效应可能引起电路工作不正常，因为有些 硬件工程师笔试题 一、电路分析: 1、竞争与冒险 在组合逻辑中,在输入端的不同通道数字信号中经过了不同的延时,导致到达该门的时间不一致叫竞争。因此在输出端可能产生短时脉冲(尖峰脉冲)的现象叫冒险。 常用的消除竞争冒险的方法有:输入端加滤波电容、选通脉冲、修改逻辑设计等。 2、同步与异步 同步逻辑就是时钟之间有固定的因果关系。异步逻辑就是各时钟之间没有固定的因果关系。同步电路:存储电路中所有触发器的时钟输入端都接同一个时钟脉冲源,因而所有触发器的状态的变化都与所加的时钟脉冲信号同步。 异步电路:电路没有统一的时钟,有些触发器的时钟输入端与时钟脉冲源相连,只有这些触发器的状态变化与时钟脉冲同步,而其它的触发器的状态变化不与时钟脉冲同步。 异步电路不使用时钟脉冲做同步,其子系统就是使用特殊的“开始”与“完成”信号使之同步 同步就就是双方有一个共同的时钟,当发送时,接收方同时准备接收。异步双方不需要共同的时钟,也就就是接收方不知道发送方什么时候发送,所以在发送的信息中就要有提示接收方开始接收的信息,如开始位,结束时有停止位 3、仿真软件:Proteus 4、Setup 与Hold time Setup/hold time 就是测试芯片对输入信号与时钟信号之间的时间要求。建立时间就是指触发器的时钟信号上升沿到来以前,数据稳定不变的时间。输入信号应提前时钟上升沿(如上升沿有效)T时间到达芯片,这个T就就是建立时间-Setup time、如不满足setup time,这个数据就不能被这一时钟打入触发器,只有在下一个时钟上升沿,数据才能被打入触发器。保持时间就是指触发器的时钟信号上升沿到来以后,数据稳定不变的时间。如果hold time不够,数据同样不能被打入触发器。 5、IC设计中同步复位与异步复位的区别 同步复位在时钟沿采集复位信号,完成复位动作。异步复位不管时钟,只要复位信号满足条件,就完成复位动作。异步复位对复位信号要求比较高,不能有毛刺,如果其与时钟关系不确定,也可能出现亚稳态。 6、常用的电平标准 TTL: transistor-transistor logic gate晶体管－晶体管逻辑门 CMOS:Complementary Metal Oxide Semiconductor互补金属氧化物半导体 LVTTL(Low Voltage TTL)、LVCMOS(Low Voltage CMOS):3、3V、2、5V RS232、RS485 7、TTL电平与CMOS电平 硬件工程师的面试题 1、下面是一些基本的数字电路知识问题，请简要回答之。 (1) 什么是 Setup和 Hold 时间？ 答：Setup/Hold Time 用于测试芯片对输入信号和时钟信号之间的时间要求。建立时间 (Setup Time)是指触发器的时钟信号上升沿到来以前，数据能够保持稳 定不变的时间。输入数据信号应提前时钟上升沿 (如上升沿有效)T 时间到达芯片，这个 T就是建立时间通常所说的 SetupTime。 如不满足 Setup Time，这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿到来时，数据才能被打入 触发器。保持时间(Hold Time)是指触发器的时钟信号上升沿到来以后，数据保持稳定不变的时间。如果 Hold Time 不够，数据同样不能被打入触发器。 (2) 什么是竞争与冒险现象？怎样判断？如何消除？ 答：在组合逻辑电路中，由于门电路的输入信号经过的通路不尽相同，所产生的延时也就会不同，从而导致到达该门的时间不一致，我们把这种现象叫做竞争。由于竞争而在电路输出端可能产生尖峰脉冲或毛刺的现象叫冒险。如果布尔式中有相反的信号则可能产生竞争和冒险现象。解决方法：一是添加布尔式的消去项，二是在芯片外部加电容。 (3) 请画出用 D 触发器实现 2 倍分频的逻辑电路 答： (4) 什么是"线与 "逻辑，要实现它，在硬件特性上有什么具体要求？ 答：线与逻辑是两个或多个输出信号相连可以实现与的功能。在硬件上，要用 OC 门来实现( 漏极或者集电极开路 )，为了防止因灌电流过大而烧坏 OC 门, 应在 OC 门输出端接一上拉电阻 (线或则是下拉电阻)。 (5) 什么是同步逻辑和异步逻辑？同步电路与异步电路有何区别？ 一、编制原则： 1、应聘者与空缺职位的匹配度（选择合适人选） 2、信度（突破人/时/空因素，结果一致性） 3、效度（面试结果与实际工作绩效的相关度） 4、普遍适用性（通用常规岗位，针对技能、潜力、素质及性格特点等方面） 二、硬件工程师职位考察要素及权重（满分100） （一）应届生招聘 (A类，A1：嵌入式软件工程师，A2：逻辑工程师，A3：算法工程师，A4：PCB工程师，A5：射频工程师，A6：测试工程师) 1、业务技术能力40% 2、沟通表达能力15% 3、抗压能力10% 4、主动学习能力20% 5、稳定性15% 附：A类结构化面试评分表 主要特质要点分值初试复试（一）复试（二）备注 业务能力（40）理论概念10 工具使用10 语言能力5 项目经验12 管理经验3 沟通表达能力（15）逻辑性3 条理性4 反应能力3 总结性5 抗压能力（10）原工作强度5 加班看法2 调节方法3 主动学习能力（20）自我激励2 执行力3 学习计划5 问题解决10 稳定性（15）工作周期5 离职原因5 发展规划5 合计100 岗位匹配度5 面试人 其它补充说明 （二）社会招聘 (B类，B1：嵌入式软件工程师，B2：逻辑工程师，B3：算法工程师，B4：PCB工程师，B5：射频工程师，B6：测试工程师) 1、业务技术能力60% 2、沟通表达能力10% 3、抗压能力10% 4、主动学习能力10% 5、稳定性10% 附：软件测试岗位结构化面试评分表 主要特质要点分值初试复试（一）复试（二）备注 业务能力（60）理论概念10 测试工具15 语言能力10 项目经验20 管理经验5 沟通表达能力（10）逻辑性2.5 条理性2.5 反应能力2.5 总结性2.5 抗压能力（10）原工作强度5 加班看法2 调节方法3 主动学习能力（10）问题解决2 执行力3 学习计划5 稳定性（10）工作周期5 离职原因3 发展规划2 合计100 岗位匹配度5 面试人 其它补充说明 （三）项目经理招聘 (C类) 一、填空题（每题5分，8题，共40分） 1.二极管的导通电压一般是0.7V 。 2.MOS管根据掺杂类型可以分为NMOS 、PMOS 。 3.晶体三极管在工作时，发射结和集电结均处于正向偏置，该晶体管工作在饱和状态。 4.二进制数(11010010)2转换成十六进制数是D2 。 5.贴片电阻上的103代表10k。 6.输出使用OC门或OD门实现线与功能。 7.假设A传输线的特征阻抗是70欧姆，B传输线的特征阻抗是30欧姆，A传输线与B传输线相 连，那么它们之间的反射系数是0.4。（-0.4也可以是正确答案） 8.假设模拟信号的输入带宽是10Hz~1MHz，对信号进行无失真采样的最低频率是 2MHz 。 二、问答题（每题10分，6题，共60分） 1.单片机上电后没有运转，首先要检查什么？（10分） 答案：第一步，测量电源电压是否正常；第二步，测量复位引脚是否正常；第三步，测量外部晶振是否起振。2.请分别画出BUCK和BOOST电路的原理框图。（10分） BUCK电路： BOOST电路： 3.请画出SAR型（逐次逼近型）ADC的原理框图，或者描述SAR型ADC的工作原理。（10 分） SAR型ADC包括采样保持电路(S/H)、比较器(COMP ARE)、数/模转换器(DAC)、逐次逼近寄存器(SAR REGISTER) 和逻辑控制单元(SAR L OGIC)。模拟输入电压VIN由采样保持电路采样并保持，为实现二进制搜索算法，首先由SAR L OGIC 控制N位寄存器设置在中间刻度，即令最高有效位MSB为“1”电平而其余位均为“0”电平，此时数字模拟转换器DAC输出电压VDAC为0.5VREF，其中VREF为提供给ADC的基准电压。由比较器对VIN和VDAC进行比较，若VIN>VDAC ，则比较器输出“1”电平，N位寄存器的MSB保持“1”电平；反之，若VN 【https://www.360docs.net/doc/b79950556.html,-2010年硬件工程师考试模拟试题及答案解析】： 2010年硬件工程师考试模拟试题及答案解析 一、单选题（共计23题，每题2分，共计46分） 1、笔记本计算机目前标配的PCMCIA接口大多数支持【B】卡。 A. Type I B. Type II C. Type III D. 以上都可以 2、逆变器的作用是将整流后的直流电变为【C】。 A. 方波电压 B. 正弦波电压 C. 高频交流电 D. 低频交流电 3、AMD 公司的移动Althlon 64－M处理器是AMD公司推出的第一款【B】CPU。 A. 超低功耗 B. 64位 C. 超级流水线技术 D. 8MB缓存 4、BIOS和CMOS RAM是系统中两个完全不同的部分，即BIOS的部分信息通过【A】写入CMOS RAM。 A. SETUP程序 B. Install程序 C. Program程序 D. Debug程序 5、ICH4-M芯片的信号PME#功能是(D ) A. PCI锁信号 B. DMA请求信号 C. PCI复位信号 D. 电源管理 6、若显示屏显示"Fan error"错误信息时，应该检测计算机的（A） A. CPU风扇 B. 内存 C. 显卡 D. 计时器 7、IBM笔记本计算机进入BIOS的方式是冷开机时按（A）键。 A. F1 B. F2 C. F8 D. F10 8、Mini PCI的RST#信号在开机过程中会产生【B】的跳变。 A. 低－高－低 B. 高－低－高 C. 高－低－保持 D. 低－高－保持 9、PS/2键盘接口出现故障，需要检测的信号有【B】。 A. 电源、时钟、地址信号 B. 电源、时钟、数据信号 C. 电源、数据信号、地线 D. 地线、电源、时钟 10、LCD灯管的启动电压最低值在【C】V以上。 A. 10 B. 100 C. 1000 D. 10000 11、如果笔记本计算机的电池损坏，最好的方法是更换电池组内损坏的电池。B A. 对 B. 错 12、笔记本计算机DDRII内存的工作电压是【D】。 A. 5V B. 3.3V C. 2.5V D. 1.8V 13、若主板不能加电，首先应检测的电路是【C】。 A. 复位电路 B. 软开机电路 C. +3.3V和+5V供电电路 D. CPU供电电路 硬件经典面试100 题（附参考答案） 1、请列举您知道的电阻、电容、电感品牌（最好包括国内、国外品牌）。 电阻： 美国：AVX、VISHAY 威世 日本：KOA 兴亚、Kyocera 京瓷、muRata 村田、Panasonic 松下、ROHM 罗姆、susumu、TDK 台湾： LIZ 丽智、PHYCOM 飞元、RALEC 旺诠、ROYALOHM 厚生、SUPEROHM 美隆、TA-I 大毅、TMTEC 泰铭、TOKEN 德键、TYOHM 幸亚、UniOhm 厚声、VITROHM、VIKING 光颉、WALSIN 华新科、YAGEO 国巨 新加坡：ASJ 中国：FH 风华、捷比信 电容： 美国：AVX、KEMET 基美、Skywell 泽天、VISHAY 威世 英国：NOVER 诺华德国：EPCOS、WIMA 威马丹麦：JENSEN 战神 日本：ELNA 伊娜、FUJITSU 富士通、HITACHI 日立、KOA 兴亚、Kyocera 京瓷、Matsushita 松下、muRata 村田、NEC、 nichicon（蓝宝石）尼吉康、Nippon Chemi-Con（黑金刚、嘉美工）日本化工、Panasonic 松下、Raycon 威康、Rubycon（红 宝石）、SANYO 三洋、TAIYO YUDEN 太诱、TDK、TK 东信 韩国： SAMSUNG 三星、SAMWHA 三和、SAMYOUNG 三莹 台湾：CAPSUN、CAPXON（丰宾）凯普松、Chocon、Choyo、ELITE 金山、EVERCON、EYANG 宇阳、GEMCON 至美、 GSC 杰商、G-Luxon 世昕、HEC 禾伸堂、HERMEI 合美电机、JACKCON 融欣、JPCON 正邦、LELON 立隆、LTEC 辉城、 OST 奥斯特、SACON 士康、SUSCON 冠佐、TAICON 台康、TEAPO 智宝、WALSIN 华新科、YAGEO 国巨 香港：FUJICON 富之光、SAMXON 万裕中国：AiSHi 艾华科技、Chang 常州华威电子、FCON 深圳金富康、FH 广东 风华、HEC 东阳光、JIANGHAI 南通江海、JICON 吉光电子、LM 佛山利明、R.M 佛山三水日明电子、Rukycon 海丰三力、 Sancon 海门三鑫、SEACON 深圳鑫龙茂电子、SHENGDA 扬州升达、TAI-TECH 台庆、TF 南通同飞、TEAMYOUNG 天 扬、QIFA 奇发电子 电感： 美国：AEM、AVX、Coilcraft 线艺、Pulse 普思、VISHAY 威世 德国：EPCOS、WE 日本：KOA 兴亚、muRata 村田、Panasonic 松下、sumida 胜美达、TAIYO YUDEN 太诱、TDK、TOKO、TOREX 特瑞仕 台湾：CHILISIN 奇力新、https://www.360docs.net/doc/b79950556.html,yers 美磊、TAI-TECH 台庆、TOKEN 德键、VIKING 光颉、WALSIN 华新科、YAGEO 国 巨 中国：Gausstek 丰晶、GLE 格莱尔、FH 风华、CODACA 科达嘉、Sunlord 顺络、紫泰荆、肇庆英达 硬件工程师笔试题 一、电路分析： 1、竞争与冒险 在组合逻辑中，在输入端的不同通道数字信号中经过了不同的延时，导致到达该门的时间不一致叫竞争。因此在输出端可能产生短时脉冲（尖峰脉冲）的现象叫冒险。 常用的消除竞争冒险的方法有：输入端加滤波电容、选通脉冲、修改逻辑设计等。 2、同步与异步 同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。 同步电路：存储电路中所有触发器的时钟输入端都接同一个时钟脉冲源，因而所有触发器的状态的变化都与所加的时钟脉冲信号同步。 异步电路：电路没有统一的时钟，有些触发器的时钟输入端与时钟脉冲源相连，只有这些触发器的状态变化与时钟脉冲同步，而其它的触发器的状态变化不与时钟脉冲同步。 异步电路不使用时钟脉冲做同步，其子系统是使用特殊的“开始”和“完成”信号使之同步 同步就是双方有一个共同的时钟，当发送时，接收方同时准备接收。异步双方不需要共同的时钟，也就是接收方不知道发送方什么时候发送，所以在发送的信息中就要有提示接收方开 始接收的信息，如开始位，结束时有停止位 3、仿真软件：Proteus 4、Setup 和Hold time Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发器 的时钟信号上升沿到来以前，数据稳定不变的时间。输入信号应提前时钟上升沿（如上升 沿有效）T时间到达芯片，这个T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿，数据才能被打入触发器。保持时间是指触发器的时钟信号上升沿到来以后，数据稳定不变的时间。如果hold time不够，数据同样不能被打入触发器。 5、IC设计中同步复位与异步复位的区别 同步复位在时钟沿采集复位信号，完成复位动作。异步复位不管时钟，只要复位信号满足条件，就完成复位动作。异步复位对复位信号要求比较高，不能有毛刺，如果其与时钟关系 不确定，也可能出现亚稳态。 6、常用的电平标准 TTL：transistor-transistor logic gate晶体管－晶体管逻辑门 CMOS：Complementary Metal Oxide Semiconductor互补金属氧化物半导体 LVTTL(L ow Voltage TTL)、LVCMOS(L ow Voltage CMOS)：3.3V、2.5V RS232、RS485 7、TTL电平与CMOS电平 TTL电平和CMOS电平标准 硬件工程师岗位笔试题 姓名：学校：专业： 一、填空题（每空2分） 1、晶体三极管在工作时，有________、________和________ 三种工作状态；如果发射结和集电结均处于正向偏置，该晶体管工作在________状态。 2、在TTL门电路的一个输入端与地之间接一个10KΩ电阻，则相当于在该输入端输入电平；在CMOS门电路的输入端与电源之间接一个1KΩ电阻，相当于在该输入端输入电平。 3、一个二进制数（11010010）2转换成十六进制数是________ 。 4、在各类负反馈放大电路中，能稳定输出电压的是负反馈放大器，能提高输入阻抗的是负反馈放大器。 5、我们通常所说的三态门为________、________和________ 三种状态。 6、贴片电阻上的表示103表示电阻的阻值为而________。 7、8051系列单片机的字长是___位，其系列单片机的ALE信号作用是_________________。 8、电阻串联后阻值________，电容并联后容值________。 9、理想运算放大器的输入电阻为________，输入电流为值________。 10、三种常见的ESD模型分别为______模型、机器模型和带电器件模型。 二、选择题（每题4分） 1、电阻按照封装来分非为( ) A.贴片电阻，插件电阻 B.水泥电阻，功率电阻 C.色环电阻，标码电阻 D.插件电阻，功率电阻 2、贴片电阻的阻值为5.1K，那么上面的标号应该为( ) A．512 B．513 C．514 D．510 3、贴片电阻的封装是:( ) A．SOP8 B．SOT-89 C．TO-92 D．0805 4、电阻封装为0805，其额定功率一般为（） A．1/10W B．1/8W C．1/16W DSP、嵌入式、软件等 1、请用方框图描述一个你熟悉的实用数字信号处理系统，并做简要的分析；如果没有，也可以自己设计一个简单的数字信号处理系统，并描述其功能及用途。（仕兰微面试题目） 2、数字滤波器的分类和结构特点。（仕兰微面试题目） 3、IIR，FIR滤波器的异同。（新太硬件面题） 4、拉氏变换与Z变换公式等类似东西，随便翻翻书把如.h(n)=-a*h(n-1)+b*δ(n) a.求h(n)的z变换； b.问该系统是否为稳定系统； c.写出FIR数字滤波器的差分方程；（未知） 5、DSP和通用处理器在结构上有什么不同，请简要画出你熟悉的一种DSP结构图。（信威dsp软件面试题） 6、说说定点DSP和浮点DSP的定义（或者说出他们的区别）（信威dsp软件面试题） 7、说说你对循环寻址和位反序寻址的理解.（信威dsp软件面试题） 8、请写出【－8，7】的二进制补码，和二进制偏置码。用Q15表示出0.5和－0.5.（信威dsp软件面试题） 9、DSP的结构（哈佛结构）；（未知） 10、嵌入式处理器类型(如ARM)，操作系统种类（Vxworks,ucos,winCE,linux），操作系统方面偏CS方向了，在CS篇里面讲了；（未知） 11、有一个LDO芯片将用于对手机供电，需要你对他进行评估，你将如何设计你的测试项目？ 12、某程序在一个嵌入式系统（200M CPU，50M SDRAM）中已经最优化了，换到零一个系统（300M CPU，50M SDRAM）中是否还需要优化？（Intel） 13、请简要描述HUFFMAN编码的基本原理及其基本的实现方法。（仕兰微面试题目） 14、说出OSI七层网络协议中的四层（任意四层）。（仕兰微面试题目） 15、A）（仕兰微面试题目） ＃i nclude void testf(int*p) { *p+=1; } main() { int *n,m[2]; n=m; m[0]=1; m[1]=8; testf(n); printf("Data value is %d ",*n); } ------------------------------ B) ＃i nclude void testf(int**p) { 硬件一些工程师面试题 1. 硬件工程师的主要职责是什么 数字电路和模拟电路的区别。在硬件设计是应该注意什么 2. 总线是什么概念什么原理常用的总线有哪些 各种存储器的详细性能介绍、设计要点及选型. 描述反馈电路的概念，列举他们的应用。 反馈，就是在电子系统中，把输出回路中的电量输入到输入回路中去。 反馈的类型有：电压串联负反馈、电流串联负反馈、电压并联负反馈、电流并联负反馈。 负反馈的优点：降低放大器的增益灵敏度，改变输入电阻和输出电阻，改善放大器的线性和非线性失真，有效地扩展放大器的通频带，自动调节作用。 电压负反馈的特点：电路的输出电压趋向于维持恒定。 电流负反馈的特点：电路的输出电流趋向于维持恒定。 3、有源滤波器和无源滤波器的区别 无源滤波器：这种电路主要有无源元件R、L和C组成 有源滤波器：集成运放和R、C组成，具有不用电感、体积小、重量轻等优点。 集成运放的开环电压增益和输入阻抗均很高，输出电阻小，构成有源滤波电路后还具有一定的电压放大和缓冲作用。但集成运放带宽有限，所以目前的有源滤波电路的工作频率难以做得很高。 同步电路和异步电路的区别是什么 同步电路：存储电路中所有触发器的时钟输入端都接同一个时钟脉冲源，因而所有触发器的状态的变化都与所加的时钟脉冲信号同步。 异步电路：电路没有统一的时钟，有些触发器的时钟输入端与时钟脉冲源相连，这有这些触发器的状态变化与时钟脉冲同步，而其他的触发器的状态变化不与时钟脉冲同步。 什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求 将两个门电路的输出端并联以实现与逻辑的功能成为线与。 在硬件上，要用OC门来实现，同时在输出端口加一个上拉电阻。 由于不用OC门可能使灌电流过大，而烧坏逻辑门。 上拉电阻阻值的选择原则包括: 1、从节约功耗及芯片的灌电流能力考虑应当足够大;电阻大，电流小。 2、从确保足够的驱动电流考虑应当足够小;电阻小，电流大。 3、对于高速电路，过大的上拉电阻可能边沿变平缓。综合考虑 以上三点,通常在1k到10k之间选取。对下拉电阻也有类似道理 //OC门电路必须加上拉电阻，以提高输出的搞电平值。 OC门电路要输出“1”时才需要加上拉电阻不加根本就没有高电平 在有时我们用OC门作驱动(例如控制一个 LED)灌电流工作时就可以不加上拉电阻 OC门可以实现“线与”运算 OC门就是集电极开路输出 总之加上拉电阻能够提高驱动能力。 如何解决亚稳态。(飞利浦-大唐笔试) 亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态。当一个触发器进入亚稳态时，既无法预测该单元的输出电平，也无法预测何时输出才能稳定在某个正确的电平上。在这个稳定期间，触发器输出一些中间级电平，或者可能处于振荡状态，并且这种无用的输出电平可以沿信号通道上的各个触发器级联式传播下去。 硬件工程师笔试题目 关键词：硬件工程师笔试题目 模拟电路 1、基尔霍夫定理的内容是什么？（仕兰微电子） 2、平板电容公式(C=εS/4πkd)。（未知） 3、最基本的如三极管曲线特性。（未知） 4、描述反馈电路的概念，列举他们的应用。（仕兰微电子） 5、负反馈种类（电压并联反馈，电流串联反馈，电压串联反馈和电流并联反馈）；负反 馈的优点（降低放大器的增益灵敏度，改变输入电阻和输出电阻，改善放大器的线性和非线性失真，有效地扩展放大器的通频带，自动调节作用）（未知） 6、放大电路的频率补偿的目的是什么，有哪些方法？（仕兰微电子） 7、频率响应，如：怎么才算是稳定的，如何改变频响曲线的几个方法。（未知） 8、给出一个查分运放，如何相位补偿，并画补偿后的波特图。（凹凸） 9、基本放大电路种类（电压放大器，电流放大器，互导放大器和互阻放大器），优缺点，特别是广泛采用差分结构的原因。（未知） 10、给出一差分电路，告诉其输出电压Y+和Y-,求共模分量和差模分量。（未知） 11、画差放的两个输入管。（凹凸） 12、画出由运放构成加法、减法、微分、积分运算的电路原理图。并画出一个晶体管级的运放电路。（仕兰微电子） 13、用运算放大器组成一个10倍的放大器。（未知） 14、给出一个简单电路，让你分析输出电压的特性（就是个积分电路），并求输出端某点的 rise/fall时间。(Infineon笔试试题) 15、电阻R和电容C串联，输入电压为R和C之间的电压，输出电压分别为C上电压和R上电压，要求制这两种电路输入电压的频谱，判断这两种电路何为高通滤波器，何为低通滤波器。当RC< 精品文档 硬件工程师面试题集 （DSP，嵌入式系统，电子线路，通讯，微电子，半导体） ---Real_Yamede 1、下面是一些基本的数字电路知识问题，请简要回答之。 (1) 什么是 Setup和Hold 时间？ 答：Setup/Hold Time 用于测试芯片对输入信号和时钟信号之间的时间要求。建立时间(Setup Time)是指触发器的时钟信号上升沿到来以前，数据能够保持稳定不变的时间。输入数据信号应提前时钟上升沿(如上升沿有效)T 时间到达芯片，这个T就是建立时间通常所说的SetupTime。如不满足Setup Time，这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿到来时，数据才能被打入触发器。保持时间(Hold Time)是指触发器的时钟信号上升沿到来以后，数据保持稳定不变的时间。如果Hold Time 不够，数据同样不能被打入触发器。(2) 什么是竞争与冒险现象？怎样判断？如何消除？ 答：在组合逻辑电路中，由于门电路的输入信号经过的通路不尽相同，所产生的延时也就会不同，从而导致到达该门的时间不一致，我们把这种现象叫做竞争。由于竞争而在电路输出端可能产生尖峰脉冲或毛刺的现象叫冒险。如果布尔式中有相反的信号则可能产生竞争和冒险现象。解决方法：一是添加布尔式的消去项，二是在芯片外部加电容。 (3) 请画出用 D 触发器实现 2 倍分频的逻辑电路 答：把 D 触发器的输出端加非门接到 D 端即可，如下图所示： (4) 什么是线与逻辑，要实现它，在硬件特性上有什么具体要求？ 答：线与逻辑是两个或多个输出信号相连可以实现与的功能。在硬件上，要用OC 门来实现(漏极或者集电极开路)，为了防止因灌电流过大而烧坏OC 门,应在OC 门输出端接一上拉电阻(线或则是下拉电阻)。 (5) 什么是同步逻辑和异步逻辑？同步电路与异步电路有何区别？ 答：同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系.电路设计可分类为同步电路设计和异步电路设计。同步电路利用时钟脉冲使其子系统同步运作，而异步电路不使用时钟脉冲做同步，其子系统是使用特殊的“开始”和“完成”信号使之同步。异步电路具有下列优点：无时钟歪斜问题、低电源消耗、平均效能而非最差效能、模块性、可组合和可复用性。 (7) 你知道那些常用逻辑电平？TTL 与 COMS 电平可以直接互连吗？ 答：常用的电平标准，低速的有RS232、RS485、RS422、TTL、CMOS、LVTTL、LVCMOS、ECL、ECL、LVPECL 等，高速的有LVDS、GTL、PGTL、CML、HSTL、SSTL 等。 一般说来，CMOS 电平比TTL 电平有着更高的噪声容限。如果不考虑速度和性能，一般 硬件工程师面试试题库（附参考答案） 1、请列举您知道的电阻、电容、电感品牌（最好包括国内、国外品牌）。 电阻： 美国：A VX、VISHAY威世日本：KOA兴亚、Kyocera京瓷、muRata村田、Panasonic松下、ROHM罗姆、susumu、TDK 台湾： LIZ丽智、PHYCOM飞元、RALEC旺诠、ROYALOHM厚生、SUPEROHM美隆、TA-I大毅、TMTEC泰铭、TOKEN 德键、TYOHM幸亚、UniOhm厚声、VITROHM、VIKING光颉、WALSIN华新科、YAGEO国巨新加坡：ASJ 中国：FH风华、捷比信 电容： 美国：A VX、KEMET基美、Skywell泽天、VISHAY威世英国：NOVER诺华德国：EPCOS、WIMA威马丹麦：JENSEN 战神日本：ELNA伊娜、FUJITSU富士通、HITACHI日立、KOA兴亚、Kyocera京瓷、Matsushita松下、muRata村田、NEC、nichicon（蓝宝石）尼吉康、Nippon Chemi-Con（黑金刚、嘉美工）日本化工、Panasonic松下、Raycon威康、Rubycon（红宝石）、SANYO三洋、TAIYO YUDEN太诱、TDK、TK东信韩国：SAMSUNG三星、SAMWHA三和、SAMYOUNG三莹台湾：CAPSUN、CAPXON（丰宾）凯普松、Chocon、Choyo、ELITE金山、EVERCON、EYANG宇阳、GEMCON至美、GSC杰商、G-Luxon世昕、HEC禾伸堂、HERMEI合美电机、JACKCON融欣、JPCON正邦、LELON立隆、LTEC辉城、OST奥斯特、SACON 士康、SUSCON 冠佐、TAICON台康、TEAPO智宝、WALSIN华新科、YAGEO国巨香港：FUJICON富之光、SAMXON万裕中国：AiSHi艾华科技、Chang常州华威电子、FCON深圳金富康、FH广东风华、HEC东阳光、JIANGHAI南通江海、JICON吉光电子、LM佛山利明、R.M佛山三水日明电子、Rukycon海丰三力、Sancon海门三鑫、SEACON深圳鑫龙茂电子、SHENGDA扬州升达、TAI-TECH台庆、TF南通同飞、TEAMYOUNG天扬、QIFA奇发电子 电感： 美国：AEM、A VX、Coilcraft线艺、Pulse普思、VISHAY威世德国：EPCOS、WE 日本：KOA兴亚、muRata村田、Panasonic松下、sumida胜美达、TAIYO YUDEN太诱、TDK、TOKO、TOREX特瑞仕台湾：CHILISIN奇力新、https://www.360docs.net/doc/b79950556.html,yers 美磊、TAI-TECH台庆、TOKEN德键、VIKING光颉、WALSIN华新科、YAGEO国巨中国：Gausstek丰晶、GLE格莱尔、FH风华、CODACA科达嘉、Sunlord顺络、紫泰荆、肇庆英达 2、请解释电阻、电容、电感封装的含义：0402、060 3、0805。 表示的是尺寸参数。 0402:40*20mil；0603:60*30mil；0805:80*50mil。 3、请说明以下字母所代表的电容的精度：J、K、M、Z。 J——±5%；K——±10%；M——±20%；Z——+80%~-20% 4、请问电阻、电容、电感的封装大小分别与什么参数有关？ 电阻封装大小与电阻值、额定功率有关；电容封装大小与电容值、额定电压有关；电感封装大小与电感量、额定电流有关。 5、如何根据实际工作电压选择电容的额定电压参数？ 基于成本和使用安全考虑，选择的电容额定电压应该是实际工作电压的1.5~2倍。 6、电容两端的电压和电流的相位关系是：同相、反相、电压超前电流90°、电流超前电压90°？ 电流超前电压90°。 7、如果某CPU有很多IO端口需要接上下拉电阻，电阻范围1~10K欧姆均可。以下规格的电阻，您会选择哪一种：1K/1%、 4.99K/1%、10K/1%、1K/5%、2.2K/5%、4.7K/5%、8.2K/5%、10K/5%、3.9K/10%、 5.6K/10%、4.7K/20%？说明你选择该 电阻的理由。 从理论上来说，1~10K的电阻都可以采用，但如果从价格上考虑，当然是4.7K/20%的最合算。 8、请简述压敏电阻工作原理。 当压敏电阻上的电压超过一定幅度时，电阻的阻值降低，从而将浪涌能量泄放掉，并将浪涌电压限制在一定的幅度。 9、请简述PTC热敏电阻作为电源电路保险丝的工作原理。 当电源输入电压增大或负载过大导致电流异常增大的时候，PTC热敏电阻因为温度增大而使其等效电阻迅速增大，从而使输出电压下降，减小输出电流。当故障去除，PTC热敏电阻恢复到常温，其电阻又变的很小，电源电路恢复到正常工作状态。 10、常见贴片电容的材质有：X7R、X5R、Y5V、NPO（COG）、Z5U。请问电容值和介质损耗最稳定的电容是哪一种？ 电容值和介质损耗最稳定的是NPO（COG）材质电容。 11、某磁珠的参数为100R@100MHz，请解释参数的含义。 在100MHz频率下的阻抗值是100欧姆。 12、请问共模电感的作用是什么？硬件工程师考试试题 答案
硬件工程师面试题集(含答案,很全).docx
常见硬件工程师笔试题标准答案
硬件工程师的面试题
硬件工程师面试题
硬件工程师笔试题附答案
硬件工程师考试试题和答案2010年
硬件工程师经典面试100 题
常见硬件工程师笔试题(标准答案)
硬件工程师招聘试题测试
华为硬件工程师面试题
硬件工程师面试题一
硬件工程师笔试面试题目
硬件工程师面试题集含答案
硬件工程师面试试题库(附参考答案)