JLink和JTAG接口详细及接线
JLink 和JTAG 接口详细及接线
JTAG 各类接口针脚定义、含义
一、引脚定义
Test Clock Input （TCK）-----强制要求1
TCK 在IEEE1149.1 标准里是强制要求的。TCK 为TAP 的操作提供了一个独立的、基本的时钟信号，TAP 的所有操作都是通过这个时钟信号来驱动的。
Test Mode SelecTIon Input （TMS）-----强制要求2
TMS 信号在TCK 的上升沿有效。TMS 在IEEE1149.1 标准里是强制要求的。TMS 信号用来控制TAP 状态机的转换。通过TMS 信号，可以控制TAP 在不同的状态间相互转换。
Test Data Input （TDI）-----强制要求3
USB+AVR+JTAGICE使用说明书
USB AVR USB AVR JTAG JTAG JTAGICE ICE ICE 使用说明 使用说明 版本：R R e v 1.0 2020008-1
简介 一、简介 USB AVR JTAGICE支持自动升级和手动升级的仿真器，与AVR Studio相结合，通过 USB可以对所有带JTAG 接口的单片机进行在片调试和编程。 【主要功能简介】 · 基于ATMEL原厂提供的方案而设计，支持AVRStudio，借鉴了ATMEL原厂生产的 JTAGICE仿真器，使用方法同它们一致，简单易用，稳定可靠。手动升级采用AVR910对监控芯片升级，彻底解决冲掉监控代码的后顾之忧！ · 接入目标板的JTAG接口，可使用JTAG方式进行连接。 · JTAG功能： - JTAG仿真及编程支持的器件型号：与ATMEL原装JTAGICE仿真器支持的器件型号相同。 - JTAG仿真功能与性能：与ATMEL原装JTAGICE仿真器仿真功能相同。支持全速运行、单步调试、断点调试等各种调试方法，可查看IO状态，变量数据等，仿真速度可设置提高至115200bps等等。 - JTAG编程功能与性能：与ATMEL原装JTAGICE仿真器烧写功能相同。可直接烧写程序，设置熔丝位等。 · 与PC机的连接接口： - 准USB接口（USB To RS232，需要安装驱动程序！）； · 与目标板的连接接口： - 与ATMEL官方JTAG标准接口兼容； · 特点： - 监控固件程序可升级！JTAG采用单独的MCU进行控制，控制程序均采用ATMEL提供的固件程序，使得该仿真器可自动检测AVRStudio的新版本。日后，ATMEL将会推出更多AVR型号，亦会将新的器件型号添加入AVRStudio的器件支持列表，当您在未来开发中需要使用最新的型号，升级AVRStudio，升级仿真器的固件程序，仿真器便得以支持新的型号！
Xilinx FPGA 引脚功能详细介绍
ＸｉｌｉｎｘＦＰＧＡ引脚功能详细介绍 注：技术交流用，希望对大家有所帮助。 IO_LXXY_# 用户IO引脚 XX代表某个Bank内唯一的一对引脚，Y=[P|N]代表对上升沿还是下降沿敏感，#代表bank号 2.IO_LXXY_ZZZ_# 多功能引脚 ZZZ代表在用户IO的基本上添加一个或多个以下功能。 Dn：I/O（在readback期间），在selectMAP或者BPI模式下，D[15:0]配置为数据口。在从SelectMAP读反馈期间，如果RDWR_B=1，则这些引脚变成输出口。配置完成后，这些引脚又作为普通用户引脚。 D0_DIN_MISO_MISO1：I，在并口模式（SelectMAP/BPI）下，D0是数据的最低位，在Bit-serial模式下，DIN是信号数据的输入；在SPI模式下，MISO是主输入或者从输出；在SPI*2或者SPI*4模式下，MISO1是SPI总线的第二位。 D1_MISO2，D2_MISO3：I，在并口模式下，D1和D2是数据总线的低位；在SPI*4模式下，MISO2和MISO3是SPI总线的MSBs。 An：O，A[25:0]为BPI模式的地址位。配置完成后，变为用户I/O口。 AW AKE：O，电源保存挂起模式的状态输出引脚。SUSPEND是一个专用引脚，AWAKE 是一个多功能引脚。除非SUSPEND模式被使能，AWAKE被用作用户I/O。 MOSI_CSI_B_MISO0：I/O，在SPI模式下，主输出或者从输入；在SelectMAP模式下，CSI_B是一个低电平有效的片选信号；在SPI*2或者SPI*4的模式下，MISO0是SPI总线的第一位数据。 FCS_B：O，BPI flash 的片选信号。 FOE_B：O，BPI flash的输出使能信号 FWE_B：O，BPI flash 的写使用信号 LDC：O，BPI模式配置期间为低电平 HDC：O，BPI模式配置期间为高电平 CSO_B：O，在并口模式下，工具链片选信号。在SPI模式下，为SPI flsah片选信号。 IRDY1/2,TRDY1/2：O，在PCI设计中，以LogiCORE IP方式使用。 DOUT_BUSY：O，在SelectMAP模式下，BUSY表示设备状态；在位串口模式下，DOUT 提供配置数据流。 RDWR_B_VREF：I，在SelectMAP模式下，这是一个低电平有效的写使能信号；配置完成后，如果需要，ＲＤＷＲ＿Ｂ可以在BANK2中做为Vref。 HSW APEN：I，在配置之后和配置过程中，低电平使用上拉。 INIT_B：双向，开漏，低电平表示配置内存已经被清理；保持低电平，配置被延迟；在配置过程中，低电平表示配置数据错误已经发生；配置完成后，可以用来指示POST_CRC 状态。 SCPn：I，挂起控制引脚SCP[7:0]，用于挂起多引脚唤醒特性。 CMPMOSI，CMPMISO，CMPCLK：N/A，保留。 M0，M1：I，配置模式选择。M0=并口（0）或者串口（1），M1=主机（0）或者从机（1）。 CCLK：I/O，配置时钟，主模式下输出，从模式下输入。 USERCCLK：I，主模式下，可行用户配置时钟。 GCLK：I，这些引脚连接到全局时钟缓存器，在不需要时钟的时候，这些引脚可以作为常规用户引脚。 VREF_#：N/A，这些是输入临界电压引脚。当外部的临界电压不必要时，他可以作为
JTAG接口的定义及常见问题
JTAG接口的定义及常见问题 ARM系统的JTAG接口的设计不当往往使硬件系统无法调试，所以在设计ARM 系统前要先熟悉ARM系统的JTAG接口的定义和常见问题。 1．ARM系统的JTAG接口是如何定义的？每个PIN又是如何连接的？ 下图是JTAG接口的信号排列示意： 接口是一个20脚的IDC插座。下表给出了具体的信号说明： 表 1 JTAG引脚说明 序号信号名方向说明 1 Vref Input 接口电平参考电压，通常可直接接电源 2 Vsupply Input 电源 (设备提供) 3 nTRST Output (可选项) JTAG复位。在目标端应加适当的上拉电阻以防止误触发。 4 GND -- 接地 5 TDI Output Test Data In from Dragon-ICE to target. 6 GND -- 接地 7 TMS Output Test Mode Select 8 GND -- 接地 9 TCK Output Test Clock output from Dragon-ICE to the target 10 GND -- 接地 11 RTCK Input (可选项) Return Test Clock。由目标端反馈给Dragon-ICE的时钟信号，用来同步TCK信号的产生。不使用时可以直接接地。12 GND -- 接地
13 TDO Input Test Data Out from target to Dragon-ICE. 14 GND -- 接地 15 nSRST Input/Output (可选项) System Reset，与目标板上的系统复位信号相连。可以直接对目标系统复位，同时可以检测目标系统的复位情况。为了防止误触发，应在目标端加上适当的上拉电阻。 16 GND -- 接地 17 NC -- 保留 18 GND -- 接地 19 NC -- 保留 20 GND -- 接地 2．目标系统如何设计？ 目标板使用与Dragon-ICE一样的20脚针座，信号排列见表1。RTCK和 nTRST 这两个信号根据目标ASIC有否提供对应的引脚来选用。nSRST则根据目标系统的设计考虑来选择使用。下面是一个典型的连接关系图： 复位电路中可以根据不同的需要包含上电复位、手动复位等等功能。如果用户希望系统复位信号nSRST能同时触发JTAG口的复位信号nTRST，则可以使用一些简单的组合逻辑电路来达到要求。后面给出了一种电路方案的效果图。
Jtag的各种引脚定义
Jtag的各种引脚定义 使用过ARM芯片的人肯定都听过一个仿真器————JLINK，为什么ARM芯片现在能够这么流行？其中恐怕就有一个原因就是很多的ARM芯片都支持使用Jlink进行调试和仿真。所以你只要有一个Jlink，不管是ARM7、ARM9、ARM11还是最新的ARM Cortex 系统都能下载和调试了。 以前的嵌入式开发者，可能使用什么公司的芯片就得买一个对应芯片的下载和仿真器，这样如果你只使用一种芯片，可能还好，不过恐怕没有那种芯片能够一直引领市场。 Jlink使用的是一种叫做JTAG的协议，JTAG原本是用于芯片内部测试的，现在大多用于芯片的程序下载和调试仿真。由于现在Jlink用的比较多，所以有些人可能把Jlink就等同于JTAG了，实际上，JTAG是一种协议，只要满足这种协议的就可以叫做JTAG，比如H—JTAG、OpenJTAG、OSJTAG等等。正版的Jlink是卖的很贵的。大概是1000到2000RMB吧。不过，中国的山寨能力是很强的，而且你硬件卖给别人了，你也没办法控制别人说你不许拆开我的东西看里面的电路是怎么样的。所以Jlink就被破解了，破解之后的Jlink很便宜，网上五六十块钱就能买到一个能用的Jlink。 除了商业版的Jlink和H—JTAG，网上还有一些电子爱好者，他们参照开源软件的模式，设计了开源硬件，比如arduino。还有人制作了开源版本的JTAG仿真器——OpenJTAG。而一些芯片的开发商不像那些软件厂商，会给软件做很多的限制，他们对于开源硬件还是比较开明的，所以他们也支持了一些开源硬件。比如TI公司的MSP430 LaunchPad、ST公司的STM Discovery 等等板子。还有飞思卡尔公司的USBDM和OSJTAG。他们把这些硬件的原理图、PCB还有固件都放在了网络上供人自由下载和制作，你也可以根据他的资料进行改进。这样能使大家对于他们家的芯片有更多的了解，所以，他们也乐于开源一些评估板。 今天我要说的是几种JTAG仿真器的引脚定义，首先我看看比较常见的JTAG 20-Pin的引脚接口如下:
U盘版 AVR JTAG ICE 使用说明
U盘版AVR-JTAG-ICE 仿真器 安装与使用说明（V1.0版） 目录 一、产品介绍 (3) 二、安装驱动 (4)
三、硬件连接 (5) 四、安装软件 (7) 五、升级固件 (8) 六、在线编程 (12) 七、在线仿真 (14) 八、疑难解答 (16) 九、断开对外5V供电（3.3V供电系统） (16) 一、产品介绍
迷你型USB AVR JTAG ICE仿真器是一款针对AVR系列具有JTAG接口的单片机进行在线编程下载、仿真调试开发的优秀首选工具，仿真器内部固件可无限升级，故可适应AVRstudio 各种版本软件。其外形小巧，价格低廉，是工厂、学校、个人等开发AVR系列单片机的首选产品。 特点： 1.支持USB1.1或USB 2.0通信； 2.全面支持WIN98、WINME、WIN2000、WINXP、VISTA、WIN7等32位与64位操作系统； 3.采用USB口供电，板内带有500mA自恢复保险丝，保护电脑主板不被意外烧毁； 4.在对芯片编程仿真时可以使用目标系统本身电源，也可以使用仿真器从USB口取电 供给目标板，但应保证目标标电流不大于500mA，以免过流保护不能正常工作； 5.支持AVR系列单片机具有JTAG接口的所有型号芯片； 6.编程完成不影响目标板的程序运行，可以对Flash、EEPROM、熔丝位等读写操作； 7.支持3.3V与5V工作电压系统； 8.固件可无限升级，支持多个版本的AVR studio环境； 9.使用Atmel公司推荐的标准10PIN JTAG接口； 10.使用铝合金外壳设计，提供多色可选，小巧时尚携带方便。 二、安装驱动
PCIe 接口 引脚定义 一览表
针脚号定义（B）说明定义（A）说明1+12V +12V电压PRSNT1#热拔插存在检测2+12V +12V电压+12V +12V电压3RSVD 保留针脚+12V +12V电压4GND 地GND 地5 SMCLK 系统管理总线时钟JTAG2测试时钟/TCK 6 SMDAT 系统管理总线数据JTAG3测试数据输入/TDI 7 GND 地JTAG4测试数据输出/TDO 8 +3.3V +3.3V电压JTAG5测试模式选择/TMS 9 JTAG1测试复位/TRST +3.3V +3.3V电压10 3.3VAUX 3.3V辅助电源+3.3V +3.3V电压11 WAKE#链接激活信号PWRGD 电源准备好信号12 RSVD 保留针脚GND 地13 GND 地REFCLK+14 HSOp(0)REFCLK-15 HSOn(0)GND 地16 GND 地HSIp(0)17 PRSNT2#热拔插存在检测HSIn(0)18 GND 地GND 地19 HSOp(1)GND 20 HSOn(1)HSIp(1)21 GND HSIn(1)22 GNG GND 23 HSOp(2)GND 24 HSOn(2)GND 25 GND HSIp(2)26 GNG HSIn(2)27 HSOp(3)GND 28 HSOn(3)GND 29 GND HSIp(3)30 RSVD HSIn(3)31 PRSNT2#热拔插存在检测GND 32 GNG RSVD 33 HSOp(4)RSVD 34 HSOn(4)HSIp(4)35 GND HSIn(4)36 GND GND 37 HSOp(5)GND 38 HSOn(5)GND 39 GND HSIp(5)40 GND HSIn(5)41 HSOp(6)GND 42 HSOn(6)GND 43 GND HSIp(6)44 GND HSIn(6)45 HSOp(7)GND 46 HSOn(7)GND 47 GND HSIp(7)48 PRSNT2#热拔插存在检测HSIn(7)49GND GND 0号信道发送差分信号对0号信道接收差分信号对x1带宽模式x4带宽模式x8带宽模式x16带宽模式 差分信号对参考时钟
JTAG各类接口针脚定义及含义
JTAG各类接口针脚定义及含义 JTAG有10pin的、14pin的和20pin的，尽管引脚数和引脚的排列顺序不同，但是其中有一些引脚是一样的，各个引脚的定义如下。 一、引脚定义 Test Clock Input (TCK) -----强制要求1 TCK在IEEE1149.1标准里是强制要求的。TCK为TAP的操作提供了一个独立的、基本的时钟信号，TAP的所有操作都是通过这个时钟信号来驱动的。 Test Mode Selection Input (TMS) -----强制要求2 TMS信号在TCK的上升沿有效。TMS在IEEE1149.1标准里是强制要求的。TMS信号用来控制TAP状态机的转换。通过TMS信号，可以控制TAP在不同的状态间相互转换。 Test Data Input (TDI) -----强制要求3 TDI在IEEE1149.1标准里是强制要求的。TDI是数据输入的接口。所有要输入到特定寄存器的数据都是通过TDI接口一位一位串行输入的（由TCK驱动）。 Test Data Output (TDO) -----强制要求4 TDO在IEEE1149.1标准里是强制要求的。TDO是数据输出的接口。所有要从特定的寄存器中输出的数据都是通过TDO接口一位一位串行输出的（由TCK驱动）。 Test Reset Input (TRST) ----可选项1 这个信号接口在IEEE 1149.1标准里是可选的，并不是强制要求的。TRST可以用来对TAPController进行复位（初始化）。因为通过TMS也可以对TAP Controll进行复位（初始化）。所以有四线JTAG与五线JTAG之分。 (VTREF) -----强制要求5 接口信号电平参考电压一般直接连接Vsupply。这个可以用来确定ARM的JTAG接口使用的逻辑电平（比如3.3V还是5.0V?） Return Test Clock ( RTCK) ----可选项2 可选项，由目标端反馈给仿真器的时钟信号,用来同步TCK信号的产生,不使用时直接接地。System Reset ( nSRST)----可选项3 可选项,与目标板上的系统复位信号相连,可以直接对目标系统复位。同时可以检测目标系统的复位情况，为了防止误触发应在目标端加上适当的上拉电阻。 USER IN 用户自定义输入。可以接到一个IO上，用来接受上位机的控制。 USER OUT 用户自定义输出。可以接到一个IO上，用来向上位机的反馈一个状态 由于JTAG经常使用排线连接，为了增强抗干扰能力，在每条信号线间加上地线就出现了这种20针的接口。但事实上，RTCK、USER IN、USER OUT一般都不使用，于是还有一种14针的接口。对于实际开发应用来说，由于实验室电源稳定，电磁环境较好，干扰不大。
串口JTAG使用说明
AVR JTAG下载HEX文件使用说明 本文只介绍AVR JTAG下载HEX文件在AVR Studio环境下的下载方法，推荐使用。并口下载线主要优点是电路简单，缺点主要有下载速度慢、不能在AVR Studio环境下使用。具体差别在用了AVR JTAG 之后就知道了，现在一个标准的下载线也只要几十块钱和并口下载线没什么差别了。此处所说的STK500下载线和AVR ISP下载线同属一类，它们使用相同的通信协议，STK500确切的说是一个学习板，AVR JTAG才是真正意义上的下载线。 AVR JTAG实物图片 AVR JTAG连接示意图 JTAG接口 支持芯片列表
AVR JTAG下载线支持芯片型号非常多，这里就不一一列出了，只要AVR芯片支持ISP下载的都可以。AVR JTAG下载HEX文件-操作方法： 1、打开AVR Studio 软件，按下图操作。 2、在这里选择所用器件及连接端口，选择JTAG ICE，自动检测端口，点击Connect进入下一步。 3、下面窗口提示所用AVR ISP下载线固件版本与当前所用软件不同，提示要求升级AVR ISP下载线固件，如版本相同就不会出现下面的提示。如你所用的AVR ISP下载线不支持在线升级功能的话，不要点确定要不AVR ISP下载线会死在那里不动了，直接点击取消跳过此步既可。 4、正常会进入下面编程（Program）界面。主要包括有器件（Device）、编程模式（Programming mode）、Flash下载、EEPROM下载几个部分，最下面部分是信息窗口。
器件：用于选择器件和手工擦除器件。 编程模式：用于选择ISP和并口下载模式，由于此处用的是AVR JTAG下载线只支持ISP方式下载。Erase Device Before擦除器件，选中此项在每次下载前会对将器件擦除。需要同时烧写用户程序和引导程序时需要注意此处，正常情况下需选中此项。Verify Devic写入校验，默认为选中。 Flash：下载Flash文件，有选择文件（Input HEX File）、编程（Program）、校验（Verify）、读取（Read）。 EEPROM：下载EEPROM文件，包含内容与上面相同。 如果你是初学者，并不要求对器件进行熔丝等复杂配置，由此窗口将HEX文件写入器件就可以实验了。其它系统时钟及看门狗等可先使用器件默认配置。 5、下图为熔丝配置（Fuses）界面，具体配置请参照熔丝配置部分。
JTAG接口电路
JTAG接口电路 1 JTAG(Joint Test Action Group;联合测试行动小组)是一种国际标准测试协议（IEEE 1149.1兼容），主要用于芯片内部测试。现在多数的高级器件都支持JTAG协议，如DSP、FPGA器件等。标准的JTAG接口是4线：TMS、TCK、TDI、TDO，分别为模式选择、时钟、数据输入和数据输出线。 JTAG最初是用来对芯片进行测试的，JTAG的基本原理是在器件内部定义一个TAP（Test Access Port;测试访问口）通过专用的JTAG测试工具对进行内部节点进行测试。JTAG测试允许多个器件通过JTAG接口串联在一起，形成一个JTAG链，能实现对各个器件分别测试。现在，JTAG接口还常用于实现ISP（In-System Programmable�在线编程），对FLASH等器件进行编程。 JTAG编程方式是在线编程，传统生产流程中先对芯片进行预编程现再装到板上因此而改变，简化的流程为先固定器件到电路板上，再用JTAG编程，从而大大加快工程进度。JTAG接口可对PSD芯片内部的所有部件进行编程 具有JTAG口的芯片都有如下JTAG引脚定义： TCK——测试时钟输入； TDI——测试数据输入，数据通过TDI输入JTAG口； TDO——测试数据输出，数据通过TDO从JTAG口输出； TMS——测试模式选择，TMS用来设臵JTAG口处于某种特定的测试模式。 可选引脚TRST——测试复位，输入引脚，低电平有效。 含有JTAG口的芯片种类较多，如CPU、DSP、CPLD等。 JTAG内部有一个状态机，称为TAP控制器。TAP控制器的状态机通过TCK和TMS进行状态的改变，实现数据和指令的输入。图1为TAP控制器的状态机框图。 2 JTAG芯片的边界扫描寄存器 JTAG标准定义了一个串行的移位寄存器。寄存器的每一个单元分配给IC芯片的相应引脚，每一个独立的单元称为BSC（Boundary-Scan Cell）边界扫描单元。这个串联的BSC在IC内部构成JTAG回路，所有的BSR （Boundary-Scan Register）边界扫描寄存器通过JTAG测试激活，平时这些引脚保持正常的IC功能。图2为具有JTAG口的IC内部BSR单元与引脚的关系。 3 JTAG在线写Flash的硬件电路设计和与PC的连接方式 以含JTAG接口的StrongARM SA1110为例，Flash为Intel 28F128J32 16MB容量。SA1110的JTAG的TCK、TDI、TMS、TDO分别接PC并口的2、3、4、11线上，通过程序将对JTAG口的控制指令和目标代码从PC的并口写入JTAG的BSR中。在设计PCB时，必须将SA1110的数据线和地址线及控制线与Flash的地线线、数据线和控制线相连。因SA1110的数据线、地址线及
JTAGICE MKII使用方法-AVR
JTAGICE MKII仿真器使用方法 一：硬件和软件的准备 1. 仿真器上需要接一个ISP-10PIN的转换线（实物已经接好）； 2.不能将WDAM的JP1那一行VCC和GND的管脚拆下，仿真器不能提供电源，但是需要接上VCC和GND； 3. WDAM需要外部供电； 4.需要将与RESET管脚连接的容性器件拆下，即将R39的电容拆下； 5.安装AVR studio4（仿真器也可与AVR studio5或者AVR studio6一起使用，但我是用AVR studio4测试的，所以建议使用AVR studio4） 二、烧写程序 1.打开AVR studio4，选择Tools-Program-connect，弹出如下对话框，依次选择 2.选择完后，弹出另一对话框，依次按如下选择，即可完成程序下载
三、仿真 1、打开AVR studio4，选择project-projectWizard，弹出如下对话框，点击OPEN，选择我们用ICCAVR编写的程序的工程文件里的.COF文件
2．上面那步操作完后会弹出如下对话框，按图依次选择 3.如果MCU没有使能DWEN熔丝位，会弹出如下对话框，选择”Use SPI to enable debugWIRE interface”，点击OK后，会弹出一个对话框，提示需要重启设备，此时我们重新启动WDAM后，点击确定，即可进入仿真界面
三、取消DWEN的使能 1、打开AVR studio4，选择project-projectWizard，弹出如下对话框，点击OPEN，随意选择我们用ICCAVR编写的程序的工程文件里的.COF文件
WRT54g刷固件及失败拯救方法
前几天在淘宝上卖JTAG线时，有个朋友发信息说路由器坏了，想买线修复，于是把一些注意事项告诉他，后来这位朋友问我可以不可以帮他修复，可以的话就邮过来给我。我问了下故障情况，开机所有灯自检正常，电源灯狂闪，DMZ灯慢闪，LAN和WAN接口接设备时会亮。基本心里有数之后觉得应该没问题，于是答应下来。 过了两天拿到路由器，很熟悉，和自己的WAP54G V2非常相似，拆开之后板子要大不少，也多了一片内存。不管那么多，先找到JTAG口，把插座插上（我自己用的插针是旧电脑主板上拆下来的，上面带有点焊锡，所以比普通的针粗一点，插到JTAG孔里刚好很结实），一开始认不出CPU，后来把插针仔细插了下，可以正常认出来了。事实证明有些情况下，JTAG认不出CPU很可能是插针接触不良造成的。 然后，很简单，先把所有的包括cfe，nvram都备份了一下，然后清空nvram，没反应，还是和一开始一样，重启之后可以ping通192.168.1.1，但是TTL=100.工厂模式。没关系，这个很熟悉，以前刷WAP54G时也遇到过，重新TFTP固件，最多再清空下NVRAM就好了，于是如此操作。但是没反应，不自动重启，5分钟后手动重启，完了还是那样，TTL=100。郁闷，自以为容易帮人修路由，谁知道栽了。丢人啊，说什么也要修好。于是，接下来的36小时，不停的上网找资料，下不同版本的cfe，固件以及工具，但是都不奏效，完了之后还是一样TTL=100.快崩溃了。 忘了说一句，我不大想端接FLASH，因为看高手们说端接FLASH也是为了清空里面的配置，然后可以ping通路由，但是我这个一直可以ping通，所以就一直没有进行这个操作。直到今天中午，在崩溃的边缘，同事说了句，端接FLASH把，死马当活马医。当我把板子拿过来仔细看的时候差点呆住了。自己真傻，早看也许早就解决了。因为FLASH15，16针脚也许是已经给路由主人端接了很多次，针脚都连栽一起了，也就是短路了。我晕，估计这就是为什么一直ping的ttl=100的原因吧，于是找到一个小号美工刀，小心的在每个端个短路栽一起的针脚之间划了两刀，使之断开。然后接上电源。还是狂闪，TTL=100，不管了，于是JTAG清NVRAM，TFTP原厂固件。就当我做完这些，以为没有什么效果，和同事聊天时，我发现突然无线灯亮了一下（之前一直都不亮），然后所有灯亮了下又灭了，然后电源灯又亮，但是是持续的亮了。哈哈，好了！进路由WEB界面看了下，也没问题。现在就是用这个路由器接的静态路由接到公司的局域网上进行测试并发帖的。目前一切正常。 经过4小时的奋战,终于将LinkSYS WRT54G路由器的固件还原了回去,觉得在更新一下会锦上添花,于是下载了DD-WRT V24的VPN试验了一下,感觉还可以,把修复与更新的心得放上来与大家分享一下. 本想从官网下载固件升级,结果下载的时候理解错误,把WRT54G V1.0 WRT54G V2.0 WRT54G V3.0......后面的Vx.0理解为了固件版本(其实这里的Vx.0是路由器的硬件版本号)，结果升级后提示失败，Power灯不停的闪烁，无法登陆Web界面进行设置，将设置恢复为出厂设置后，Power灯是不闪了，但还是无法进入Web界面。 突然想到Ping一下，竟然可以Ping通，突然想到以前学CCNA时候IOS 被删除后可以通过TFTP的方式读取IOS，或者通过Xmodem的方式恢复IOS，于是便开始上网寻找资料，这一找不要紧哪，还真让我找到了，不过说得都非常笼统或者是英文版的，我就在这里将较详细的过程写下来跟大家分享一下。
AVR JTAGICE使用说明
AVR JTAGICE使用说明 [日期:2008-01-20 ] [来源:EDA网作者:] [字体：大中小] (投递新闻) 可以用AVR Studio的4.0或更高版本控制STK500和JTAG ICE，选择STK500 or AVRISP 和Auto或者具体的COM?端口进行联机，点击avr studio主窗口中的图标 前面标有Con的那个图标，然后按下图选择即可进行JTAG的联机，由于avr studio会记忆用户使用的设备是并且同时会记忆用户使用的COM号，如果下次和上次使用的是相同的设备并且没有更换COM口，那么下次使用的时候直接点击右边标有AVR的那个图标就可以快速进入联机状态；如果下次和上次使用了不同的设备或不同的COM口请使用Con图标进行联机。 JTAG和目标板相连 AVR JTAG 同目标板的连接：最小需要6条线与目标板相连，才可以完成仿真任务，他们是：TCK 、TMS 、TDO 、TDI、Vref、GND,另外有两条可选择的引线nSRST 和Vsu pply 。引脚nTRST不接，Vsupply的功能是由目标板向JTAGICE供电（仅对接口部分）n SRST的作用是监视目标板的复位线。然而，在仿真过程中不是必须的。如果应用程序对M CUSR中JTD位进行了编程，JTAG接口就会关闭，为了使用JTAGICE对目标板重新编程。就必须控制复位引脚。 连接JTAG ICE仿真器：联机之前请确保本设备已经和目标板有连接且LED4点亮。
进行JTAG ICE联机时请确保目标AVR选中如下熔丝项：如下图 程序下载和融丝位设置 打开AVRStudio，将会提示一个welcome对话框，如下图所示： 点Cancel键取消（建议你把左边的show this dialog on也去掉）。 然后选择下载工具：
ADS下适用简易JTAG
ADS的调试全部是通过AXD来调试，一种是使用模拟器在本机运行，但这一般只能用于ARM指令的测试。并不能控制外设。并通过外设反应来验证程序正确。跟真正的ARM设备进行在线调试了，则需要外部设备 AXD为了与各种不同ARM设备互联，制定一个RDI（Remote Debug Interface）标准接口，通过标准接口.去调用一个特定还需通过一个调试代理软件(Debug Agent)来进行访问设备。这样可以让AXD无需了解各种硬件的细节.不论如是用并口,还是USB的接口,都可以通过统一的RDI接口与Debug Agent 相连.这样结构比较灵活. 常用的Debug Agent软件有BANYANG ,ARM7,H-jtag.这一些软件都通过一定标准JTAG口与ARM设备进行通讯。 与QQ2440通讯都是采用H-Jtag这个免费的代理软件。并且需要PC机上有并口。这个方案的特点是硬件极为简单。代理软件也是免费使用，因此有成本低的优点。但缺点下载速度慢，超过几十K的程序下载极为缓慢. 但现在很多PC机都取消并口，特别是笔记本，基本都没有并口。因此可以有如下代替方案。 PCMIA转并口 现在大量的机器，特别是笔记本已经取消串口和并口。市面上还有支持USB转JTAG的产品—U-Link.但这一只能用在Keil for ARM上，ADS无法使用。并价格比较贵。 我们在市场上发现了一种PCI-Express卡能比较好解决没有并口和串口的问题,如果是笔记本并有PCMIA接口（一般这是标准接口）。可以使用PCI Express转并/串口.以下是在笔记本成功使用并口的转接卡。
它可以通过不同的转换线，转换成串口或并口。并且我们已经成功用H-Jtag 进行调试。在安装额外的驱动后。在WINDOWS下会显示.而且市面上常见的USB转并口线只合适于并口打印机，并不能进行调试。而且这个转换卡价格不贵。因此是嵌入式开发人员首选的转换设备 JTAG接口 JTAG(Joint Test Action Group )是1985年制定的检测PCB和IC芯片的一个标准,是芯片厂商是用于在线芯片检测的接口. JTAG的基本原理是在器件内部定义一个TAP（Test Access Port;测试访问口）通过专用的JTAG测试工具对进行内部节点进行测试。 1990年被修改后成为IEEE的一个标准，即IEEE1149.1-1990。通过这个标准，可对具有JTAG接口的芯片的硬件电路进行边界扫描和故障检测。 他早期的目的是为了IC的生产线上对IC作自动检测。后来才发展一个调试接口。 JTAG引脚的定义为:TCK为测试时钟输入；TDI为测试数据输入，数据通过TDI引脚输入JTAG接口；TDO为测试数据输出，数据通过TDO引脚从JTAG 接口输出；TMS为测试模式选择，TMS用来设置JTAG接口处于某种特定的测试模式；TRST为测试复位，输入引脚，低电平有效。 JTAG现在变成CPU的标准的接口,除了用于芯片检测外, JTAG接口还常用于实现ISP（In-System Programmable�在线编程），对FLASH等器件进行编程。,即常说的在线调试和在线烧录Flash JTAG在HOST端通常用并口与之相连.也有与USB接口相连的(如U-Link 产品),我们教学是采用并口与开发板上的JTAG相连.
JTAG接口总结
并口与连接 1．并行口基地址： 0x0378 新系统通用，通常是LPT1，也可以是LPT2，通常使用中断IRQ7 0x0278 通常是LPT2，也可以是LPT1，LPT3（只能用此基地址），通常使用中断IRQ5 2．寄存器定义 3．状态寄存器（379）和控制寄存器（37A）的定义：
5．连接方式 a)hybus255与并口的连接是通过74CH541与并口连接 LPT D0 Pin 2 and TCK J10 Pin 4 LPT D1 Pin 3 and TDI J10 Pin 11 LPT D2 Pin 4 and TMS J10 Pin 9 LPT Busy Pin 11 and TDO J10 Pin 13 b)2410以及44b0连接图 TCK---------------->DATA0 TDI---------------->DATA1 TMS---------------->DATA2 TDO---------------->STATUS7
6．寄存器的读写 a)先对控制寄存器（Control）初始化 如果禁止中断用out（37A，0x80）,如果使用中断用out（37A，0x90） b)写一个寄存器的两条基本指令： out（37B,addr）；// 将addr写入用户设备地址寄存器 写：out（37C,data）；// 将数据data写入addr指向的用户设备空间单元 读：in（37C）；// 从addr指向的用户设备空间单元中读取数据 JTAG接口信息 1．TCK：输入移位时钟TMS和TDI的数据在TCK的上升沿被采样数据在时钟的下降沿输出到TDO 2．TMS：输入方式选择TMS用于控制TAP状态机 3．TDI：输入。输入到指令寄存器IR或数据寄存器DR的数据出现在TDI输入端在TCK的上升沿被采样 4．TDO：TDO输出来自指令寄存器或数据寄存器的数据在时钟的下降沿被移出到TDO
AVR USB JTAG 仿真器使用说明
AVR JTAG AVR仿真器V3使用说明 AVR JTAG是与Atmel公司的AVR Studio相配合的一套完整的基于JTAG接口的片上调试工具，支持所有AVR的8位RISC指令的带JTAG口的微处理器。JTAG接口是一个4线的符合IEEE 1149.1标准的测试接入端口(TAP)控制器。IEEE的标准提供一种行之有效的电路板连接性测试的标准方法(边界扫描)。Atmel的AVR器件已经扩展了支持完全编程和片上调试的功能。 AVR JTAG仿真器用来进行芯片硬件仿真，如程序单步执行、设置断点等，通过硬件仿真可以了解芯片里面程序的详细运行情况。AVR JTAG仿真器主要用来对芯片进行仿真操作，同时也可以通过JTAG接口对芯片编程（将程序写入芯片）。 AVR JTAG仿真器图片 AVR JTAG连接示意图
AVR JTAG仿真器与单片机/开发板连接方法：以ATMEGA16和ATMEGA128为例： 如果使用的不是本店的开发板通电前请参照上面的接口图先确认接口是否对应以免损坏硬件，开发板上的JTAG接口第4与第7针都要与VCC接通。 支持芯片列表: ATmega16(L), ATmega32(L), ATmega323(L), ATmega64(L), ATmega128(L) ，ATmega162(L), ATmega169(L or V) 把仿真器直接插到电脑的USB并安装驱动: AVR Studio 软件推荐使用4.18版本，如果你与开发板一起购买在开发板的光盘里有软件，如果没买开发板可到以下网址下载： https://www.360docs.net/doc/c47083294.html,/dyn/resources/prod_docu ments/AvrStudio4Setup.exe
ALTERA USB Blaster引脚定义
一、ALTERA USB Blaster下载电缆性能特点 1．支持2.5V、3.3V 和5.0V 应用系统 2．支持SignalTap II 嵌入式逻辑分析仪功能 3．支持ALTERA 公司全系列器件 CPLD：MAX3000、MAX7000、MAX9000 和MAX II 等 FPGA：Stratix、Stratix II、Cyclone、Cyclone II、ACEX 1K、APEX 20K 和FLEX 10K等 主动串行配置器件：EPCS1、EPCS4、EPCS16等 增强配置器件：EPC1、EPC4 等。 4．支持三种下载模式(AS、PS和JTAG)，具有Verify 和 Blank check功能！ JTAG 下载模式：Cyclone、Cyclone II、Stratix II、Flex10K、Acex1K、Max7000 和Max3000测试时采用 主动串行（AS）模式：EPCS1 和EPCS4、EPCS16 被动串行（PS）模式：Stratix 和Stratix GX测试时采用 5．支持与Nios II 嵌入式软核处理器的通信和在系统调试 6．速度快 下载FPGA 配置程序是ByteblasterII 的6 倍。在一些速度要求高的应用场合下仍可使用SignalTap II 嵌入式逻辑分析仪进行实时分析。调试Nios II处理器时同样可以处理一些实时应用。 当使用ByteblasterII电缆调试SignalTap II嵌入式逻辑分析仪和Nios II 嵌入式软核处理器时，如果数据交换的速率太快，都不可避免地出现死机。此时使用USB Blaster则可有效地避免死机现象发生。 7．使用方便 只有要USB 口的计算机都能使用USB Blaster。不象ByteblasterII 那样要求计算机带有并口。
Jtag的各种引脚定义
使用过ARM芯片的人肯定都听过一个仿真器————JLINK，为什么ARM芯片现在能够这么流行？其中恐怕就有一个原因就是很多的ARM芯片都支持使用Jlink进行调试和仿真。所以你只要有一个Jlink，不管是ARM7、ARM9、ARM11还是最新的ARM Cortex 系统都能下载和调试了。 以前的嵌入式开发者，可能使用什么公司的芯片就得买一个对应芯片的下载和仿真器，这样如果你只使用一种芯片，可能还好，不过恐怕没有那种芯片能够一直引领市场。 Jlink使用的是一种叫做JTAG的协议，JTAG原本是用于芯片内部测试的，现在大多用于芯片的程序下载和调试仿真。由于现在Jlink用的比较多，所以有些人可能把Jlink就等同于JTAG了，实际上，JTAG是一种协议，只要满足这种协议的就可以叫做JTAG，比如H—JTAG、OpenJTAG、OSJTAG等等。正版的Jlink是卖的很贵的。大概是1000到2000RMB吧。不过，中国的山寨能力是很强的，而且你硬件卖给别人了，你也没办法控制别人说你不许拆开我的东西看里面的电路是怎么样的。所以Jlink就被破解了，破解之后的Jlink很便宜，网上五六十块钱就能买到一个能用的Jlink。 除了商业版的Jlink和H—JTAG，网上还有一些电子爱好者，他们参照开源软件的模式，设计了开源硬件，比如arduino。还有人制作了开源版本的JTAG仿真器——OpenJTAG。而一些芯片的开发商不像那些软件厂商，会给软件做很多的限制，他们对于开源硬件还是比较开明的，所以他们也支持了一些开源硬件。比如TI公司的MSP430 LaunchPad、ST公司的STM Discovery 等等板子。还有飞思卡尔公司的USBDM和OSJTAG。他们把这些硬件的原理图、PCB还有固件都放在了网络上供人自由下载和制作，你也可以根据他的资料进行改进。这样能使大家对于他们家的芯片有更多的了解，所以，他们也乐于开源一些评估板。 今天我要说的是几种JTAG仿真器的引脚定义，首先我看看比较常见的JTAG 20-Pin的引脚接口如下:
嵌入式开发JTAG接口的应用介绍
嵌入式开发JTAG接口的应用介绍 通常所说的JTAG大致分两类，一类用于测试芯片的电气特性，检测芯片是否有问题；一类用于Debug；一般支持JTAG的CPU内都包含了这两个模块。 一个含有JTAG Debug接口模块的CPU，只要时钟正常，就可以通过JTAG接口访问CPU 的内部寄存器和挂在CPU总线上的设备，如FLASH，RAM，SOC（比如4510B，44Box，AT91M系列）内置模块的寄存器，象UART，Timers，GPIO等等的寄存器。上面说的只是JTAG接口所具备的能力，要使用这些功能，还需要软件的配合，具体实现的功能则由具体的软件决定。例如下载程序到RAM功能。了解SOC的都知道，要使用外接的RAM，需要参照SOCDataSheet的寄存器说明，设置RAM的基地址，总线宽度，访问速度等等。有的SOC则还需要Remap，才能正常工作。运行Firmware时，这些设置由Firmware的初始化程序完成。但如果使用JTAG接口，相关的寄存器可能还处在上电值，甚至时错误值，RAM不能正常工作，所以下载必然要失败。要正常使用，先要想办法设置RAM。在ADW中，可以在Console窗口通过Let 命令设置，在AXD中可以在Console窗口通过Set 命令设置。 下面是一个设置AT91M40800的命令序列，关闭中断，设置CS0-CS3，并进行Remap，适用于AXD（ADS带的Debug） setmem 0xfffff124，0xFFFFFFFF，32 －－－关闭所有中断 setmem 0xffe00000，0x0100253d，32 －－－设置CS0 0xffe00004，0x02002021，32 －－－设置CS1 setmem 0xffe00008，0x0300253d，32 －－－设置CS2 setmem 0xffe0000C，0x0400253d，32 －－－设置CS3 setmem 0xffe00020，1，32 －－－Remap 如果要在ADW（SDT带的DEBUG）中使用，则要改为： let 0xfffff124=0xFFFFFFFF －－－关闭所有中断
AVR单片机JTAG接口的使用方法
兼容JTAG标准接口 目标板具备JTAG标准接口，使用引出的10PIN连接线直接连接目标板即可。 下面是接口图： JTAG接口 说明：JTAG接口兼容ATMEL指定的JTAG标准接口，但不输出JTAG 的PIN2 “GND”，它对应ISP的PIN2为“VCC”。这样，若您的目标板采用指定的标准接口依然可以正常连接，但改进后，带来以下优点：JTAG错插入MCU的ISP接口，不会导致烧器件（需要目标板的JTAG、ISP接口做相关处理）。 AVR单片机JTAG接口的使用方法 作者：pc63 来源：单片机学习网字体：大中小在百度搜索相关 内容 编辑导读:AVR单片机的RC5和RC6算法比较与改进|AVR单片机读写EEPROM子程序|SD卡读写子程序|ATmega128实现一个工业设备的主控制板|数字温温度记录仪中的USB主机设计|HT1621驱动程序-AVR|
MSP4000型处理器在软交换终端设备中的应用|AVR c语言优秀编程风格|LM73测温度芯片的完整程序|12864(ICCAVR程序)| 正文： JTAG接口de使用方法： AVRdeJTAG 仿真器特别好用,在此特别推荐，它可以对所有含JTAG接口demega系列进行下载和软件硬件仿真。 刚开始使用AVR JTAG仿真器时，不shi很清楚它de使用方法。看完AVR JTAG仿真器de英文说明和中文说明，也不很明确它de具体使用。经过自己de摸索，才清楚如何使用这种仿真器。其实这种仿真器de使用方法很简单，就shi说明太罗索，让人越搞越糊涂。不过，使用这种仿真器，确实方便了很多，可实现硬件仿真与软件仿真，步调程序，发现程序漏洞，shi较好de辅助调试工具。 下面shi摸索出来de较简明de使用方法： （1） AVR JTAGde使用环境shi：AVR Studio 4.07以上版本,9－15 DC电源,PC与RS232口。 （2）安装AVR Studio：在安装AVRStudio时将随机提供de光盘放入CD－ROM中，选取avrstuio4。07目录中desetup.Exe文件，按照安装向导提示de步骤进行即可。 （3）在启动AVR Studio之前，把JTAGICE连接在上位PC和目标板之间，确保AVR Studio可以完成自动侦测连接情况。 （4）仿真器与上位机de连接，将随机带de“串行通讯电缆”一头与仿真器de“串行通讯口”相接，另一头与计算机任意串口相接。