数字电路第四章答案
数字电路第四章答案
【篇一：数字电路答案第四章时序逻辑电路2】
p=1，输入信号d被封锁，锁存器的输出状态保持不变；当锁存命令cp=0，锁存器输出q?d，q=d；当锁存命令cp出现上升沿，输入信号d被封锁。
根据上述分析，画出锁存器输出q及 q的波形如习题4.3图（c）所示。
习题4.4 习题图4.4是作用于某主从jk触发器cp、j、k、 rd及 sd 端的信号波形图，试绘出q端的波形图。
解：主从jk触发器的 rd、且为低有效。只有当rd?sd?1 sd端为异步清零和复位端，
时，在cp下降沿的作用下，j、k决定输出q状态的变化。q端的波形如习题4.4图所示。
习题4.5 习题4.5图（a）是由一个主从jk触发器及三个非门构成的“冲息电路”，习题4.5图（b）是时钟cp的波形，假定触发器及各个门的平均延迟时间都是10ns，试绘出输出f的波形。
cp
f cp
100ns
10ns
q
（a）
f
30ns
10ns
（b）（c）
习题4.5图
解：由习题4.5图（a）所示的电路连接可知：sd?j?k?1，rd?f。当rd?1时，在cp下降沿的作用下，且经过10 ns，状态q发生翻转，再经过30ns，f发生状态的改变，f?q。rd?0时，经过10ns，状态q=0。根据上述对电路功能的分析，得到q和f的波形如
习题4.5图（c）所示。
习题4.6 习题4.6图（a）是一个1检出电路，图（b）是cp及j端的输入波形图，试绘出 rd端及q端的波形图（注：触发器是主从触发器，分析时序逻辑图时，要注意cp=1时主触发器的存储作用）。
cp
j
（a）
q
d
（c）
cp j
（b）
习题图
解：分析习题4.6图（a）的电路连接：sd?1,
k?0,rd?cp?q；分段分析习题
4.6图（b）所示cp及j端信号波形。
（1）cp=1时，设q端初态为0，则rd?1。j信号出现一次1信号，即一次变化的干扰，且k=0，此时q端状态不会改变；
（2）cp下降沿到来，q端状态变为1，rd?cp，此时cp=0，异步
清零信号无效；（3）cp出现上升沿，产生异步清零信号，使q由
1变为0，在很短的时间里 rd又恢复到1；
（4）同理，在第2个cp=1期间，由于j信号出现1信号，在cp
下降沿以及上升沿到来后，电路q端和 rd端的变化与（2）、（3）
过程的分析相同，其波形如习题4.6图（c）所示。
结论：该电路可以实现1信号的检出功能。
习题4.7 习题4.7图（a）是用主从jk触发器构成的信号检测电路，用来检测cp高电平期间ui是否有输入脉冲，若cp、ui电压如习题4.7图（b）所示，试画出输出电压uo的波形。
cp ui
（b）
（a）
q
（c）
ui cp
uo
习题4.7图
解：分析习题4.7图（a）的电路连接：k?1,分析习题4.7图（b）
给定的信号波形。
j?ui,rd?cp?uo,uo?q；分段
（1）cp=1时，设q端初态为0，则rd?1。ui信号出现一次1信号，即一次变化的干扰，且k=1，此时q端状态不变；
（2）cp下降沿到来，q端状态由0变为1，rd?cp，此时cp=0，
异步清零信号无效；
（3）cp出现上升沿，异步清零信号有效，使q端由1变为0，当
q变为0后， rd
又恢复为1；
（4）同理，在以后的cp=1期间，ui信号出现一次1信号，在cp
下降沿以及上升沿到来后，电路q端和 rd端的变化与（2）、（3）
过程的分析相同，其波形如习题4.7图（c）所示。
习题4.8 习题4.8图（a）是由一个维持阻塞d触发器及一个边沿jk
触发器构成的电路，图（b）是输入信号，试绘出q1及q2的波形。解：分析习题4.8图（a）的电路连接：该电路是同步电路，由d触
发器和jk触发器组成，d触发器的d端接外部输入信号，jk触发器j 端与d触发器的q端相连，且k=1。
输出波形分析如习题4.8图（c）所示。
习题4.9 试利用触发器的特征方程式写出习题4.9图（a）、（b）、（c）中各触发器次态输出qn+1与现态qn和a、b之间的逻辑函数式。
d
2 2
cp d d
（a）
cp d d
（b）
q1 q2
（c）
d 习题4.8图
q
（a）（b）（c）
习题4.9图
解：习题4.9图（a）由d触发器组成，d触发器的特征方程为：qn?1?d，根据电路连接d?aqn，将d代入特征方程，因此触发器次态qn+1与现态qn和a之间的逻辑函数式为：
qn?1?aqn
习题4.9图（b）由jk触发器组成，jk触发器的特征方程为：
qn?1?jqn?kqn，根据电路连接j?k?a?b，将j、k代入特征方程，
因此触发器次态输出qn+1与现态qn和a、b之间的逻辑函数式为： qn?1?(a?b)qn?a?bqn
习题4.9图（c）由d触发器组成，根据电路连接d?bqn?aqn，将
d代入特征方程，因此触发器次态输出qn+1与现态qn和a、b之
间的逻辑函数式为：
qn?1?bqn?aqn?bqn?aqn
习题4.10 设习题4.10图中各触发器初始状态为0，试画出各触发
器在cp作用下q端的波形。
解：各触发器在cp作用下q端的波形如习题4.10图（i）所示。
q
q
(a) (b) (c) (d)
1 q
(e)
(f) (g) (h)
习题4.10图
cp
qa
qb
qc
qd
qe qf
qg
qh
习题4.10图（i）
习题4.11 已知电路如习题4.11图（a）所示，若cp及a波形如题
图（b）所示，各触发器初态为0，试画出各触发器输出端q1和q2
的波形。
cp
a （a） q1
q2
cp
a
（c）
习题4.11图
解：分析习题4.11图（a）的电路连接：该电路是同步电路，由jk 触发器组成。
（b）
??j1?k1?a
?
??j1?k1?aq1
q1和q2波形分析如习题4.11图（c）所示。
习题4.12 分析习题4.12图（a）所示同步时序电路，作出它的状态转换表和状态转换图。作出当电平输入x序列为1011100时电路的时序波形图，设初态为0。
x/z
z
0/0 x 0/01/1
（a）（b）
cp
x
q
z
（c）
解：驱动方程：d?x?qn 状态方程：qn?1?x?qn 输出方程：z?xq 状态转换表如习题4.12表所示。
习题4.12图
1011100时电路的时序波形图如习题4.12图（c）所示。
习题4.13 习题4.13图（a）所示同步计数器，由jk触发器构成。写出状态转换表与状态转换图，并说明该计数器的模是多少？
解：根据逻辑电路列写下列方程：
?j0?q2k0?1?
驱动方程：?j1?q0k1?q0
?j?qqk?1
012?2
【篇二：数字电子技术基础教材第四章答案】
图p4－1所示的各组合电路，写出输出函数表达式，列出真值表，说明电路的逻辑功能。
解：图（a）：fab1?真值表如下表所示：
；f2?ab；f3?ab
其功能为一位比较器。ab时，f1?1；a=b时，f2?1；ab时，f3?1
图（b）：f；f2?ab 1?ab?ab真值表如下表所示：
功能：一位半加器，f1为本位和，f2为进位。图（c）：f1?
m6)5,30,(?74),21(??m
f2??m(0,1,2,4)??m(3,5,6,7)
真值表如下表所示：
功能：一位全加器，f1为本位和，f2为本位向高位的进位。图（d）：fab1?；f2?ab；f3?ab
4－2 分析图p4－2所示的组合电路，写出输出函数表达式，列出真值表，指出该电路完成的逻辑功能。
解：该电路的输出逻辑函数表达式为：
f?a1a0x0?a1a0x1?a1a0x2?a1a0x3
因此该电路是一个四选一数据选择器，其真值表如下表所示：
4－3 图p4－3是一个受m控制的代码转换电路，当m＝1时，完
成4为二进制码至格雷码的转换；当m＝0时，完成4为格雷码至
二进制的转换。试分别写出y0,y1,y2,y3的逻辑函数的表达式，并列
出真值表，说明该电路的工作原理。
解：该电路的输入为x3x2x1x0，输出为y3y2y1y0。真值表如下：
?y3?x3
?y?x?x?232时，由此可得：当m?1 ?
?y1?x2?x1??y0?x1?x0
完成二进制至格雷码的转换。
?y3?x3
?y?x?x?232
当m?0时， ?
?y1?x3?x2?x1?y2?x1??y0?x3?x2?x1?x0?y1?x0
完成格雷码至二进制的转换。
4－4 图p4－4是一个多功能逻辑运算电路，图中s3,s2,s1,s0为控
制输入端。试列表说明电路在
s3,s2,s1,s0的各种取值组合下f与a,b的逻辑关系。
解：f?(s3ab?s2ab)?(s1b?s0b?a)，功能如下表所示，
【篇三：数电第四章习题答案】
>4.1 分析图4.1电路的逻辑功能解：（1）推导输出表达式y2=x2；y1=x1?x2；y0=(my1+x1?m)?x0
a、b、c、f1、f2分别表示被减数、减数、来自低位的借位、本位差、本位向高位的借位。
a－f2
b
c
被减数减数借位
f1 差
4.3分析图4.3电路的逻辑功能解：（1）f1=a?b?c；
f2=(a?b)c+ab (2)
(3)4.4 设abcd是一个8421bcd码，试用最少与非门设计一个能判
断该8421bcd码是否大于等于5的电路，该数大于等于5，f= 1；
否则为0。解：(1)列真值表
abcd0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 1
f00000111
abcd1 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1
f11??????
(2)写最简表达式
f = a + bd + bc=?a
4.6 试设计一个将8421bcd码转换成余3码的电路。
（
f2=?c?d+cd f1=?d 电路图略。
4.7 在双轨输入条件下用最少与非门设计下列组合电路：（1）f （abc）=?m（1,3,4,6,7）解：f=a?c+?ac+bc
(2) f（abcd）=?m（0,2,6,7,8,10,12,14,15）解：f=?b?d+a?d+bc
00 01 11 10
(3)f(a,b,c,d)??m(2,5,6,8,9,12)???(0,4,7,10)
解：函数的卡诺图如下所示：
数字电路第四章答案
数字电路第四章答案 【篇一：数字电路答案第四章时序逻辑电路2】 p=1，输入信号d被封锁，锁存器的输出状态保持不变；当锁存命令cp=0，锁存器输出q?d，q=d；当锁存命令cp出现上升沿，输入信号d被封锁。 根据上述分析，画出锁存器输出q及 q的波形如习题4.3图（c）所示。 习题4.4 习题图4.4是作用于某主从jk触发器cp、j、k、 rd及 sd 端的信号波形图，试绘出q端的波形图。 解：主从jk触发器的 rd、且为低有效。只有当rd?sd?1 sd端为异步清零和复位端， 时，在cp下降沿的作用下，j、k决定输出q状态的变化。q端的波形如习题4.4图所示。 习题4.5 习题4.5图（a）是由一个主从jk触发器及三个非门构成的“冲息电路”，习题4.5图（b）是时钟cp的波形，假定触发器及各个门的平均延迟时间都是10ns，试绘出输出f的波形。 cp f cp 100ns 10ns q （a） f 30ns 10ns （b）（c） 习题4.5图 解：由习题4.5图（a）所示的电路连接可知：sd?j?k?1，rd?f。当rd?1时，在cp下降沿的作用下，且经过10 ns，状态q发生翻转，再经过30ns，f发生状态的改变，f?q。rd?0时，经过10ns，状态q=0。根据上述对电路功能的分析，得到q和f的波形如 习题4.5图（c）所示。 习题4.6 习题4.6图（a）是一个1检出电路，图（b）是cp及j端的输入波形图，试绘出 rd端及q端的波形图（注：触发器是主从触发器，分析时序逻辑图时，要注意cp=1时主触发器的存储作用）。
cp j （a） q d （c） cp j （b） 习题图 解：分析习题4.6图（a）的电路连接：sd?1, k?0,rd?cp?q；分段分析习题 4.6图（b）所示cp及j端信号波形。 （1）cp=1时，设q端初态为0，则rd?1。j信号出现一次1信号，即一次变化的干扰，且k=0，此时q端状态不会改变； （2）cp下降沿到来，q端状态变为1，rd?cp，此时cp=0，异步 清零信号无效；（3）cp出现上升沿，产生异步清零信号，使q由 1变为0，在很短的时间里 rd又恢复到1； （4）同理，在第2个cp=1期间，由于j信号出现1信号，在cp 下降沿以及上升沿到来后，电路q端和 rd端的变化与（2）、（3） 过程的分析相同，其波形如习题4.6图（c）所示。 结论：该电路可以实现1信号的检出功能。 习题4.7 习题4.7图（a）是用主从jk触发器构成的信号检测电路，用来检测cp高电平期间ui是否有输入脉冲，若cp、ui电压如习题4.7图（b）所示，试画出输出电压uo的波形。 cp ui （b） （a） q （c） ui cp uo 习题4.7图 解：分析习题4.7图（a）的电路连接：k?1,分析习题4.7图（b） 给定的信号波形。 j?ui,rd?cp?uo,uo?q；分段
数字电路第五版课后答案
第一章数字逻辑习题 1．1 数字电路与数字信号 图形代表的二进制数 1．1．4 一周期性数字波形如图题所示，试计算：（1）周期；（2）频率；（3）占空比例 MSB LSB 0 1 2 11 12 （ms） 解：因为图题所示为周期性数字波，所以两个相邻的上升沿之间持续的时间为周期， T=10ms 频率为周期的倒数，f=1/T=1/=100HZ 占空比为高电平脉冲宽度与周期的百分比，q=1ms/10ms*100%=10% 数制 将下列十进制数转换为二进制数，八进制数和十六进制数（要求转换误差不大于2−4（2）127 （4）解：（2）（127）D= 27 -1=（）B-1=（1111111）B=（177）O= （7F）H （4）（）D=B=O=H 二进制代码 将下列十进制数转换为 8421BCD 码： （1）43 （3）解：（43）D=（01000011）BCD 试用十六进制写书下列字符繁荣ASCⅡ码的表示：P28 （1）+ （2）@ （3）you (4)43 解：首先查出每个字符所对应的二进制表示的ASCⅡ码，然后将二进制码转换为十六进制数表示。 （1）“+”的ASCⅡ码为 0101011，则（00101011）B=（2B）H （2）@的ASCⅡ码为 1000000,(01000000)B=(40)H (3)you 的ASCⅡ码为本 1111001,1101111,1110101,对应的十六进制数分别为 79,6F,75 (4)43 的ASCⅡ码为 0110100,0110011,对应的十六紧张数分别为 34,33 逻辑函数及其表示方法 在图题 1. 中，已知输入信号 A，B`的波形，画出各门电路输出 L 的波形。 解: (a)为与非， (b)为同或非，即异或
数字电路与逻辑设计欧阳星明第四章组合逻辑电路习题
第四章 | 本章练习 本章练习 1．组合逻辑电路是由什么器件构成的？其结构有何特点？ 重置 2．图4。14所示电路是否为组合电路？说明理由. 图4.14 重置 3．分析图4。15所示电路，说明电路功能。
重置 4．分析图4.16所示电路,试画出用异或门实现该电路功能的最简电路. 图4.16 重置 5．分析图4.17所示电路，试列出真值表,说明电路功能.
重置 A B C D W X Y Z A B C D W X Y Z 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 0 0 0 0 0 0 0 1 0 0 1 1 0 0 1 0 0 1 1 0 0 1 1 1 0 1 0 1 0 1 0 0 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 1 1 0 0 1 1 0 1 1 1 1 1 1 1 1 0 1 0 1 0 1 0 1 1 1 0 0 1 1 0 0 0 6．分析图4。18所示电路，设输入ABCD为8421码，试列出真值表,说明电路功能。 图4.18 重置 A B C D W X Y Z A B C D W X Y Z 0 0 0 0 1 0 0 1 0 1 0 1 0 1 0 0
7．设计一个组合逻辑电路，该电路输入端接收两个两位无符号二进制数A=A 1A 0和B=B 1B 0，当A=B 时，输出F 为1，否则F 为0。试用合适的逻辑门构造出最简电路。 8．设计一个代码转换电路，将一位十进制数的8421码转换成余3码. 9．用与非门设计一个组合逻辑电路，该电路输入为一位十进制数的2421 码，当输入的数为素数时,输出F 为1,否则F 为0。
数字电子技术基础第四章习题及参考答案
第四章习题 1．分析图4-1中所示的同步时序逻辑电路，要求：（1）写出驱动方程、输出方程、状态方程； （2）画出状态转换图，并说出电路功能。 CP Y 图4-1 2．由D 触发器组成的时序逻辑电路如图4-2所示，在图中所示的CP 脉冲及D 作用下，画出Q 0 、 Q 1的波形。设触发器的初始状态为Q 0 =0，Q 1=0。 D 图4-2 3．试分析图4-3所示同步时序逻辑电路，要求：写出驱动方程、状态方程，列出状态真值表，画出状态图。 CP 图4-3 4．一同步时序逻辑电路如图4-4所示，设各触发器的起始状态均为0态。 （1）作出电路的状态转换表； （2）画出电路的状态图； （3）画出CP 作用下Q 0、Q 1、Q 2的波形图； （4）说明电路的逻辑功能。 1
图4-4 5．试画出如图4-5所示电路在CP波形作用下的输出波形Q1及Q0，并说明它的功能（假设初态Q0Q1=00）。 CP Q1 Q0 CP 图4-5 6．分析如图4-6所示同步时序逻辑电路的功能，写出分析过程。 Y 图4-6 7．分析图4-7所示电路的逻辑功能。 （1）写出驱动方程、状态方程；（2）作出状态转移表、状态转移图；（3）指出电路的逻辑功能，并说明能否自启动； （4）画出在时钟作用下的各触发器输出波形。 CP 图4-7 8．时序逻辑电路分析。电路如图4-8 所示： （1）列出方程式、状态表； （2）画出状态图、时序图。并说明电路的功能。 1 C 图4-8 9．试分析图4-9下面时序逻辑电路：
（1）写出该电路的驱动方程，状态方程和输出方程； （2）画出Q 1Q 0的状态转换图； （3）根据状态图分析其功能； 1 B 图4-9 10.分析如图4-10所示同步时序逻辑电路，具体要求：写出它的激励方程组、状态方程组和输出方程，画出状态图并描述功能。 1 Z 图4-10 11．已知某同步时序逻辑电路如图4-11所示，试： （1）分析电路的状态转移图，并要求给出详细分析过程。 （2）电路逻辑功能是什么，能否自启动？ （3）若计数脉冲f CP 频率等于700Hz ，从Q 2端输出时的脉冲频率是多少? CP 图4-11 12．分析图4-12所示同步时序逻辑电路，写出它的激励方程组、状态方程组，并画出状态转换图。
数字电子技术第四章课后习题答案
第四章组合逻辑电路 1. 解： (a)(b)是相同的电路，均为同或电路。 2. 解：分析结果表明图(a)、(b)是相同的电路，均为同或电路。同或电路的功能：输入相同输出为“1”；输入相异输出为“0”。因此，输出为“0”(低电平)时，输入状态为AB＝01或10 3. 由真值表可看出，该电路是一位二进制数的全加电路，A为被加数，B为加数，C为低位向本位的进位，F1为本位向高位的进位，F2为本位的和位。 4. 解：函数关系如下： AB S F+ ⊕ = + + A BS S S A B B 将具体的S值代入，求得F 3 1 2 值，填入表中。
A A F B A B A B A A F B A B A A F A A F AB AB F B B A AB F AB B A B A B A AB F B A A A B F B A B A B A F B A AB AB B A B A F B B A B A B A B A B A B A F AB BA A A B A A B A F F B A B A F B A B A F A A F S S S S =⊕==+==+⊕===+⊕===⊕===⊕===+⊕===+=+⊕===⊕==+==⊕==Θ=+=+⊕===+++=+⊕===+=⊕===⊕==+=+⊕==+=+⊕===⊕==01111 111011010110001011101010011000001110110)(010101001 010011100101000110000 0123
5. （1）用异或门实现，电路图如图(a)所示。 (2) 用与或门实现，电路图如图(b)所示。 6. 解因为一天24小时，所以需要5个变量。P变量表示上午或下午，P＝0为上午，P=1为下午；ABCD表示时间数值。真值表如表所示。 利用卡诺图化简如图(a)所示。 化简后的函数表达式为
数字电路课后题参考答案
习题参考答案 注：参考答案，并不是唯一答案或不一定是最好答案。仅供大家参考。 第一章习题 2. C B A D B A C B A F ⋅⋅+⋅⋅+⋅⋅= 3. 设：逻辑变量A 、B 、C 、D 分别表示占有40%、30%、20%、10%股份的四个股东，各变量取值为1表示该股东投赞成票；F 表示表决结果，F =1表示表决通过。 F =AB +AC +BCD 4. 设：A 、B 开关接至上方为1，接至下方为0；F 灯亮为1，灯灭为0。 F =A ⊙B 5. 设：10kW 、15kW 、25kW 三台用电设备分别为A 、B 、C ，设15kW 和25kW 两台发电机组分别为Y 和Z ，且均用“0”表示不工作，用“1”表示工作。 C AB Z B A B A Y ⋅=⋅= 6.输入为余3码，用A 、B 、C 、D 表示，输出为8421BCD 码，用Y 0、Y 1、Y 2、Y 3表示。 D C A B A Y C B D C B D B Y D C Y D Y ⋅⋅+⋅=⋅+⋅⋅+⋅=⊕==3210 7. 设：红、绿、黄灯分别用A 、B 、C 表示，灯亮时为1，灯灭时为0；输出用F 表示，灯正常工作时为0，灯出现故障时为1。 C A B A C B A F ⋅+⋅+⋅⋅= 8. D C B D A H D C B A D C B A D C B A D C B A G D C B A D C A B A F D C B A E ⋅⋅+⋅=⋅⋅⋅+⋅⋅⋅+⋅⋅⋅+⋅⋅⋅=⋅⋅⋅+⋅⋅+⋅=⋅⋅⋅= 第二章习题 1. 设：红、绿、黄灯分别用A 、B 、C 表示，灯亮时其值为1，灯灭时其值为0；输出报警信号用Y 表示，灯正常工作时其值为0，灯出现故障时其值为1。 AC AB C B A Y ⋅⋅=
《数字电路-分析与设计》第四章习题及解答2(部分) 北京理工大学出版社
4-15试分析图题4-15所示各电路的逻辑功能。列出真值表，写出函数表达式。 解： （a ）加中间变量如右图所示： . ) ()(;;; 32413121B A B A B A B A B A G G G B A B AB B G G B A AB A G A G B A G ⊕=+=+++=?=+=+=?=+=+=?=?= ∴;B A )B A B A (A G A F =+?=?=41 A B A G F =⊕= =42⊙B ； ;)(43B A B A B A B B G F =+=?= F 1、F 2和F 3的真值表如右所示： 由F 1、F 2和F 3的逻辑表达式知，这是一位比较器。 （b ）加中间变量如右图所示： ; ;; 13121B A B AB B G G B A AB A G A G B A G +=+=?=+=+=?=?= ∴ . ;12321AB G F B A B A B A G G F ==⊕=+=+= F 1和F 2的真值表如右所示： 由F 1和F 2的逻辑表达式知，这是一位半加器。F 1是和， F 2是进位。 1 2 （b ） 2 3 （a ） 1 1 2 （b ） 2 3 （a ） 1
4-16图题4-16是一个多功能逻辑运算电路，图中S3、S2、S1、S0为控制输入端。 试列表说明该电路在S3、S2、S1、S0的各种取值组合下F与A、B的逻辑关系。 解： 由图写出F关于变量S3、S2、S1、S0、A、B的函数表达式： A BS S B S B A ABS F+ + ⊕ + = 1 2 3 可以看出，以7与8号之间为分界线，上、下位置对称的函数F互为补函数。 4-19试分析图题4-19所示电路的逻辑功能。列出真值表，写出函数表达式。 图题4-16 F 10 图题4-19 F1 F2 （a） F （b）
数字电子技术基础教材第四章答案
习题4 4－1 分析图P4－1所示的各组合电路，写出输出函数表达式，列出真值表，说明电路的逻辑功能。 解：图（a ）：1F A B =；2F A B =；3F AB = 真值表如下表所示： 其功能为一位比较器。A>B 时，11F =；A=B 时，21F =；A
功能：一位半加器，1F 为本位和，2F 为进位。 图（c ）：1(0,35,6)(124,7)F M m = =∑∏ 2(0,1,2,4)(3,5,6,7)F M m ==∑∏ 真值表如下表所示： 功能：一位全加器，1F 为本位和，2F 为本位向高位的进位。 图（d ）：1F A B =；2F A B =；3F AB = 功能：为一位比较器，AB 时，3F ＝1 4－2 分析图P4－2所示的组合电路，写出输出函数表达式，列出真值表，指出该电路完成的逻辑功能。
解：该电路的输出逻辑函数表达式为： 100101102103F A A x A A x A A x A A x =+++ 因此该电路是一个四选一数据选择器，其真值表如下表所示： 4－3 图P4－3是一个受M 控制的代码转换电路，当M ＝1时，完成4为二进制码至格雷码的转换；当M ＝0时，完成4为格雷码至二进制的转换。试分别写出0Y ,1Y ,2Y ,3Y 的逻辑函数的表达式，并列出真值表，说明该电路的工作原理。
解：该电路的输入为3x 2x 1x 0x ，输出为3Y 2Y 1Y 0Y 。真值表如下：
数字电子技术练习题第4章习题及答案
第4章 习题 一、填空题 1.组合逻辑电路在任一时刻输出信号的稳态值由 决定，与 无关。 2.对于集成组合逻辑电路，主要通过 来掌握其各管脚的逻辑功能，还应判别其 权的排列以达到正确使用。 3.能将特定信息转换成机器识别的 制数码的组合逻辑电路，称为 器；能将机器识别的 制数码转换成人们熟悉的 制或某种特定信息的组合逻辑电路，称为 器；74LS85是常用的集成组合逻辑电路 器。 4.在多数数据选送过程中，能够根据需要将其中任意一路挑选出来的电路，称为 器，也叫做 开关。 5.74LS147是 线- 线8421BCD 码优先编码器；74LS148芯片是 线- 线的集成优先编码器，其使能端=S 时允许编码；当=S 时各输出端及E O 、S G 均封锁，编码被禁止。 6.两片集成译码器74LS138芯片级联可构成一个 线- 线译码器。 7.目前常用的显示器件有 显示器件和 显示器件。其中七段发光二极管内部的两种接法分别是： 和 接法。 8.共阴极接法的LED 数码管应与输出 电平有效的译码器匹配，而共阳LED 数码管应与输出 电平有效的译码器匹配。 9.一个班级有52位学生，现采用二进制编码器对每位学生进行编码，则编码的输出至少需 位二进制数才能满足要求。 10.欲实现一个三变量组合逻辑函数，应选用 电路芯片。 二、判断下列说法的对与错 1.组合逻辑电路的输出只取决于输入信号的现态。 （ ） 2.3线—8线译码器电路是三—八进制译码器。 （ ） 3.已知逻辑功能，求解逻辑表达式的过程称为逻辑电路的设计。 （ ） 4.编码电路的输入量一定是人们熟悉的十进制数。 （ ） 5.74LS138集成芯片可以实现任意变量的逻辑函数。 （ ） 6.组合逻辑电路中的每一个门实际上都是一个存储单元。 （ ） 7.共阴极结构的显示器需要低电平驱动才能显示。 （ ） 8.只有最简的输入、输出关系，才能获得结构最简的逻辑电路。 （ ） 9.半加器与全加器的区别在于半加器无进位输出，而全加器有。 （ ） 10.二进制译码器的每一个输出信号就是输入变量的一个最小项。 （ ）
数字电路与逻辑设计第三版侯建军答案第四章
数字电路与逻辑设计第三版侯建军答案第四章 1.什么是组合逻辑电路? 组合逻辑电路的结构有什么特点? 答：如果一个逻辑电路在任何时刻产生的稳定输出仅取决于该时刻各输入取值的组合，而与过去的输入取值无关，则称该电路为组合逻辑电路。 从电路结构看，组合逻辑电路具有如下两个特点： ①电路由逻辑门电路组成，不包含任何记忆原件。 ②电路中信号是单向传输的，不存在任何反馈回路。 2.组合逻辑电路中的竞争现象是什么原因引起的? 竞争可以分为哪几种类型? 答：组合逻辑电路中的竞争现象可以广义的定义为多个信号到达某一点有时差所引起的现象。 把不产生错误输出的竞争称为非临界竞争，而导致错误输出的竞争称为临界竞争。 3.组合逻辑电路中的险象一般以什么形式出现? 有哪些常用的处理方法? 答：组合电路中的险象是一种瞬态现象, 它表现为在输出端产生不应有的尖脉冲, 暂时地破坏正常逻辑关系。 处理方法有： ①增加冗余项消除险象 ②增加惯性延时环节滤除险象 ③引入选通脉冲避开险象
4.二进制并行加法器按其进位方式的不同可分为哪两种类型? 答：按其进位方式的不同, 可分为串行进位二进制并行加法器和超前进位二进制并行加法器两种类型。 5.二进制并行加法器采用超前进位的目的是什么? 答：简化电路结构，提高加法器的运算速度。 6.二进制译码器的基本功能是什么? 74138 的输出与输入构成何种关系? 答：二进制译码器的基本功能是将 n个输入变量变换成2n个输出函数,且输出函数与输入变量构成的最小项具有对应关系。 74138是一种3输入8输出译码器,其输出为输入变量构成的最小项之非。 7.多路选择器的基本功能是什么? 答：多路选择器（Multiplexer）又称为数据选择器或多路开关, 常用 MUX 表示。它是一种多路输入、单路输出的组合逻辑电路, 其逻辑功能是从多路输人数据中选中一路送至数据输出端, 输出对输入的选择受选择控制变量控制。 8.判断图4.44所示逻辑电路, 请问当输人变量取何值时 3 个电路输出取值相同?
数字电路第四章习题答案
第四章 习题 4.4 由两个与非门构成的基本RS 触发器的输入如图P4.4所示，画出Q 和Q 端的波形。 图 P4.4 4.5 由两个或非门构成的基本RS 触发器的输入波形如图P4.5所示，画出输出Q 和Q 的波形。 图 P4.5 4.6 图P4.6是一个防抖动输出的开关电路。当拨动开关S 时，由于开关触点接通瞬间发生振颤。 D S 和D R 的电压波形如图中所示，试画出Q 、Q 端对应的电压波形。
图P4.6 4.7 在同步RS触发器中，若CP、S、R的电压波形如图P4.7所示。画出Q和Q端的波形。设触发器的初始状态为Q=0。 图 P4.7 4.10 主从型JK触发器输入波形如图P4.10所示，画出输出端Q和Q的波形。设触发器初始状态Q=0。
4.11 主从型JK 触发器组成图P4.11（a ）所示电路，输入波形如图P4.11（b ）所示，画出各触 发器Q 端的波形。 （a ） 解：AB J 1 ，先画出J 的波形，然后画Q.。 4.12 主从型RS 触发器的CP 、S 、R 、D R 各输入的电压波形如图P4.12所示，画出端Q 和Q 端
对应的电压波形。 图 P4.12 4.14 维持阻塞D触发器构成图P4.14所示的电路，输入波形如图P4.14（b）所示。画出各触发器Q段的波形。触发器的初态均为0。 （b） 图 P4.14
4.16 上升沿触发的维持阻塞型D触发器74LS74组成图（a）所示电路，输入波形如图（b）所示，画出Q1和Q2的波形，设Q初态为0。 4.20 画出图P4.20电路在图中所示CP、 R信号作用下Q1、Q2、Q3的输出电压波形，并说明 D Q1、Q2、Q3输出信号的频率与CP信号频率之间的关系。 CP 1/2 1/4 Q Q Q 频率的 、1/8 。 、 和 的频率分别是 、 1 3 2
数字电路与逻辑设计习题4第四章组合逻辑电路
数字电路与逻辑设计习题4第四章组合逻辑电路 第四章组合逻辑电路 一、选择题 1．下列表达式中不存在竞争冒险的有。 A.Y =B +A B B.Y =A B +B C C.Y =A B C +A B D.Y =(A +B )A D 2．若在编码器中有50个编码对象，则要求输出二进制代码位数为位。 A.5 B.6 C.10 D.50 3.一个16选一的数据选择器，其地址输入（选择控制输入）端有个。 A.1 B.2 C.4 D.16 4.下列各函数等式中无冒险现象的函数式有。 A.B A AC C B F ++= B.B A BC C A F ++= C.B A B A BC C A F +++= D.C A B A BC B A AC C B F +++++= E.B A B A AC C B F +++= 5．函数C B AB C A F ++=，当变量的取值为时，将出现冒险现象。 A.B =C =1 B.B =C =0 C.A =1，C =0 D.A =0，B =0 6．四选一数据选择器的数据输出Y 与数据输入X i 和地址码A i 之间
的逻辑表达式为Y = 。 A.3X A A X A A X A A X A A 01201101001+++ B.001X A A C.101X A A D.3X A A 01 7.一个8选一数据选择器的数据输入端有个。 A.1 B.2 C.3 D.4 E.8 8．在下列逻辑电路中，不是组合逻辑电路的有。 A.译码器 B.编码器 C.全加器 D.寄存器 9．八路数据分配器，其地址输入端有个。 A.1 B.2 C.3 D.4 E.8 10．组合逻辑电路消除竞争冒险的方法有。 A. 修改逻辑设计 B.在输出端接入滤波电容 C.后级加缓冲电路 D.屏蔽输入信号的尖峰干扰 11．101键盘的编码器输出位二进制代码。 A.2 B.6 C.7 D.8 12．用三线-八线译码器74L S 138实现原码输出的8路数据分配器，应。 A.A ST =1，B ST =D ，C ST =0 B. A ST =1，B ST =D ，C ST =D C.A ST =1，B ST =0，C ST =D D. A ST =D ，B ST =0，C ST =0 13．以下电路中，加以适当辅助门电路，适于实现单输出组合逻辑电路。
数电第四章参考答案
第四章 组合逻辑电路 作业 参考答案 【题4-1】 分析图示组合逻辑电路，列出真值表，写出输出Y 1、Y 2与输入的逻辑函数式，说明整个电路所实现的逻辑功能（不是单个输出与输入的关系，而是把2个输出与3个输入综合起来看）。 解： 该电路的逻辑功能为全加器，Y 1是和，Y 2是进位。 【题4-2】某汽车驾驶员培训班进行结业考试，有三名评判员，其中A 为主评判员，B 和C 为副评判员。在评判时，按照少数服从多数的原则通过，但主评判员认为合格，方可通过。请填写真值表，写出逻辑表达式，并用一片74LS00（ 内含四个2输入端与非门）或一片74LS02（内含四个2输入端或非门）这2种方法实现此评判规定。 解：设评判员评判合格为“1”，反之为“0”； 考试通过，F 为“1”，反之为“0”。 根据题意，列真值表如下。 据此可得： A B C 12 ABC C B A C B A C B A AC BC AB C B A ABC Y +++=+++++=)()(1AC BC AB Y ++=2AC AB AC AB F =+=C B A C B A F ++=+=)(F B C A F B C A
【题4-3】设计一个“4输入1输出”的组合逻辑电路，实现“五舍六入”的功能：即当输入的四位8421BCD 码不大于5时，输出0；否则输出1。要求： (1) 画出卡诺图、化简逻辑函数； (2) 用1片CD4001（内含四个2输入端或非门）实现该逻辑功能（标出管脚号）。 【题4-4】设计一个代码转换电路，输入为3位二进制代码、输出为3位格雷码（见下表），要求从CD4011、CD4001、CD4030中选用1个最合适的芯片实现逻辑功能。 解： CD AB Y 0 0X X 0X 011001 X X X C A B A C A B A BC A Y +++=++=+=))((F B C A 2 1 3135 46121101 0001 1 1 X A BC 00 0110 1 1 Y A BC 00 1011 1 Z A BC A X =B A B A B A Y ⊕=+=C B C B C B Z ⊕=+=B C A Y Z X
数字电子技术基础(第四版)课后习题答案_第四章
第4章触发器 [题4.1]画出图P4.1所示由与非门组成的根本RS触发器输出端Q、Q的电压波形，输入端S、R的电压波形如图中所示。 图P4.1 [解]见图A4.1 图A4.1 [题4.2]画出图P4.2由或非门组成的根本R-S触发器输出端Q、Q的电压波形，输出入端S D，R D的电压波形如图中所示。 图P4.2 [解]见图A4.2 [题4.3]试分析图P4.3所示电路的逻辑功能，列出真值表写 出逻辑函数式。 图P4.3 [解]：图P4.3所示电路的真值表
S R Q n Q n+1 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 0* 1 1 1 0* 由真值表得逻辑函数式 01=+=+SR Q R S Q n n [题4.4] 图P4.4所示为一个防抖动输出的开关电路。当拨动开关S 时，由于开关触点接触瞬间发生振颤，D S 和D R 的电压波形如图中所示，试画出Q 、Q 端对应的电压波形。 图P4.4 [解] 见图A4.4 图A4.4 [题4.5] 在图P4.5电路中，假设CP 、S 、R 的电压波形如图中所示，试画出Q 和Q 端与之对应的电压波形。假定触发器的初始状态为Q =0。 图P4.5
[解]见图A4.5 图A4.5 [题4.6]假设将同步RS触发器的Q与R、Q与S相连如图P4.6所示，试画出在CP 信号作用下Q和Q端的电压波形。己知CP信号的宽度t w = 4 t Pd 。t Pd为门电路的平均传输延迟时间，假定t Pd≈t PHL≈t PLH，设触发器的初始状态为Q=0。 图P4.6 图A4.6
《数字电子技术》习题答案 第4 章 组合逻辑电路答案
习题四答案 一、填空题： 1、逻辑表达式、真值表、逻辑功能。 2、真值表，写出输出逻辑函数表达式、化简、输出逻辑函数式、逻辑图。 3、半加、半加器。 4、二进制、二—十进制、显示 5、扩展译码器输入端、作逻辑函数发生器。 6、计数器、译码器、显示器 7、气体放电、荧光数字、半导体、液体数字 8、低、小、长、短 9、阴、阳 10、静态、动态 二、选择题： 1、A 2、D 3、A 4、B 5、B 6、B 7、A 8、A 9、B 10、B 11、C 三、计算与思考 1. 2. 3.(a)B A B A F += (b) BC AC F += 4. C B A F ++= 5. B F =1 B F =2 6.(1) B A B A F += 真值表略 (2) AB B A F += 真值表略 7. (1)C B A Y ++= (2) 1=Y 8. (1)ABC Y = (2) BC A C A B A Y ++= 9.真值表 红(A) 黄(B) 绿(C) 故障灯(F) 0 0 0 1 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1
ABC C AB C B A BC A C B A F ++++==AB AC BC C B A +++ =AB AC BC C B A ⋅⋅⋅ 10.A=0，B=1时F 1＝1；A=1，B=0时F 2＝1。 11.真值表 A B C 报警信号F 0 0 0 0 0 0 1 0 0 1 0 1 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 C AB C B A C B A C B A F +++==B A C B + 12.真值表(上为0，下为1，灯亮为1，不亮为0) A B 报警信号F 0 0 1 0 1 0 1 0 0 1 1 1 图略 13. F 3 F 2 F 1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 C B AC F +=时F ＝B ，反之F ＝A 。 15.（1）设函数的自变量与译码器的输入变量之间的相应关系为A ＝A 2，B ＝A 1，C ＝A 0 （2）将各函数化为译码器输入变量的最小项表达式
数字电路第01-04章在线测试答案
数字电路第01-04章在线测试答案 (共14页) --本页仅作为文档封面，使用时请直接删除即可-- --内页可以根据需求调整合适字体及大小--
《数字电路》第01章在线测试 《数字电路》第01章在线测试剩余时间：59:54 答题须知：1、本卷满分20分。 2、答完题后，请一定要单击下面的“交卷”按钮交卷，否则无法记录本试卷的成绩。 3、在交卷之前，不要刷新本网页，否则你的答题结果将会被清空。 第一题、单项选择题（每题1分，5道题共5分） 1、将下面的二进制数转换为等值的十进制数：（01101）2 A、10 B、13 C、15 D、17 2、逻辑函数的基本运算有与、或和 A、与或 B、非 C、同或 D、异或 3、在一个函数中，将其中的与“·”换成或“+”，所有的或“+”换成与“·”；“0”换成“1”，“1”换成“0”；原变量换成反变量，反变量换成原变量。这个规则称为 A、反演规则 B、代入规则 C、摩根规则 D、取消规则 4、逻辑函数式通常指的是把逻辑函数的输入、输出关系写成()等的组合式。 A、异或 B、最大项 C、与、或、非 D、同或 5、将最小项各用一个小方格表示，并按一定规则(几何相邻的也逻辑相邻)排列，这样的图形称为 A、逻辑图 B、最小项 C、最大项 D、卡诺图 第二题、多项选择题（每题2分，5道题共10分） 1、数字逻辑中常用的数制有 A、二进制 B、八进制 C、十进制 D、十六进制 E、五十进制 F、一百进制 2、逻辑函数的基本规则（定理）包括 A、代入规则 B、反演规则 C、最小规则 D、对偶规则 E、最大规则 3、卡诺图具有下面哪些特点 A、每个方格内至少包含两个最小项 B、几何相邻的最小项，逻辑上也相邻 C、几何相邻的情况包括相接(紧挨着) D、是上下、左右均闭合的图形 E、几何相邻的情况包括相对(任一行或任一列的两头) 4、画卡诺图时遵循的原则包括