数字电路实验8 基本RS触发器

1．实验目的

1)使用EWB软件模拟基本RS触发器，本实验选用或非门实现基本RS触发器，完成仿真调

试，电路分析；

2)进一步分析并掌握RS触发器的工作原理；

3)基本RS触发器（又称R-S锁存器）是各种触发电路中结构形式最简单的一种，它又是许多

复杂电路结构触发器的一个组成部分。

2．实验内容

1)利用EWB电子实验室软件多媒体教程，学习如何使用EWB模拟出基本RS触发器；

2)自己使用EWB模拟RS触发器，以此完成元器件的选取，电路连接，仿真调试以及电路分

析；

3)进一步分析RS触发器的功能，分析其工作原理。

3．实验步骤和实验结果

1)选取元器件：地，“V CC”直流电源，开关2个，彩色指示器2个以及或非门两个。

2)根据电子多媒体教程连接电路：

3)仿真调试：

R = 1, S = 1, 触发器两端为低电平R = 1, S = 0, 触发器置1

R = 0, S = 1, 触发器置0

R = 0, S = 0, 触发器保持原状态

4)结果分析：该实验使用的是或非门构造的RS触发器，所以Q___所对应的为R___+___Q___，而Q所对应

为S+Q___，所以由分析可得该模拟电路中RS高电平有效。而该触发器中S为置位端，而R 为复位端或指令端。由上图仿真调试结构可得RS不同的取值下，输出信号的五种不同结果。4．分析与讨论

1)本RS基本触发器电路与书上所给逻辑电路图有所不同，即Q与Q——的位置互相对调，所以在

输出上结果也相应的有所不同，如当R=0，S=0，情况下，触发器Q与Q——端口保持原状态而不是低电平；

3)由真值表可得其特性方程为：Q n+1=R+S—Q n

RS=0

4）基本RS触发器因为电平受直接控制，所以抗干扰能力弱，并且RS间有约束，所以可以采用同步触发器改善电路。

R-S触发器

RS触发器基本RS 触发器: 电路结构把两个与非门G1、G2的输入、输出端交叉连接，即可构成基本RS触发器，其逻辑电路如图7.2.1.(a)所示。它有两个输入端R、S和两个输出端Q、Q。工作原理基本RS触发器的逻辑方程为：根据上述两个式子得到它的四种输入与输出的关系: 1.当R=1、S=0时，则Q=0,Q=1,触发器置1。 2.当R=0、S=1时，则Q=1,Q=0,触发器置0。如上所述，当触发器的两个输入端加入不同逻辑电平时，它的两个输出端Q和Q 有两种互补的稳定状态。一般规定触发器Q端的状态作为触发器的状态。通常称触发器处于某种状态，实际是指它的Q端的状态。Q=1、Q=0时，称触发器处于1态，反之触发器处于0态。S=0,R=1使触发器置1，或称置位。因置位的决定条件是S=0,故称S 端为置1端。R=0,S=1时，使触发器置0，或称复位。同理，称R端为置0端或复位端。若触发器原来为1态，欲使之变为0态，必须令R端的电平由1变0，S端的电平由0变1。这里所加的输入信号（低电平）称为触发信号，由它们导致的转换过程称为翻转。由于这里的触发信号是电平,因此这种触发器称为电平控制触发器。从功能方面看，它只能在S和R的作用下

置0和置1，所以又称为置0置1触发器，或称为置位复位触发器。其逻辑符号如图7.2.1(b)所示。由于置0或置1都是触发信号低电平有效，因此，S端和R 端都画有小圆圈。 3.当R=S=1时，触发器状态保持不变。触发器保持状态时，输入端都加非有效电平（高电平），需要触发翻转时，要求在某一输入端加一负脉冲，例如在S端加负脉冲使触发器置1，该脉冲信号回到高电平后，触发器仍维持1状态不变，相当于把S端某一时刻的电平信号存储起来，这体现了触发器具有记忆功能。 4.当R=S=0时，触发器状态不确定在此条件下，两个与非门的输出端Q和Q全为1，在两个输入信号都同时撤去（回到1）后，由于两个与非门的延迟时间无法确定，触发器的状态不能确定是1还是0,因此称这种情况为不定状态，这种情况应当避免。从另外一个角度来说，正因为R端和S端完成置0、置1都是低电平有效，所以二者不能同时为0。此外,还可以用或非门的输入、输出端交叉连接构成置0、置1触发器,其逻辑图和逻辑符号分别如图7.2.2（a）和7.2.2（b）所示。这种触发器的触发信号是高电平有效，因此在逻辑符号的S端和R端没有小圆圈。功能描述: 状态转移真值表用表格的形式描述触发器在输入信号作用下，触发器的下一个稳定状态（次态）Qn+1与触发器的原稳定状态（现态）Qn和输入信号状态之间的关系。

《数字电路》触发器R-S,D,J-K实验

《数字电路》触发器R-S，D，J-K实验一、实验目的 1、熟悉并掌握R-S、D、J-K触发器的构成，工作原理和功能测试方法。 2、学会正确使用触发器集成芯片。 3、了解不同逻辑功能FF相互转换的方法。二、实验原理 1、R-S触发器的逻辑功能基本R-S触发器的电路如图6-2所示。它的逻辑功能是：（1）当d S=1、d R=0时，Q=0，Q=1，触发器处于“0”状态。（2）当d S=0、d R=1时，Q=1，Q=0，触发器处于“1”状态。（3）当d S=1、d R=1时，触发器保持原状态不变。（4）当d S、d R都为“0”时，触发器两个输出端都是“1”，一旦输入信号同时撤除，即d S和d R同时由“0”变为“1”，触发器将由各种偶然因素确定其最终值，是“1”或是“0”无法确定，即触发器状态不定。 2、维持-阻塞型D触发器的逻辑功能维持-阻塞型D触发器的逻辑符号如图6-3所示。图中d S、d R端为异步置1端，置0端，CP为时钟脉冲端。CP脉冲上升沿触发。D触发器的真值表如表6-1所示。其特征方程为:n+1 n Q= D 3、J—K触发器的逻辑功能 J--K触发器的逻辑符号如图6-4所示。图中d S、d R端为异步置1端，置0端，CP为时钟脉冲端。CP脉冲下降沿触发。 J--K触发器的逻辑功能是：（1）当J=0、K=0时，触发器维持原状态，n+1 n Q= D。（2）当J=0、K=1时，不管触发器的原状态如何，CP作用（下降沿）后，触

发器总是处于“0”状态，n+1 Q=0 。（3）当J=1，K=0时，不管触发器原状态如何，CP作用后，触发器总是处于“1”状态，n+1 Q=1 （4）当J=1，K=1时，不管触发器原状态如何，CP作用后，触发器的状态都要翻转，n+1 n Q= Q。三、实验仪器及材料 1、双踪示波器 2、器件 (1)74LS00 二输入端四与非门 1片 (2)74LS74 双D触发器 1片 (3)74LS112 双J—K触发器 1片四、预习要求 1、预习RS、D、JK触发器的工作原理，逻辑功能。 2、根据工作原理，预先填写表6-2、表6- 3、表6-4。待实验时与实际结果比较。五、实验内容及步骤 1、基本R—S FF功能测试：两个TTL与非门首尾相接构成的基本R-SFF的电路如图6-2所示。图6-2 基本R-S FF电路（1）试按下面的顺序在d S、d R端加信号：

RS触发器

基本触发器的设计预备知识：RS触发器是一种基本的触发器一触发器 1触发器的概念触发器：具有记忆功能的基本逻辑电路，能存储二进制信息（数字信息）。触发器有二个基本特性：（ 1 ）有两个稳态，可分别表示二进制数码 0 和 1 ，无外触发时可维持稳态；触发器的两个稳定状态 ①Q=1，通常将Q端作为触发器的状态。若Q端处于高电平，就说触发器是1状态； ②Q=0，Q端处于低电平，就说触发器是0状态；Q端称为触发器的原端或1端，端称为触发器的非端或0端。（ 2 ）外触发下，两个稳态可相互转换（称翻转），已转换的稳定状态可长期保持下来，这就使得触发器能够记忆二进制信息，常用作二进制存储单元。（3 ）触发器的分类：根据逻辑功能不同：RS触发器、D触发器、JK触发器、T触发器和触发器等。触发方式不同：电平触发器、边沿触发器和主从触发器等。电路结构不同：基本RS触发器，同步触发器、维持阻塞触发器、主从触发器和边沿触发器。二、RS触发器的知识 1 基本RS触发器原理图2-1是由两个“与非”门构成的基本R-S触发器。RD、SD是两个输入端，Q及Qn是两个输出端。图2-1 RS触发器

2 稳定状态正常工作时，触发器的Q和Qn应保持相反，因而触发器具有两个稳定状态： ①Q=1，Qn=0。通常将Q端作为触发器的状态。若Q端处于高电平，就说触发器是1状态； ②Q=0，Qn=1。Q端处于低电平，就说触发器是0状态； Q端称为触发器的原端或1端，Qn端称为触发器的非端或0端。 3 真值表 R-S触发器的逻辑功能，可以用输入、输出之间的逻辑关系构成一个真值表(或叫功能表)来描述。 ①当RD=0，SD=1时，不论触发器的初始状态如何，Qn 为1,由于“与非”门2的输入全是1，Q端应为0。称触发器为状态，R D为置0端 ②当RD =1，SD =0时，不论触发器的初始状态如何，Q 为1,从而使Qn为0。称触发器为1状态，SD置1端。 ③当RD =1，SD =1时，如前所述，Q及Qn 态不变。 4 当RD =0，SD =0时，显然，在此条件下，两个与非门的输出端Q,Qn全为1，若RD、SD同时由0变成1 完全一致的情况下, Q及Qn究竟哪一个为1，哪一个为0是不定的，因此称这种情况为不定状态，在应用时不允许RD和SD同时为0。归纳：由上面的分析我们得出如表2-1的真值表 5 RS触发器逻辑表达式为约束条件该逻辑表达式也称为触发器的特性方程

基本RS触发器

基本RS触发器 RS触发器是构成其它各种功能触发器的基本组成部分，故又称为基本RS 触发器。它是一种直接置位复位的触发器。一、基本RS触发器的组成基本RS触发器主要是由两个与非门交叉耦合构成，如图1所示，右图为逻辑符号。 1. 和是两个输入端，表示置1端（置位端），表示置0端（复位端），S D与R D上有逻辑非符号表示这种触发器必须用低电平加到输入端才能使它翻转，这种情况称为低电平触发。 2. Q和是两个输出端，触发器处于稳定状态时，它们的状态相反。 3. 逻辑符号中的小圆圈表示输入低电平有效。顺便说明的是：用两个或非门按图1连接，也可构成一个基本RS触发器，但输入端必须用高电平触发。图1 两与非门构成的基本RS触发器电路及逻辑符号二、与非门组成的基本RS触发器工作原理根据“与非”门的逻辑关系，只要有一个输入端为低电平，输出就是高电平（即见0得1），只有所有输入端均为高电平时，输出才是低电平（即全1得0）。依据这一逻辑关系分析基本RS触发器的工作原理如下：

假定所加的输入信号为=0、=1； (1) 触发器原来处于0状态假定触发器原来处于0状态（规定Q端的状态为触发器状态），即Q=0，，按照与非门“有低出高”的功能，会使B门输出Q=1（即A门输入a=1），此时A门两输入端均为高电平，按“全高出低”的功能，（即b=0），于是触发器由原来的0状态翻转为1状态，即使撤除输入信号，因b=0，所以触发器仍会保持B门输出Q=1和A门输出，即触发器可稳定地保持1状态不变，这就是触发器具有存储（记忆）功能的原因。 (2) 触发器原来处于1状态假定触发器原来处于1状态（即Q=1，），这时相应的输入端a=1、 b=0，即使输入信号=0、=1，触发器仍会保持1状态不变。 2. =1、=0 假定所加的输入信号为=1、=0； (1) 触发器原来处于0状态假定触发器原来处于0状态（即Q=0，），这时B门翻转输出低电平（即a=0），A门因“有低出高”，即b=1，因a=0，由与非门功能得知：无论输入什么信号都不会改变，Q=0的状态。（2）触发器原来处于1状态假定触发器原来处于1状态（即Q=1，），因交叉相连会使a=1、b=1，当输入信号=1、=0到来后，A门翻转，同时b从0变为1，于是B 门翻转Q=0，触发器从1状态变为0状态。

数字电路实验8 基本RS触发器

1．实验目的 1)使用EWB软件模拟基本RS触发器，本实验选用或非门实现基本RS触发器，完成仿真调试，电路分析； 2)进一步分析并掌握RS触发器的工作原理； 3)基本RS触发器（又称R-S锁存器）是各种触发电路中结构形式最简单的一种，它又是许多复杂电路结构触发器的一个组成部分。 2．实验内容 1)利用EWB电子实验室软件多媒体教程，学习如何使用EWB模拟出基本RS触发器； 2)自己使用EWB模拟RS触发器，以此完成元器件的选取，电路连接，仿真调试以及电路分析； 3)进一步分析RS触发器的功能，分析其工作原理。 3．实验步骤和实验结果 1)选取元器件：地，“V CC”直流电源，开关2个，彩色指示器2个以及或非门两个。 2)根据电子多媒体教程连接电路： 3)仿真调试： R = 1, S = 1, 触发器两端为低电平R = 1, S = 0, 触发器置1

R = 0, S = 1, 触发器置0 R = 0, S = 0, 触发器保持原状态 4)结果分析：该实验使用的是或非门构造的RS触发器，所以Q___所对应的为R___+___Q___，而Q所对应为S+Q___，所以由分析可得该模拟电路中RS高电平有效。而该触发器中S为置位端，而R 为复位端或指令端。由上图仿真调试结构可得RS不同的取值下，输出信号的五种不同结果。4．分析与讨论 1)本RS基本触发器电路与书上所给逻辑电路图有所不同，即Q与Q——的位置互相对调，所以在输出上结果也相应的有所不同，如当R=0，S=0，情况下，触发器Q与Q——端口保持原状态而不是低电平； 2) 3)由真值表可得其特性方程为：Q n+1=R+S—Q n RS=0 4）基本RS触发器因为电平受直接控制，所以抗干扰能力弱，并且RS间有约束，所以可以采用同步触发器改善电路。

触发器实验报告

实验3 触发器及其应用一、实验目的 1、掌握基本RS、JK、D和T触发器的逻辑功能 2、掌握集成触发器的逻辑功能及使用方法 3、熟悉触发器之间相互转换的方法二、实验原理触发器具有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存贮器件，是构成各种时序电路的最基本逻辑单元。 1、基本RS触发器图5－8－1为由两个与非门交叉耦合构成的基本RS触发器，它是无时钟控制低电平直接触发的触发器。基本RS触发器具有置“0”、置“1”和“保持”三种功能。通常称S为置“1”端，因为S＝0（R＝1）时触发器被置“1”；R为置“0”端，因为R＝0（S＝1）时触发器被置“0”，当S＝R＝1时状态保持；S＝R＝0时，触发器状态不定，应避免此种情况发生，表5－8－1为基本RS触发器的功能表。基本RS触发器。也可以用两个“或非门”组成，此时为高电平触发有效。表5－8－1 输入输出 S R Q n+1Q n+1 0 1 1 0 1 0 0 1 1 1 Q n Q n 0 0 φφ 图5—8—1 基本RS触发器 2、JK触发器在输入信号为双端的情况下，JK触发器是功能完善、使用灵活和通用性较强的一种触发器。本实验采用74LS112双JK触发器，是下降边沿触发的边沿触发器。引脚功能及逻辑符号如图5－8－2所示。 JK触发器的状态方程为 Q n+1＝J Q n＋K Q n J和K是数据输入端，是触发器状态更新的依据，若J、K有两个或两个以上输入端时，组

成“与”的关系。Q与Q为两个互补输出端。通常把Q＝0、Q＝1的状态定为触发器“0”状态；而把Q＝1，Q＝0定为“1”状态。图5－8－2 74LS112双JK触发器引脚排列及逻辑符号下降沿触发JK触发器的功能如表5－8－2 表5－8－2 输入输出 R D CP J K Q n+1Q n+1 S D 0 1 ××× 1 0 1 0 ×××0 1 0 0 ×××φφ 1 1 ↓0 0 Q n Q n 1 1 ↓ 1 0 1 0 1 1 ↓0 1 0 1 1 1 ↓ 1 1 Q n Q n 1 1 ↑××Q n Q n 注：×—任意态↓—高到低电平跳变↑—低到高电平跳变 Q n（Q n）—现态Q n+1（Q n+1 ）—次态φ—不定态 JK触发器常被用作缓冲存储器，移位寄存器和计数器。 3、D触发器在输入信号为单端的情况下，D触发器用起来最为方便，其状态方程为 Q n+1＝D n，其输出状态的更新发生在CP脉冲的上升沿，故又称为上升沿触发的边沿触发器，触发器的状态只取决于时钟到来前D端的状态，D触发器的应用很广，可用作数字信号的寄存，移位寄存，分频和波形发生等。有很多种型号可供各种用途的需要而选用。如双 D 74LS74、四D 74LS175、六D 74LS174等。图5－8－3 为双D 74LS74的引脚排列及逻辑符号。功能如表5－8－3。

数电实验报告触发器及其应用(共10篇)

数电实验报告触发器及其应用(共10篇) 1、实验目的：掌握触发器的原理和使用方法，学会利用触发器进行计数、存储等应用。 2、实验原理：触发器是一种多稳态数字电路，具有存储、计数、分频、时序控制等功能。常见的触发器有RS触发器、D触发器、T触发器、JK触发器等。 RS触发器是由两个交叉互连的反相器组成的，它具有两个输入端R(复位)和S(置位)，一个输出端Q。当输入R=1，S=0时，Q=0;当输入R=0，S=1时，Q=1;当R=S=1时，无法确定Q的状态，称为禁态。 JK触发器是将RS触发器的两个输入端合并在一起而成，即J=S，K=R，当J=1，K=0时，Q=1;当J=0，K=1时，Q=0;当J=K=1时，Q反转。JK触发器具有启动、停止、颠倒相位等功能。 D触发器是由单个输入端D、输出端Q和时钟脉冲输入端组成的，当时钟信号上升沿出现时，D触发器的状态发生改变，如果D=1，Q=1;如果D=0，Q=0。 T触发器只有一个输入端T和一个输出端Q，在每个时钟脉冲到来时，T触发器执行 T→Q操作，即若T=1，则Q取反；若T=0，则Q保持不变。触发器可以组成计数器、分频器、存储器、状态机等各种数字电路，被广泛用于计算机、控制系统等领域。 3、实验器材：数码万用表、示波器、逻辑分析仪、CD4013B触发器芯片、几个电阻、电容、开关、信号发生器等。 4、实验内容： 4.1 RS触发器测试利用CD4013B芯片来测试RS触发器的功能，在实验中将RS触发器的输入端分别接入CD4013B芯片的端子，用示波器观察输出端的波形变化，并记录下输入输出关系表格，来验证RS触发器的工作原理。具体实验步骤如下：

rs触发器的逻辑功能

rs触发器的逻辑功能 RS触发器是数字逻辑电路中常用的一种触发器类型。它由两个交叉耦合的非门构成，能够存储一个位状态。RS触发器的逻辑功能包括设置和复位功能。当给定特定输入信号时，RS 触发器可以实现存储和传输数据的功能。 RS触发器的逻辑功能主要由其输入端口和输出端口来确定。一个RS触发器通常有两个输入端口：S（Set）和R（Reset）；以及两个输出端口：Q（输出）和Q'（输出的反相）。下面进行详细描述。当S=0、R=1时，RS触发器保持不变，输出保持最后一次设置的状态。这个状态在上升沿或下降沿时保持不变。当S=1、 R=0时，RS触发器将输出复位为0，清除先前设置的状态。当S=0、R=0时，RS触发器的输出为不确定状态，这种状态应该避免。当S=1、R=1时，RS触发器的输出取决于其先前的状态。这种情况下，RS触发器处于禁止状态，输出将保持不变。如果触发器先前处于设置状态（Q=1），那么输出将保持为1；如果触发器先前处于复位状态（Q=0），那么输出将保持为0。 RS触发器的逻辑功能可以通过逻辑电路来实现，具体如下所示： 1. 设置功能电路：将输入S与非门连接，并将输出连接到触发器的S端口上。

这样，当S=1时，非门的输出为0，触发器的S端口接收到0信号，触发器处于设置状态。 2. 复位功能电路：将输入R与非门连接，并将输出连接到触发器的R端口上。这样，当R=1时，非门的输出为0，触发器的R端口接收到0信号，触发器处于复位状态。 3. 输出电路：将两个非门的输出分别连接到电路的输出端口Q和Q'上。这样，当触发器处于设置状态时，输出Q=1，Q'=0；当触发器处于复位状态时，输出Q=0，Q'=1。通过以上逻辑电路的设计，可以实现RS触发器的逻辑功能。当输入信号满足特定条件时，可以设置或复位触发器，并通过输出端口Q和Q'将状态反映出来。总结来说，RS触发器的逻辑功能包括设置和复位功能。当给定特定输入信号时，RS触发器可以实现存储和传输数据的功能。通过逻辑电路的设计，可以实现RS触发器的逻辑功能，并实现数据的存储和传输。

rs触发器的逻辑表达式

rs触发器的逻辑表达式 RS触发器是数字电路中常用的一种触发器，由两个交叉耦合的反相器组成。它的逻辑表达式可以用以下标题来概括：RS触发器的逻辑表达式及工作原理。 RS触发器的逻辑表达式可以用两个输入信号R和S来表示，其中R 表示复位（Reset）信号，S表示设置（Set）信号。RS触发器的逻辑表达式为： Q(t+1) = R'Q(t) + SQ' 其中，Q(t+1)表示下一个时刻的输出状态，Q(t)表示当前的输出状态，R'表示R的反相信号，S'表示S的反相信号。那么，RS触发器是如何工作的呢？让我们来了解一下RS触发器的基本原理。RS触发器是一种存储器件，可以在时钟脉冲的作用下，根据输入信号的不同状态，改变其输出状态。当输入信号R和S的状态发生变化时，RS触发器会根据逻辑表达式的计算结果，将新的输出状态保存在触发器中。当R和S均为低电平（0）时，RS触发器处于禁止状态，无法改变其输出状态。当输入信号R为高电平（1）时，RS触发器会将输出状态置为低电平（0），即复位状态。当输入信号S为高电平（1）时，RS触发器会将输出状态置为高电平（1），即设置状态。

当输入信号R和S同时为高电平（1）时，RS触发器处于非稳定状态，输出状态无法确定。在实际应用中，我们需要避免这种情况的发生，以确保RS触发器的正常工作。为了更好地理解RS触发器的工作原理，我们可以通过一个具体的例子来说明。假设我们有一个RS触发器，初始状态为复位状态，即输出为低电平（0）。当输入信号R为高电平（1）时，触发器的输出状态将被置为低电平（0），保持复位状态。当输入信号S为高电平（1）时，触发器的输出状态将被置为高电平（1），进入设置状态。当输入信号R和S均为低电平（0）时，触发器的输出状态将保持不变。当输入信号R和S同时为高电平（1）时，触发器的输出状态无法确定，我们需要避免这种情况的发生。通过逻辑表达式的计算，我们可以得到RS触发器的输出状态。根据逻辑表达式，当R为低电平（0），S为高电平（1）时，输出状态为高电平（1）；当R为高电平（1），S为低电平（0）时，输出状态为低电平（0）。 RS触发器在数字电路中有着广泛的应用。它可以用于存储数据、计数器、状态机等。在实际应用中，我们可以通过改变输入信号R和S的状态，来控制RS触发器的输出状态，从而实现各种功能。

基本rs触发器工作原理

基本RS触发器工作原理基本RS触发器工作原理基本RS触发器的电路如图1（a）所示。它是由两个与非门，按正反馈方式闭合而成，也可以用两个或非门按正反馈方式闭合而成。图（b）是基本RS触发器逻辑符号。基本RS触发器也称为闩锁（Latch）触发器。 (a) (b) 图1 基本RS触发器电路图和逻辑符号定义A门的一个输入端为R d端，低电平有效，称为直接置“0”端，或直接复位端（Reset），此时S d端应为高电平；B门的一个输入端为S d端，称为直接置“1”端，或直接置位端（Set），此时R d端应为高电平。我们定义一个与非门的输出端为基本RS触发器的输出端Q ，图中为B门的输出端。另一个与非门的输出端为Q 端，这两个端头的状态应该相反。因基本RS触发器的电路是对称的，定义A门的输出端为Q端，还是定义B门的输出端为Q端都是可以的。一旦Q端确定，R d和S d端就随之确定，再不能任意更改。 2 两个稳态这种电路结构，可以形成两个稳态，即 Q=1，Q=0，Q=0，Q =1 当Q=1时，Q=1和R d=1决定了A门的输出，即Q=0 ，Q=0反馈回来又保证了Q=1 ；当Q=0时，Q=1，Q=1和S d=1决定了B门的输出，即Q=0，Q=0又保证了Q =1 。在没有加入触发信号之前，即R d和S d端都是高电平，电路的状态不会改变。 3 触发翻转电路要改变状态必须加入触发信号，因是与非门构成的基本RS触发器，所以，触发信号是低电平有效。若是由或非门构成的基本RS触发器，触发信号是高电平有效。

R d和S d是一次信号，只能一个一个的加，即它们不能同时为低电平。在R d端加低电平触发信号，R d =0，于是Q =1 ，Q =1和S d=1决定了Q=0 ，触发器置“0”。R d是置“0”的触发器信号。 Q=0以后，反馈回来就可以替代R d=0的作用，R d=0就可以撤消了。所以，R d不需要长时间保留，是一个触发器信号。在S d端加低电平触发信号，S d=0，于是Q=1 ，Q=1和R d=1决定了Q=0 ，触发器置“1”。但Q=0 反馈回来，S d=0才可以撤消，S d是置“1”的触发器信号。如果是由或非门构成的基本RS触发器，触发信号是高电平有效。此时直接置“0”端用符号Rd；直接置“1”端用符号Sd。 4 真值表和特征方程以上过程，可以用真值表来描述，见上表。表中的Q n和Q n表示触发器的现在状态，简称现态；Qn+1和Qn+1表示触发器在触发脉冲作用后输出端的新状态,简称次态。对于新状态Qn+1而言，Qn也称为原状态。上表真值表表中Qn=Qn+1表示新状态等于原状态，即触发器没有翻转，触发器的状态保持不变。必须注意的是，一般书上列出的基本RS触发器的真值表中，当R d =0、S d=0时，Q 的状态为任意态。这是指当R d、S d同时撤消时，Q端状态不定。若当R d=0、S d =0时，Q =1，状态都为“1”，是确定的。但这一状态违背了触发器Q端和Q端状态必须相反的规定，是不正常的工作状态。若R d、S d不同时撤消时，Q端状态是确定的，但若R d、S d同时撤消时，Q端状态是不确定的。由于与非门响应有延迟，且两个门延迟时间不同，这时哪个门先动做了，触发器就保持该状态，这一点一定不要误解。但具体可见例1 。把上表所列逻辑关系写成逻辑函数式，则得到

基本rs触发器的逻辑功能、构成、逻辑状态表、逻辑符号

————————————————————————————————作者：————————————————————————————————日期：

基本rs触发器的逻辑功能、构成、逻辑状态表、逻辑符号将两个与非门的输出端、输入端相互交叉连接，就构成了基本R-S触发器，如下图所示。正常工作时输出端Q和的逻辑状态相反。通常用Q端的状态来表示触发器的状态，当Q=0时称触发器为0态或复位状态，Q=1时称触发器为1态或置位状态。下面分四种情况来讨论触发器的逻辑功能。（1）RD=1，SD=1。设触发器处于0态，即Q=0，=1。根据触发器的逻辑电路图，此时Q=0反馈到门G2的输入端，从而保证了=1；而=1反馈到门G1的输入端，与SD=1共同作用，又保证了Q=0。因此触发器仍保持了原来的0态。设触发器处于1态，即Q=1、=0。=0反馈到门G1的输入端，从而保证了Q=1；而Q=1反馈到门G2的输入端，与RD=1共同作用，又保证了=0。因此触发器仍保持了原来的1态。

可见，无论原状态为0还是为1，当RD和SD均为高电平时，触发器具有保持原状态的功能，也说明触发器具有记忆0或1的功能。正因如此，触发器可以用来存放一位二进制数。（2）RD=0，SD=1。当RD =0时，无论触发器原来的状态如何，都有=1；这时门G1的两输入端都为1，则有Q=0，所以触发器置为0态。触发器置0后，无论RD变为1或仍为0，只要SD保持高电平（SD ＝1），触发器保持0态。也即无论原状态如何，只要SD保持高电平，RD端加负脉冲或低电平，都能使触发器置0，因而RD端称为置0端或复位端。（3）RD=1，SD=0。因SD=0，无论的状态如何，都有Q=1；所以，触发器被置为1态。一旦触发器被置为1态之后，只要保持RD =1不变，即使SD由0跳变为1，触发器仍保持1态。SD端称为置1端或置位端。（4）RD=0，SD=0。无论触发器原来状态如何，只要RD、SD同时为0，都有Q==1，不符合Q和为相反的逻辑状态的要求。一旦RD和SD由低电平同时跳变为高电平，由于门的传输延迟时间不同，使得触发器的状态不确定。因此在使用中应该禁止这种情况的发生。综上所述得到基本R-S触发器的逻辑状态表，如下表所示。

基本RS锁存器和D触发器-器件实验报告

基本RS触发器和D触发器一、实验目的：熟悉几种常见触发器的逻辑功能，准确理解触发器特性描述和正确对其逻辑功能进行测试操作。熟练使用示波器来观看触发器的时序图。二、实验内容： 1．搭接一个基本RS触发器，对其功能进行测试，填写基本RS触发器特性表。 2．对边缘D触发器74 LS74的逻辑功能进行测试，填写D触发器的特性表。 3．用D触发器实现计数功能和分频功能。 4．用4个D触发器设计一个4位的环形计数器。三、实验条件： 1、硬件基础电学实验箱、双踪示波器、电源。 2、元器件：74LS00、74LS74、74LS175。四、实验过程： 1、搭接一个基本RS触发器，对其功能进行测试。 a)实验原理：基本RS触发器是由二个与非门交叉藕合构成的。基本RS触发器具有置"0"、置"1" 和"保持"三种功能。通常称s为置"1"端，因为s=0时触发器被置"1"；R为置"0"端，因为R=0时触发器被置"0"，当s= R=1时状态保持。基本RS触发器也可以用二个"或非门"组成，此时为高电平触发器。 b) 实验电路图： c)RS触发器特性表：

S R Q n Q n+1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 d)实验现象以及结论：现象：当s=0时，r=1，结果置1。当s=1时，r=0，结果置0。当s=1时，r=1，次态与现态相同，即保持。当s=0时，r=0，出现不稳定状态，如果连接Q'n+1,可以看到其与Qn+1的值相同，这个状态是要避免的。结论：用74LS00搭接的基本RS触发器功能正确。 2、对边缘D触发器74 LS74的逻辑功能进行测试。 a)实验内容： i.Clk—>Q的波形（500Khz的时钟信号） ii.D—>Q的波形 iii.Clk—>D的波形（100Khz的时钟信号） b)实验原理：双上升沿D触发器（有预置端和清除端）的逻辑图：

RS触发器工作原理及逻辑功能

RS触发器编辑本段基本RS 电路结构把两个与非门G1、G2的输入、输出端交叉连接，即可构成基本RS触发器，其逻辑电路如图7.2.1.(a)所示。它有两个输入端R、S和两个输出端Q、Q非。工作原理基本RS触发器的逻辑方程为： Q(n+1)=S+R非·Q(n)[1]

约束方程：R·S=0[1] 根据上述两个式子得到它的四种输入与输出的关系: 1.当R端无效(0)，S端有效时(1)，则Q=1,Q非=0,触发器置1。 2.当R端有效(1)、S端无效时(0)，则Q=0,Q非=1,触发器置0。 RS触发器(10张) 如上所述，当触发器的两个输入端加入不同逻辑电平时，它的两个输出端Q和Q 非有两种互补的稳定状态。一般规定触发器Q端的状态作为触发器的状态。通常称触发器处于某种状态，实际是指它的Q端的状态。Q=1、Q非=0时，称触发器处于1态，反之触发器处于0态。S=1,R=0使触发器置1，或称置位。因置位的决定条件是S=1,故称S 端为置1端。R=1,S=0时，使触发器置0，或称复位。同理，称R端为置0端或复位端。若触发器原来为1态，欲使之变为0态，必须令R端的电平由1变0，S端的电平由0变1。这里所加的输入信号（低电平）称为触发信号，由它们导致的转换过程称为翻转。由于这里的触发信号是电平,因此这种触发器称为电平控制触发器。从功能方面看，它只能在S和R的作用下置0和置1，所以又称为置0置1触发器，或称为置位复位触发器。其逻辑符号如图7.2.1(b)所示。由于置0或置1都是触发信号低电平有效，因此，S端和R 端都画有小圆圈。 3.当RS端均有效时，触发器状态保持不变。触发器保持状态时，输入端都加非有效电平（高电平），需要触发翻转时，要求在某一输入端加一负脉冲，例如在S端加负脉冲使触发器置1，该脉冲信号回到高电平后，触发器仍维持1状态不变，相当于把S端某一时刻的电平信号存储起来，这体现了触发器具有记忆功能。 4.当RS端均无效时，触发器状态不确定在此条件下，两个与非门的输出端Q和Q非全为1，在两个输入信号都同时撤去（回到1）后，由于两个与非门的延迟时间无法确定，触发器的状态不能确定是1还是0,因此称这种情况为不定状态，这种情况应当避免。从另外一个角度来说，正因为R端和S端完成置0、置1都是低电平有效，所以二者不能同时为0。此外,还可以用或非门的输入、输出端交叉连接构成置0、置1触发器,其逻辑图和逻辑符号分别如图7.2.2（a）和7.2.2（b）所示。这种触发器的触发信号是高电平有效，因此在逻辑符号的S端和R端没有小圆圈。