微电子器件工艺
《微电子器件工艺》课程设计报告
班级：电子09-2
学号： 0906040206
姓名：高春旭
指导教师：白立春
N阱硅栅结构的CMOS集成电工艺设计
一．基本要求
设计如下电路的工艺流程
(1)设计上图所示电路的生产工艺流程:
(2)每一具体步骤需要画出剖面图;
(3)每一个步骤都要求说明,例如进行掺杂时,是采用扩散还是离子注入,需要
解释原因,又如刻蚀,采用的是干法刻蚀,还是湿法刻蚀,这类问题都须详细说明.
(4)在设计时,要考虑隔离,衬底选择等问题.
(5)要求不少于5页,字迹工整,画图清楚.
二、设计的具体实现
2.1 工艺概述
n阱工艺为了实现与LSI的主流工艺增强型/耗层型(E/D)的完全兼容，n 阱CMOS工艺得到了重视和发展。它采用E/D NMOS的相同的p型衬底材料制备NMOS器件，采用离子注入形成的n阱制备PMOS器件，采用沟道离子注入调整两种沟遭器件的阈值电压。 n阱CMOS工艺与p阱CMOS工艺相比有许多明显的优点。首先是与E/D NMOS工艺完全兼容，因此，可以直接利用已经高度发展的NMOS 工艺技术；其次是制备在轻掺杂衬底上的NMOS的性能得到了最佳化--保持了高的电子迁移率，低的体效应系数，低的n+结的寄生电容，降低了漏结势垒区的电场强度，从而降低了电子碰撞电离所产生的电流等。这个优点对动态CMOS电路，如时钟CMOS电路，多米诺电路等的性能改进尤其明显。
这是因为在这些动态电路中仅采用很少数目的PMOS器件，大多数器件是NMOS 型。另外由于电子迁移率较高，因而n阱的寄生电阻较低；碰撞电离的主要来源—电子碰撞电离所产生的衬底电流，在n阱CMOS中通过较低寄生电阻的衬底流走。而在p阱CMOS中通过p阱较高的横向电阻泄放，故产生的寄生衬底电压在n阱CMOS中比p阱要小。在n阱CMOS中寄生的纵向双极型晶体管是PNP型，其发射极电流增益较低，n阱CMOS结构中产生可控硅锁定效应的几率较p阱为低。由于n阱
CMOS的结构的工艺步骤较p阱CMOS简化，也有利于提高集成密度．例如由于磷在场氧化时，在n阱表面的分凝效应，就可以取消对PMOS的场注入和隔离环。杂质分凝的概念：杂质在固体-液体界面上的分凝作用 ~ 再结晶层中杂质的含量决定于固溶度→ 制造合金结（突变结）；杂质在固体-固体界面上也存在分凝作用 ~ 例如，对Si/SiO2界面：硼的分凝系数约为3/10，磷的分凝系数约为10/1；这就是说，掺硼的Si经过热氧化以后， Si表面的硼浓度将减小，而掺磷的Si 经过热氧化以后， Si表面的磷浓度将增高）。
n阱CMOS基本结构中含有许多性能良好的功能器件，对于实现系统集成及接口电路也非常有利。图A (a)和(b)是p阱和n阱CMOS结构的示意图。 N阱硅栅CMOS IC的剖面图
N离子注入
2.2 现在COMS工艺多采用的双阱工艺制作步骤主要表现为以下几个步骤：
■N阱的形成
外延生长，外延层已经进行了轻的P型掺杂
原氧化生长这一氧化层主要是a)保护表面的外延层免受污染，b)阻止了在注入过程中对硅片过度损伤，c)作为氧化物层屏蔽层，有助于控制流放过程中杂质的注入深度
第一层掩膜，n阱注入
n阱注放（高能）
退火退火后的四个结果：a)裸露的硅片表面生长了一层新的阴挡氧化层，b)高温使得杂质向硅中扩散c)注入引入的损伤得到修复，d)杂质原子与硅原子间的共价键被激活，使得杂质原子成为晶格结构中的一部分。
2.3工艺流程
1.初始氧化
2.光刻1. （1）刻N阱（2）形成N阱（3）沉积
光刻2 （1）刻有源区，场区硼离子注入（2）氧场
光刻3. （1）场氧（2）栅氧化，开启电压调整（3）多晶硅淀积
光刻4. （1）刻NMOS管硅栅，磷离子注入形成NMOS管
光刻5. （1）刻PMOS管硅栅，硼离子注入及推进，形成PMOS管
（2）磷硅玻璃淀积
光刻6. （1）刻孔、磷硅玻璃淀积回流（2）蒸铝
光刻7 （1）刻铝
光刻8 （1）刻钝化孔
N阱硅栅CMOS工艺流程
三、注意事项
1. 有源区和场区是互补的，晶体管做在有源区处，金属和多晶连线多做在场区上。
2. 有源区和P+,N+注入区的关系：有源区即无场氧化层，在这区域中可做N 型和P型各种晶体管，此区一次形成。
3. 至于以后何处是NMOS晶体管，何处是PMOS晶体管，要由P+注入区和N+注入区那次光刻决定。
4. 有源区的图形（与多晶硅交叠处除外）和P+注入区交集处即形成P+有源区， P+注入区比所交有源区要大些。
5. 有源区的图形（与多晶硅交叠处除外）和N+注入区交集处即形成N+有源区， N+注入区比所交有源区要大些。
6. 两层半布线
金属，多晶硅可做连线，所注入的有源区也是导体，可做短连线（方块电阻大）。三层布线之间，多晶硅和注入有源区不能相交布线，因为相交处形成了晶体管，使得注入有源区连线断开。
7. 三层半布线
金属1，金属2 ，多晶硅可做连线，所注入的有源区也是导体，可做短连线（方块电阻大）。四层线之间，多晶硅和注入有源区不能相交布线，因为相交处形成了晶体管，使得注入有源区连线断开。
四、总结与展望
作为一个电子专业的学生，我深深地知道自己所学的专业是一个非常前沿的
专业，它像一股狂潮正在日新月异的发展着。微电子专业主要研究新型电子器件及大规模集成电路的设计、制造，计算机辅助集成电路分析，各种电子器件的基础理论、新型结构、制造工艺和测试技术，以及新型集成器件的开发。微电子学近年来的发展，使计算机能力成倍数地增加，硬件成本大幅度降低，从而极大地推动了工业以及信息产业的发展。还有如激光器的研究应用、传感器的研究等的当代热点研究领域，都是微电子的范畴或者与之紧密相关。微电子技术的发展，是现代工业的基础和信息化工等。所以我知道自己也要努力，风景一片大好，我会尽全力与科技一同进步。
通过本次课程设计，我们掌握了N 阱硅栅CMOS 工艺流程及其基本方法在完成过程中，发现许多知识仍有盲点，从网上查找资料最后也不能完全解答。后来仔细跟同学研究使得问题得到了解答。COMS 的知识很深很难懂，在设计过程中遇到了很多困难。但是作为毕业实际之前的最后一次课程设计，一定要努力做好它，在老师和同学的帮助下，最终课程设计得以完成，在大学的四年里做了很多课程设计，每次课程设计都有很多收获，这次也一样，这是一次非常好提升自己的机会，都能给自己补充很多能量，每次课程设计都是一次小小的成功，同时也很感谢老师和同学们可以帮助我解决一次又一次的疑问，帮助我可以按时、顺利的完成每次的设计课题
五、参考文献
1.《模拟集成电路设计精粹》（美）桑森 著，陈莹梅 译，清华大学出版社.
2.《模拟CMOS 集成电路设计》（美）拉扎维 著，陈贵灿
等译，西安交通大学
出版社.
微电子工艺习题总结(DOC)
1. What is a wafer? What is a substrate? What is a die? 什么是硅片，什么是衬底，什么是芯片 答：硅片是指由单晶硅切成的薄片；芯片也称为管芯（单数和复数芯片或集成电路）；硅圆片通常称为衬底。 2. List the three major trends associated with improvement in microchip fabrication technology, and give a short description of each trend. 列出提高微芯片制造技术相关的三个重要趋势，简要描述每个趋势 答:提高芯片性能:器件做得越小，在芯片上放置得越紧密，芯片的速度就会提高。 提高芯片可靠性：芯片可靠性致力于趋于芯片寿命的功能的能力。为提高器件的可靠性，不间断地分析制造工艺。 降低芯片成本：半导体微芯片的价格一直持续下降。 3. What is the chip critical dimension (CD)? Why is this dimension important? 什么是芯片的关键尺寸，这种尺寸为何重要 答：芯片的关键尺寸（CD）是指硅片上的最小特征尺寸； 因为我们将CD作为定义制造复杂性水平的标准，也就是如果你拥有在硅片某种CD的能力，那你就能加工其他所有特征尺寸，由于这些尺寸更大，因此更容易产生。 4. Describe scaling and its importance in chip design. 描述按比例缩小以及在芯片设计中的重要性 答：按比例缩小：芯片上的器件尺寸相应缩小是按比例进行的 重要性：为了优电学性能，多有尺寸必须同时减小或按比例缩小。 5. What is Moore's law and what does it predict? 什么是摩尔定律，它预测了什么 答：摩尔定律：当价格不变时，集成电路上可容纳的晶体管数，月每隔18个月便会增加1倍，性能也将提升1倍。 预言在一块芯片上的晶体管数大约每隔一年翻一番。 第二章 6. What is the advantage of gallium arsenide over silicon? 砷化镓相对于硅的优点是什么 答：优点：具有比硅更高的电子迁移率；减小寄生电容和信号损耗的特性；集成电路的速度比硅电路更快；材料的电阻率更大。 7. What is the primary disadvantage of gallium arsenide over silicon? 砷化镓相对于硅的主要缺点是什么 答：主要缺点：缺乏天然氧化物；材料的脆性；成本比硅高10倍；有剧毒性在设备，工艺和废物清除设施中特别控制。
微电子工艺学试卷(A卷)及参考答案
华中科技大学2010—2011学年第二学期 电子科学与技术专业《微电子工艺学》试卷（A 卷） 一、判断下列说法的正误，正确的在后面括号中划“√”，错误的在后面括号中划“×”（本大题共12小题，每小题2分，共24分） 1、用来制造MOS 器件最常用的是（100）面的硅片，这是因为（100）面的表面状态更有利于控制MOS 器件开态和关态所要求的阈值电压。（√） 2、在热氧化过程的初始阶段，二氧化硅的生长速率由氧化剂通过二氧化硅层的扩散速率决定，处于线性氧化阶段。（ × ） 3、在一个化学气相淀积工艺中，如果淀积速率是反应速率控制的，则为了显著增大淀积速率，应该增大反应气体流量。（ × ） 4、LPCVD 紧随PECVD 的发展而发展。由660℃降为450℃，采用增强的等离子体，增加淀积能量，即低压和低温。（×） 5、蒸发最大的缺点是不能产生均匀的台阶覆盖，但是可以比较容易的调整淀积合金的组分。（×） 6、化学机械抛光(CMP)带来的一个显著的质量问题是表面微擦痕。小而难以发现的微擦痕导致淀积的金属中存在隐藏区，可能引起同一层金属之间的断路。（√） 7、曝光波长的缩短可以使光刻分辨率线性提高，但同时会使焦深线性减小。如果增大投影物镜的数值孔径，那么在提高光刻分辨率的同时，投影物镜的焦深也会急剧减小，因此在分辨率和焦深之间必须折衷。（ √ ） 8、外延生长过程中杂质的对流扩散效应，特别是高浓度一侧向异侧端的扩散，不仅使界面附近浓 度分布偏离了理想情况下的突变分布而形成缓变，且只有在离界面稍远处才保持理想状态下的均匀分布，使外延层有效厚度变窄。（ × ） 9、在各向同性刻蚀时，薄膜的厚度应该大致大于或等于所要求分辨率的三分之一。如果图形所要求的分辨率远小于薄膜厚度，则必须采用各向异性刻蚀。（ × ） 10、热扩散中的横向扩散通常是纵向结深的75%~85%。先进的MOS 电路不希望发生横向扩散， 因为它会导致沟道长度的减小，影响器件的集成度和性能。（√） 11、离子注入能够重复控制杂质的浓度和深度，因而在几乎所有应用中都优于扩散。（ ×） 12、侧墙用来环绕多晶硅栅，防止更大剂量的源漏注入过于接近沟道以致可能发生源漏穿通。（√） 二、选择填空。 (本大题共8小题，每小题2分，共16分。在每小题给出的四个选项 中，有的只有一个选项正确，有的有多个选项正确，全部选对得2分，选对但不全的得1分，有选错的得0分) 1、微电子器件对加工环境的空气洁净度有着严格的要求。我国洁净室及洁净区空气中悬浮粒子洁净度标准GB50073-2001中，100级的含义是：每立方米空气中大于等于0.1 m 的悬浮粒子的最大允许个数为（ B ） A 、35； B 、100； C 、102； D 、237。 2、采用二氧化硅薄膜作为栅极氧化层，是利用其具有的（ A 、D ） A 、高电阻率； B 、高化学稳定性； C 、低介电常数； D 、高介电强度。 3、如果淀积的膜在台阶上过度地变薄，就容易导致高的膜应力、电短路或者在器件中产生不希望的（A ）。 A. 诱生电荷 B. 鸟嘴效应 C. 陷阱电荷 D. 可移动电荷 4、浸入式光刻技术可以使193 nm 光刻工艺的最小线宽减小到45 nm 以下。它通过采用折射率高的 一、密封线内不准答题。 二、姓名、学号不许涂改，否则试卷无效。 三、考生在答题前应先将姓名、学号、年级和班级填写在指定的方框内。 四、试卷印刷不清楚。可举手向监考教师询问。 注意
微电子器件__刘刚前三章课后答案(DOC)
课后习题答案 1.1 为什么经典物理无法准确描述电子的状态？在量子力学 中又是用什么方法来描述的？ 解：在经典物理中，粒子和波是被区分的。然而，电子和光子是微观粒子，具有波粒二象性。因此，经典物理无法准确描述电子的状态。 在量子力学中，粒子具有波粒二象性，其能量和动量是通过这样一个常数来与物质波的频率ω和波矢k 建立联系的，即 k n c h p h E ====υ ω υ 上述等式的左边描述的是粒子的能量和动量，右边描述的则是粒子波动性的频率ω和波矢k 。 1.2 量子力学中用什么来描述波函数的时空变化规律？ 解：波函数ψ是空间和时间的复函数。与经典物理不同的是，它描述的不是实在的物理量的波动，而是粒子在空间的概率分布，是一种几率波。如果用()t r ,ψ表示粒子的德布洛意波的振幅，以 ()()()t r t r t r ,,,2 ψψψ*=表示波的强度，那么，t 时刻在r 附近的小体 积元z y x ???中检测到粒子的概率正比于()z y x t r ???2,ψ。
1.3 试从能带的角度说明导体、半导体和绝缘体在导电性能上的差异。 解：如图1.3所示，从能带的观点来看，半导体和绝缘体都存在着禁带，绝缘体因其禁带宽度较大(6~7eV)，室温下本征激发的载流子近乎为零，所以绝缘体室温下不 能导电。半导体禁带宽度较小，只有1~2eV ，室温下已经有一定数量的电子从价带激发到导带。所以半导体在室温下就有一定的导电能力。而导体没有禁带，导带与价带重迭在一起，或者存在半满带，因此室温下导体就具有良好的导电能力。 1.4 为什么说本征载流子浓度与温度有关？ 解：本征半导体中所有载流子都来源于价带电子的本征激发。由此产生的载流子称为本征载流子。本征激发过程中电子和空穴是同时出现的，数量相等，i n p n ==00。对于某一确定的半导体材料，其本征载流子浓度为kT E V C i g e N N p n n ==002 式中，N C ，N V 以及Eg 都是随着温度变化的，所以，本征载流子浓度也是随着温度变化的。 1.5 什么是施主杂质能级？什么是受主杂质能级？它们有何异同？
微电子器件基础题13页word文档
“微电子器件”课程复习题 一、填空题 1、若某突变PN 结的P 型区的掺杂浓度为163 A 1.510cm N -=?，则室温下该区的平衡多子浓度p p0与平衡少子浓度n p0分别为（ ）和（ ）。 2、在PN 结的空间电荷区中，P 区一侧带（负）电荷，N 区一侧带（正）电荷。内建电场的方向是从（N ）区指向（P ）区。 3、当采用耗尽近似时，N 型耗尽区中的泊松方程为（ ）。由此方程可以看出，掺杂浓度越高，则内建电场的斜率越（ ）。 4、PN 结的掺杂浓度越高，则势垒区的长度就越（短），内建电场的最大值就越（大），内建电势V bi 就越（大），反向饱和电流I 0就越（小），势垒 电容C T 就越（ ），雪崩击穿电压就越（低）。 5、硅突变结内建电势V bi 可表为（ ），在室温下的典型值为 （0.8）伏特。 6、当对PN 结外加正向电压时，其势垒区宽度会（减小），势垒区的势垒 高度会（降低）。 7、当对PN 结外加反向电压时，其势垒区宽度会（变宽），势垒区的势垒 高度会（增高）。 8、在P 型中性区与耗尽区的边界上，少子浓度n p 与外加电压V 之间的关 系可表示为（ ）。若P 型区的掺杂浓度173A 1.510cm N -=?，外加电压V = 0.52V ，则P 型区与耗尽区边界上的少子浓度n p 为（ ）。 9、当对PN 结外加正向电压时，中性区与耗尽区边界上的少子浓度比该处的平衡少子浓度（高）；当对PN 结外加反向电压时，中性区与耗尽区边界上的少子浓度比该处的平衡少子浓度（低）。 10、PN 结的正向电流由（空穴扩散Jdp ）电流、（电子扩散电流Jdn ）电流和（势垒区复合电流Jr ）电流三部分所组成。 11、PN 结的正向电流很大，是因为正向电流的电荷来源是（多子）；PN 结的反向电流很小，是因为反向电流的电荷来源是（少子）。 12、当对PN 结外加正向电压时，由N 区注入P 区的非平衡电子一边向前扩散，一边（复合）。每经过一个扩散长度的距离，非平衡电子浓度降到原来的（ ）。 13、PN 结扩散电流的表达式为（ ）。这个表达式在正 向电压下可简化为（ ），在反向电压下可简化为（ ）。 14、在PN 结的正向电流中，当电压较低时，以（复合）电流为主；当电 压较高时，以（扩散）电流为主。 15、薄基区二极管是指PN 结的某一个或两个中性区的长度小于（少子扩 散长度）。在薄基区二极管中，少子浓度的分布近似为（线性）。
课程设计微电子器件与工艺课程设计报告
课程设计微电子器件与工艺课程设计报告
目录 1.设计任务及目标 (1) 2.课程设计的基本内容 (1) 2.1 pnp双极型晶体管的设计 (1) 2.2 设计的主要内容 (1) 3.晶体管工艺参数设计 (2) 3.1 晶体管的纵向结构参数设计 (2) 3.1.1 集电区杂质浓度的确定 (2) 3.1.2 基区及发射区杂质浓度 (3) 3.1.3 各区少子迁移率及扩散系数的确定 (3) 3.1.4 各区少子扩散长度的计算 (4) 3.1.5 集电区厚度的选择 (4) 3.1.6 基区宽度的计算 (4) 3.1.7 扩散结深 (6) 3.1.8 表面杂质浓度 (7) 3.2晶体管的横向设计 (8) 3.3工艺参数的计算 (8) 3.3.1 基区磷预扩时间 (8) 3.3.2基区磷再扩散时间计算 (8) 3.3.3 发射区硼预扩时间计算 (9) 3.3.4 发射区硼再扩散时间计算 (9) 3.3.5 基区磷扩散需要的氧化层厚度 (10) 3.3.6 发射区硼扩散需要的氧化层厚度 (11) 3.3.7 氧化时间的计算 (11) 3.3.8设计参数总结 (12) 4晶体管制造工艺流程 (13) 4.1硅片及清洗 (15) 4.2氧化工艺 (16)
4.3光刻工艺 (17) 4.3.1光刻原理 (17) 4.3.2具体工艺流程 (18) 4.3.3硼的扩散 (19) 4.3.4磷的扩散 (20) 5 版图 (20) 6总结 (23) 7参考文献 (23)
微电子器件与工艺课程设计报告 ——pnp 双极型晶体管的设计 1、课程设计目的与任务 《微电子器件与工艺课程设计》是继《微电子器件物理》、《微电子器件工艺》和《半导体物理》理论课之后开出的有关微电子器件和工艺知识的综合应用的课程，使我们系统的掌握半导体器件，集成电路，半导体材料及工艺的有关知识的必不可少的重要环节。 目的是使我们在熟悉晶体管基本理论和制造工艺的基础上，掌握晶体管的设计方法。要求我们根据给定的晶体管电学参数的设计指标，完成晶体管的纵向结构参数设计→晶体管的图形结构设计→材料参数的选取和设计→制定实施工艺方案 晶体管各参数的检测方法等设计过程的训练，为从事微电子器件设计、集成电路设计打下必要的基础。 2、课程设计的基本内容 2.1 pnp 双极型晶体管的设计 设计一个均匀掺杂的pnp 型双极晶体管，使T=300K 时，β=120。V CEO =15V,V CBO =80V.晶体管工作于小注入条件下，最大集电极电流为I C =5mA 。设计时应尽量减小基区宽度调制效应的影响。 2.2 设计的主要内容： （1）了解晶体管设计的一般步骤和设计原则。 （2）根据设计指标选取材料，确定材料参数，如发射区掺杂浓度N E ,，基区掺 杂浓度N B ，集电区掺杂浓度N C ，根据各区的掺杂浓度确定少子的扩散系数，迁移率，扩散长度和寿命等。 （3）根据主要参数的设计指标确定器件的纵向结构参数，如集电区厚度W c ， 基区宽度W b ，发射极宽度W e 和扩散结深X jc ，发射结结深等。 （4）根据结深确定氧化层的厚度，氧化温度和氧化时间；杂质预扩散和再扩散 的扩散温度和扩散时间。 （5）根据设计指标确定器件的图形结构，设计器件的图形尺寸，绘制出基区、 发射区和金属接触孔的光刻版图。
清华大学半导体器件张莉期末考题
发信人: smallsheep (final examination), 信区: Pretest 标题: 微电子器件 发信站: 自由空间 (Mon Jun 20 10:27:10 2005), 站内 填空： 一，已知af，aR，和IES，求Ics=____（互易关系） 二.bjtA和bjtB。一个集电极是N－，一个集电极是N＋ 问： 哪个饱和压降大___， 那个early电压大___ 那个容易电流集边___. 哪个容易穿通电压大_____ 哪个容易击穿BVCBO.____, 三.发射结扩散电容应该包括那几个时间常数的影响 简答： 1.β和ft对Ic的特性有很大的相似之处，比如在小电流段都随Ic的减小而减小，在大电流段都随Ic的增大而减小。请解释原因 2.总结一下NN+结的作用。 大题： 1.对于杂质浓度分布为NAB(x)=NAB(0)exp（－λx/WB)的分布，用moll－rose方法推出基区少子分布和渡越时间。 2.给了WB，WE，和其它一堆参数，求β，a,hef.... 求IB，Ic， 求π模型参数，gm，go，gu.. 3.画图，上升时间t0，t1’，t2’三点处的能带图，和少子分布图 总体来说很简单。好像很多人都很得意，ft！ 发信人: willow (我要我的自由), 信区: Pretest 标题: 半导体器件-张莉 发信站: 自由空间 (Wed Jun 23 21:38:40 2004), 站内 A卷 1。以下那些是由热载流子效应引起的。。。 。。。6个选项，待补充。。。 2。何谓准静态近似 3。为了加快电路开关时间参数应如何选取 。。。参数，电容，fT,beita,待补充 4。CE律的参数变化， Vt,xSiO2,N,结深 按照参数的变化规律下列效应将如何变化 （1）掺杂浓度N引起：...5种效应，待补充。。。//sigh,我把N弄反了，5个空全错
微电子器件 课程基本要求
微电子器件 钟智勇 办公室：<微电子楼>217室 电话：83201440 E mail: zzy@https://www.360docs.net/doc/6a12855571.html, -mail:zzy@uestc edu cn 8:00--10:00 周二晚上8:00 答疑时间：周二晚上 答疑时间：
教材与参考书 1、教材与参考书 教材： 教材 微电子器件（第3版），陈星弼，张庆中，2011年 参考书 参考书： 1.半导体器件基础，B.L.Anderson, R.L.Anderson, 清华大学出版社，2008年 2.半导体器件基础，Robert F. Pierret, 电子工业出版社，2004年 2半导体器件基础Robert F Pierret电子工业出版社 3.集成电路器件电子学（第三版），Richard S. Muller,电子工业出版社， 2004年 4.半导体器件物理与工艺（第二版），施敏，苏州大学出版社，2002年 5.半导体物理与器件（第三版），Donald A. Neamen, 清华大学出版社， 2003年 6. Physics of Semiconductor Devices( 3th Edition), S M Sze, Wiley- Interscience, 2007
2、学时、成绩构成与考核 总学时数：72学时 其中课堂讲授：60学时，实验：12 学时 成绩构成： 70分期中考试：分平时：10分实验：10 期末考试：70 分、期中考试：10分、平时：10 分、实验：10 分考试形式：闭卷考试
3、课程要求 1、网上只公布教材的标准课件与参阅资料，请做好笔记！ 网址：网络学堂：http://222.197.183.243/wlxt/course.aspx?courseid=0311下载密码i 下载密码：micro 2、请带计算器与作业本上课！ 请带计算器与作业本上课！ 3、鼓励学生学习，以下情况加分（最高加分为5分）： 鼓励学生学习以下情况加分（最高加分为 3.1 完成调研作业并在期末做presentation(ppt)者 3.2 在黑板上完成课堂练习者 3.3 指出教材错误及对教学/教材提出建设性意见者
微电子技术前沿复习(带答案的哦)
微电子前沿复习提纲 看一些微电子技术发展的知识 1.请给出下列英文缩写的英文全文，并译出中文： CPLD: Complex Programmable Logic Device复杂可编程逻辑器件 FPGA: Field－Programmable Gate Array 现场可编程门阵列 GAL:generic array logic 通用阵列逻辑 LUT: Look-Up-Table 显示查找表 IP: Intellectual Property 知识产权 SoC: System on Chip 片上系统 2.试述AGC BJT器件实现AGC特性的工作原理; 试说明为什么 AGC BJT的工作频率范围受限? AGC 即自动增益控制（Automatic Gain Control） ? AGC BJT器件实现AGC特性的工作原理：当输入增加时，输出会同时增加，我们 可利用双极型晶体管的大注入效应和大电流下的基区扩展--kirk效应，衰减增益， 使放大系数降低，则达到了稳定输出的目的。 ?工作频率范围受限原因： 1) 、自动增益控制特性与频率特性是相矛盾，实现AGC需要基区展宽，而器件 的工作频率与基区宽度的平方成反比，要实现大范围的自动增益控制，要求 宽基区，使得工作频率范围受限。 2) 、实现AGC要求基区大注入,基区掺杂浓度低时，易于发生大注入效应，而基 区掺杂浓度动愈低，器件高频噪声愈差，使得工作频率范围受限。 3.为什么双栅MOSFET具有良好的超高频(UHF)特性？ 双栅MOSFET结构如图： 1) 、双栅MOS的端口 Gl靠近源极，对应的基区宽度短，加高频信号，称信号栅，可以实现超高频。 G2靠近漏极，对应的基区宽度较宽，有良好的AGC性能，加固定偏置或AGC电压，作增益控制栅。 2) 、它通过第二个栅极G2交流接地, 可在第一个栅极G1和漏极D之间起到有效的 静电屏蔽作用, 从而使得栅极与漏极之间的反馈电容(是Miller电容)大大减小，则 提高了频率。 4.为什么硅栅、耐熔金属栅能实现源漏自对准，而铝栅不行？实现
电子科技大学《微电子器件》课程重点与难点
重点与难点 第1章半导体器件基本方程 一般来说要从原始形式的半导体器件基本方程出发来求解析解是极其困难的，通常需要先对方程在一定的具体条件下采用某些假设来加以简化，然后再来求其近似解。随着半导体器件的尺寸不断缩小，建立新解析模型的工作也越来越困难，一些假设受到了更大的限制并变得更为复杂。简化的原则是既要使计算变得容易，又要能保证达到足够的精确度。如果把计算的容易度与精确度的乘积作为优值的话，那么从某种意义上来说，对半导体器件的分析问题，就是不断地寻找具有更高优值的简化方法。要向学生反复解释，任何方法都是近似的，关键是看其精确程度和难易程度。此外，有些近似方法在某些条件下能够采用，但在另外的条件下就不能采用，这会在后面的内容中具体体现出来。 第2章PN结 第2.1节PN结的平衡状态 本节的重点是PN结空间电荷区的形成、内建电势的推导与计算、耗尽区宽度的推导与计算。 本节的难点是对耗尽近似的理解。要向学生强调多子浓度与少子浓度相差极其巨大，从而有助于理解耗尽近似的概念，即所谓耗尽，是指“耗尽区”中的载流子浓度与平衡多子浓度或掺杂浓度相比可以忽略。
第2.2节PN结的直流电流电压方程 本节的重点是对PN结扩散电流的推导。讲课时应该先作定性介绍，让学生先在大脑中建立起物理图象，然后再作定量的数学推导。当PN结上无外加电压时，多子的扩散趋势正好被高度为qV bi的势垒所阻挡，电流为零。外加正向电压时，降低了的势垒无法阻止载流子的扩散，于是构成了流过PN结的正向电流。正向电流的电荷来源是P区空穴和N区电子，它们都是多子，所以正向电流很大。外加反向电压时，由于势垒增高，多子的扩散变得更困难。应当注意，“势垒增高”是对多子而言的，对各区的少子来说，情况恰好相反，它们遇到了更深的势阱，因此反而更容易被拉到对方区域去，从而构成流过PN结的反向电流。反向电流的电荷来源是少子，所以反向电流很小。 本节的难点是对有外加电压时势垒区两旁载流子的运动方式的理解、以及电子（空穴）电流向空穴（电子）电流的转化。 第2.3节准费米能级与大注入效应 本节的重点是PN结在外加正向电压和反向电压时的能带图、大注入条件及大注入条件下的PN结电流公式。 本节的难点是大注入条件下自建场的形成原因。要向学生说明，大注入自建场的推导与前面进行过的非均匀掺杂内建场的推导在本质上是相同的，都是令多子电流密度方程为零而解出电场，这也是分析微电子器件时的一种常用方法。 第2.4节PN结的击穿 本节的重点是利用雪崩击穿临界电场和通过查曲线来求得雪崩击穿电压的方法，以及PN结的实际结构（高阻区的厚度和结深）对击穿电压的影响，这些都是实际工程中的常见问题。
新人教版四年级语文上册-单元期中期末专项练习-第八组达标检测B卷及答案
第八组达标测试卷 一、基础达标。(共43分) 1．在加点字的正确读音下画“——”。(6分) 潜．入深海(qián qiǎn) 筛．选(shān shāi) 烹． 调(pēng hēng) 例．如(lì liè) 盐碱．(jiǎn xián) 储． 存(cǔ chǔ) 崭．新(zhǎn zhàn) 船舶．(bō bó) 凌． 空(lín líng) 提供．(gōng gòng) 奇迹．(jī jì) 楷模． (mú mó) 2．比一比，再组词。(4分) ?????赖（ ）懒（ ） ?????辐（ ）副（ ） ?????舶（ ）泊（ ） ?????综（ ）棕（ ） 3．正确书写词语。(8分) 4．连一连。(8分) 5．还原下面广告中的成语，找出改动的字画圈，把正确的字写在括
号里。(3分) 服装广告：百衣百顺()蚊香广告：默默无蚊() 磁化杯广告：有杯无患() 摩托车广告：骑乐无穷() 淋浴器广告：湿出有名() 软件广告：无网不胜() 6．用正确的关联词填空。(4分) (1)科学家们提出，鸟类()和恐龙有亲缘关系，()很可能 就是一种小型恐龙的后裔。 (2)()食用，太空归来的这些特殊乘客()有很多用武之地 呢！ (3)电脑根据这些气象资料，为主人提供一个()节能()舒 适的家居环境。 (4)()太空蔬菜走进了千家万户，()我们餐桌上的菜肴更 丰富了。 7．句子训练。(10分) (1)我国科学家在辽宁西部首次发现了保存有羽毛印痕的恐龙化石。 (缩句) ________________________________________________________ (2)靠什么呼风唤雨呢？靠的是现代科学技术。(仿写) ________________________________________________________ (3)满天的星星在夜空中闪烁着光芒。(改为比喻句) ________________________________________________________ (4)我走上阳台。我去看爸爸养的金鱼。(合成一句话)
最新微电子器件基础题
微电子器件基础题
“微电子器件”课程复习题 一、填空题 1、若某突变PN 结的P 型区的掺杂浓度为163A 1.510cm N -=?，则室温下该区的平衡多子浓度p p0与平衡少子浓度n p0分别为（ ）和（ ）。 2、在PN 结的空间电荷区中，P 区一侧带（负）电荷，N 区一侧带（正）电 荷。内建电场的方向是从（N ）区指向（P ）区。 3、当采用耗尽近似时，N 型耗尽区中的泊松方程为（ ）。由此方程可以看出，掺杂浓度越高，则内建电场的斜率越（ ）。 4、PN 结的掺杂浓度越高，则势垒区的长度就越（短），内建电场的最大值就 越（大），内建电势V bi 就越（大），反向饱和电流I 0就越（小），势垒电容C T 就越（ ），雪崩击穿电压就越（低）。 5、硅突变结内建电势V bi 可表为（ ），在室温下的典型值为（0.8）伏 特。 6、当对PN 结外加正向电压时，其势垒区宽度会（减小），势垒区的势垒高度 会（降低）。 7、当对PN 结外加反向电压时，其势垒区宽度会（变宽），势垒区的势垒高度 会（增高）。 8、在P 型中性区与耗尽区的边界上，少子浓度n p 与外加电压V 之间的关系可 表示为（ ）。若P 型区的掺杂浓度173 A 1.510cm N -=?，外加电压V = 0.52V ，则P 型区与耗尽区边界上的少子浓度n p 为（ ）。 9、当对PN 结外加正向电压时，中性区与耗尽区边界上的少子浓度比该处的平 衡少子浓度（高）；当对PN 结外加反向电压时，中性区与耗尽区边界上的少子浓度比该处的平衡少子浓度（低）。 10、PN 结的正向电流由（空穴扩散Jdp ）电流、（电子扩散电流Jdn ）电流和 （势垒区复合电流Jr ）电流三部分所组成。 11、PN 结的正向电流很大，是因为正向电流的电荷来源是（多子）；PN 结的 反向电流很小，是因为反向电流的电荷来源是（少子）。 12、当对PN 结外加正向电压时，由N 区注入P 区的非平衡电子一边向前扩散，一边（复合）。每经过一个扩散长度的距离，非平衡电子浓度降到原来的（ ）。 13、PN 结扩散电流的表达式为（ ）。这个表达式在正向电压下可简 化为（ ），在反向电压下可简化为（ ）。 14、在PN 结的正向电流中，当电压较低时，以（复合）电流为主；当电压较 高时，以（扩散）电流为主。 15、薄基区二极管是指PN 结的某一个或两个中性区的长度小于（少子扩散长 度）。在薄基区二极管中，少子浓度的分布近似为（线性）。 16、小注入条件是指注入某区边界附近的（非平衡少子）浓度远小于该区的 （平衡多子）浓度，因此该区总的多子浓度中的（非平衡）多子浓度可以忽略。 17、大注入条件是指注入某区边界附近的（非平衡少子）浓度远大于该区的 （平衡多子）浓度，因此该区总的多子浓度中的（平衡）多子浓度可以忽略。
2012级微电子工艺学试卷(A卷)参考答案
华中科技大学光学与电子信息学院考试试卷(A卷) 2014～2015学年度第一学期 课程名称：微电子工艺学考试年级：2012级 考试时间：2015 年1 月28 日考试方式：开卷 学生姓名学号专业班级 一、判断下列说法的正误，正确的在后面括号中划“√”，错误的在后面括号中划“×”(本大题共10小题，每小题2分，共20分) 1、随着器件特征尺寸不断缩小、电路性能不断完善、集成度不断提高，互连线所占面积已成为决定芯片面积的主要因素，互连线导致的延迟已可与器件门延迟相比较，单层金属互连逐渐被多层金属互连取代。(√) 2、采用区熔法进行硅单晶生长时，利用分凝现象将物料局部熔化形成狭窄的熔区，并令其沿锭长从一端缓慢地移动到另一端，重复多次使杂质被集中在尾部或头部，使中部材料被提纯。区熔法一次提纯的效果比直拉法好，可以制备更高纯度的单晶。(×) 3、缺陷的存在对微电子器件利弊各半：在有源区不希望有二维和三维缺陷，而在非有源区的缺陷能够吸引杂质聚集，使邻近有源区内杂质减少，是有好处的。(√) 4、光刻胶的灵敏度是指完成曝光所需最小曝光剂量(mJ/cm2)，由曝光效率决定(通常负胶比正胶有更高曝光效率) 。灵敏度大的光刻胶曝光时间较短，但曝光效果较差。(×) 5、无论对于PMOS还是NMOS器件，要得到良好受控的阈值电压，需要控制氧化层厚度、沟道掺杂浓度、金属半导体功函数以及氧化层电荷。(√) 6、半导体掺杂中掺入的杂质必须是电活性的，能提供所需的载流子，使许多微结构和器件得以实现。掺杂的最高极限由杂质固溶度决定，最低极限由硅晶格生长的杂质决定。(√) 7、离子注入过程是一个平衡过程，带有一定能量的入射离子在靶材内同靶原子核及其核外电子碰撞，逐步损失能量，最后停下来。(×) 8、溅射仅是离子对物体表面轰击时可能发生的四种物理过程之一，其中每种物理过程发生的几率取决于入射离子的剂量。(√) 9、等离子体刻蚀的优点是刻蚀速率较高、刻蚀选择性较好和刻蚀损伤较低，缺点是存在各向异性倾向。 (×) 10、MOS器件中的轻掺杂漏(LDD，Lightly Doped Drain)结构提供了一个从沟道到重掺杂源漏区的过渡，从而降低漏端电场，消除热载流子效应。同时，通过减小源漏结面向沟道区的结面积，抑制短沟效应。 (√) 二、选择填空。(本大题共10小题，每小题2分，共20分。在每小题给出的四个选项中，只一个选项正确。) 1、重离子每次碰撞传输给靶的能量较大，散射角小，获得大能量的位移原子还可使许多原子移位。注入离子的能量损失以核碰撞为主。同时，射程较短，在小体积内有较大损伤。重离子注入所造成的损伤( B) 。 A. 区域大，密度大 B. 区域小，密度大 C. 区域小，密度小 D. 区域大，密度小 2、Ⅲ、Ⅴ族元素在硅中的扩散运动是建立在杂质与空位相互作用的基础上的，掺入的施主或受主杂质诱导出了大量荷电态空位，从而(A) 。
微电子器件工艺
《微电子器件工艺》课程设计报告 班级：电子09-2 学号： 0906040206 姓名：高春旭 指导教师：白立春
N阱硅栅结构的CMOS集成电工艺设计 一．基本要求 设计如下电路的工艺流程 (1)设计上图所示电路的生产工艺流程: (2)每一具体步骤需要画出剖面图; (3)每一个步骤都要求说明,例如进行掺杂时,是采用扩散还是离子注入,需要 解释原因,又如刻蚀,采用的是干法刻蚀,还是湿法刻蚀,这类问题都须详细说明. (4)在设计时,要考虑隔离,衬底选择等问题. (5)要求不少于5页,字迹工整,画图清楚. 二、设计的具体实现 2.1 工艺概述 n阱工艺为了实现与LSI的主流工艺增强型/耗层型(E/D)的完全兼容，n 阱CMOS工艺得到了重视和发展。它采用E/D NMOS的相同的p型衬底材料制备NMOS器件，采用离子注入形成的n阱制备PMOS器件，采用沟道离子注入调整两种沟遭器件的阈值电压。 n阱CMOS工艺与p阱CMOS工艺相比有许多明显的优点。首先是与E/D NMOS工艺完全兼容，因此，可以直接利用已经高度发展的NMOS 工艺技术；其次是制备在轻掺杂衬底上的NMOS的性能得到了最佳化--保持了高的电子迁移率，低的体效应系数，低的n+结的寄生电容，降低了漏结势垒区的电场强度，从而降低了电子碰撞电离所产生的电流等。这个优点对动态CMOS电路，如时钟CMOS电路，多米诺电路等的性能改进尤其明显。
这是因为在这些动态电路中仅采用很少数目的PMOS器件，大多数器件是NMOS 型。另外由于电子迁移率较高，因而n阱的寄生电阻较低；碰撞电离的主要来源—电子碰撞电离所产生的衬底电流，在n阱CMOS中通过较低寄生电阻的衬底流走。而在p阱CMOS中通过p阱较高的横向电阻泄放，故产生的寄生衬底电压在n阱CMOS中比p阱要小。在n阱CMOS中寄生的纵向双极型晶体管是PNP型，其发射极电流增益较低，n阱CMOS结构中产生可控硅锁定效应的几率较p阱为低。由于n阱 CMOS的结构的工艺步骤较p阱CMOS简化，也有利于提高集成密度．例如由于磷在场氧化时，在n阱表面的分凝效应，就可以取消对PMOS的场注入和隔离环。杂质分凝的概念：杂质在固体-液体界面上的分凝作用 ~ 再结晶层中杂质的含量决定于固溶度→ 制造合金结（突变结）；杂质在固体-固体界面上也存在分凝作用 ~ 例如，对Si/SiO2界面：硼的分凝系数约为3/10，磷的分凝系数约为10/1；这就是说，掺硼的Si经过热氧化以后， Si表面的硼浓度将减小，而掺磷的Si 经过热氧化以后， Si表面的磷浓度将增高）。 n阱CMOS基本结构中含有许多性能良好的功能器件，对于实现系统集成及接口电路也非常有利。图A (a)和(b)是p阱和n阱CMOS结构的示意图。 N阱硅栅CMOS IC的剖面图 N离子注入 2.2 现在COMS工艺多采用的双阱工艺制作步骤主要表现为以下几个步骤：
微电子前沿复习(带答案)
微电子技术前沿复习提纲 1.请给出下列英文缩写的英文全文，并译出中文： CPLD: Complex Programmable Logic Device复杂可编程逻辑器件 FPGA: Field－Programmable Gate Array 现场可编程门阵列 GAL:generic array logic 通用阵列逻辑 LUT: Look-Up-Table 显示查找表 IP: Intellectual Property 知识产权 SoC: System on Chip 片上系统 2.试述AGC BJT器件实现AGC特性的工作原理; 试说明为什么 AGC BJT的工作频率范围受限? AGC 即自动增益控制（Automatic Gain Control） ? AGC BJT器件实现AGC特性的工作原理：当输入增加时，输出会同时增加，我们 可利用双极型晶体管的大注入效应和大电流下的基区扩展--kirk效应，衰减增益， 使放大系数降低，则达到了稳定输出的目的。 ?工作频率范围受限原因： 1) 、自动增益控制特性与频率特性是相矛盾，实现AGC需要基区展宽，而器件 的工作频率与基区宽度的平方成反比，要实现大范围的自动增益控制，要求 宽基区，使得工作频率范围受限。 2) 、实现AGC要求基区大注入,基区掺杂浓度低时，易于发生大注入效应，而基 区掺杂浓度动愈低，器件高频噪声愈差，使得工作频率范围受限。 3.为什么双栅MOSFET具有良好的超高频(UHF)特性？ 双栅MOSFET结构如图： 1) 、双栅MOS的端口 Gl靠近源极，对应的基区宽度短，加高频信号，称信号栅，可以实现超高频。 G2靠近漏极，对应的基区宽度较宽，有良好的AGC性能，加固定偏置或AGC电压，作增益控制栅。 2) 、它通过第二个栅极G2交流接地, 可在第一个栅极G1和漏极D之间起到有效的 静电屏蔽作用, 从而使得栅极与漏极之间的反馈电容(是Miller电容)大大减小，则 提高了频率。 4.为什么硅栅、耐熔金属栅能实现源漏自对准，而铝栅不行？实现 源漏自对准的目的是什么？
微电子加工工艺总结
1、分立器件和集成电路的区别 分立元件：每个芯片只含有一个器件；集成电路：每个芯片含有多个元件。 2、平面工艺的特点 平面工艺是由Hoerni于1960年提出的。在这项技术中，整个半导体表面先形成一层氧化层，再借助平板印刷技术，通过刻蚀去除部分氧化层，从而形成一个窗口。 P-N结形成的方法： ①合金结方法 A、接触加热：将一个p型小球放在一个n型半导体上，加热到小球熔融。 B、冷却：p型小球以合金的形式掺入半导体底片，冷却后，小球下面形成一个再分布结晶区，这样就得到了一个 pn结。 合金结的缺点：不能准确控制pn结的位置。 ②生长结方法 半导体单晶是由掺有某种杂质（例如P型）的半导体熔液中生长出来的。 生长结的缺点：不适宜大批量生产。 扩散结的形成方式 与合金结相似点： 表面表露在高浓度相反类型的杂质源之中 与合金结区别点： 不发生相变，杂质靠固态扩散进入半导体晶体内部 扩散结的优点 扩散结结深能够精确控制。 平面工艺制作二极管的基本流程： 衬底制备——氧化——一次光刻（刻扩散窗口）——硼预沉积——硼再沉积——二次光刻（刻引线孔）——蒸铝——三次光刻（反刻铝电极）——P-N结特性测试 3、微电子工艺的特点
高技术含量设备先进、技术先进。 高精度光刻图形的最小线条尺寸在亚微米量级，制备的介质薄膜厚度也在纳米量级，而精度更在上述尺度之上。超纯指工艺材料方面，如衬底材料Si、Ge单晶纯度达11个9。 超净环境、操作者、工艺三个方面的超净，如 VLSI在100级超净室10级超净台中制作。 大批量、低成本图形转移技术使之得以实现。 高温多数关键工艺是在高温下实现，如：热氧化、扩散、退火。 4、芯片制造的四个阶段 固态器件的制造分为4个大的阶段（粗线条）： ①材料制备 ②晶体生长/晶圆准备 ③晶圆制造、芯片生成 ④封装 晶圆制备： （1）获取多晶 （2）晶体生长----制备出单晶，包含可以掺杂（元素掺杂和母金掺杂） （3）硅片制备----制备出空白硅片 硅片制备工艺流程（从晶棒到空白硅片）： 晶体准备（直径滚磨、晶体定向、导电类型检查和电阻率检查）→ 切片→研磨→化学机械抛光（CMP）→背处理→双面抛光→边缘倒角→抛光→检验→氧化或外延工艺→打包封装 芯片制造的基础工艺 增层——光刻——掺杂——热处理 5、high-k技术
微电子器件课程复习题
1、若某突变PN 结的P 型区的掺杂浓度为163A 1.510cm N -=?，则室温下该区的平衡多子浓度p p0与平 衡少子浓度n p0分别为（316105.1-?=cm N A ）和（314105.1-?=cm N A ）。 2、在PN 结的空间电荷区中，P 区一侧带（负）电荷，N 区一侧带（正）电荷。建电场的方向是从（N ） 区指向（P ）区。[发生漂移运动，空穴向P 区，电子向N 区] 3、当采用耗尽近似时，N 型耗尽区中的泊松方程为（D S E u q dx d ε=→ ）。由此方程可以看出，掺杂浓度越高，则建电场的斜率越（大）。 4、PN 结的掺杂浓度越高，则势垒区的长度就越（小），建电场的最大值就越（大），建电势V bi 就越 （大），反向饱和电流I 0就越（小）[P20]，势垒电容C T 就越（ 大 ），雪崩击穿电压就越（小）。 5、硅突变结建电势V bi 可表为（2ln i D A bi n N N q KT v =）P9，在室温下的典型值为（0.8）伏特。 6、当对PN 结外加正向电压时，其势垒区宽度会（减小），势垒区的势垒高度会（降低）。 7、当对PN 结外加反向电压时，其势垒区宽度会（增大），势垒区的势垒高度会（提高）。 8、在P 型中性区与耗尽区的边界上，少子浓度n p 与外加电压V 之间的关系可表示为（)exp()(0KT qv p p p n x n =-）P18。若P 型区的掺杂浓度173A 1.510cm N -=?，外加电压V = 0.52V ，则P 型区与耗尽区边界上的少子浓度n p 为（3251035.7-?cm ）。 9、当对PN 结外加正向电压时，中性区与耗尽区边界上的少子浓度比该处的平衡少子浓度（大）；当对 PN 结外加反向电压时，中性区与耗尽区边界上的少子浓度比该处的平衡少子浓度（小）。 10、PN 结的正向电流由（空穴扩散）电流、（电子扩散）电流和（势垒区复合）电流三部分所组成。 11、PN 结的正向电流很大，是因为正向电流的电荷来源是（多子）；PN 结的反向电流很小，是因为反 向电流的电荷来源是（少子）。 12、当对PN 结外加正向电压时，由N 区注入P 区的非平衡电子一边向前扩散，一边（复合）。每经过一个扩散长度的距离，非平衡电子浓度降到原来的（e 分之一）。 13、PN 结扩散电流的表达式为（]1)[exp(0-=+=KT qv dn dp d I J J J ）。这个表达式在正向电压下可简化为（)exp(0KT qv d J J =），在反向电压下可简化为（J J d -=）。 14、在PN 结的正向电流中，当电压较低时，以（势垒区复合）电流为主；当电压较高时，以（扩散） 电流为主。 15、薄基区二极管是指PN 结的某一个或两个中性区的长度小于（该区的少子扩散长度）。在薄基区二 极管中，少子浓度的分布近似为（线性分布）。 16、小注入条件是指注入某区边界附近的（非平衡少子）浓度远小于该区的（平衡多子）浓度，因此该 区总的多子浓度中的（非平衡）多子浓度可以忽略。 17、大注入条件是指注入某区边界附近的（非平衡少子）浓度远大于该区的（平衡多子）浓度，因此该 区总的多子浓度中的（平衡）多子浓度可以忽略。 18、势垒电容反映的是PN 结的（微分）电荷随外加电压的变化率。PN 结的掺杂浓度越高，则势垒电容 就越（ 大 ）；外加反向电压越高，则势垒电容就越（ 小 ）。P44 19、扩散电容反映的是PN 结的（非平衡载流子）电荷随外加电压的变化率。正向电流越大，则扩散电容
微电子工艺技术
课程简介 课程号：11194050 课程名称：微电子工艺技术英文名称：Microelectronics Technology 周学时：3.0-0.0学分：3 预修要求：微电子学、固体物理与半导体物理、集成电路 内容简介： 了解集成电路制造工艺技术是从事集成电路设计、制造和研究人员所必须的。为此所开设的微电子工艺技术课程，是微电子技术专业的一门必修课。通过本课程的学习，使学生对半导体器件和半导体集成电路的制造工艺及原理、工艺设备及工艺流程有一个较为完整和系统的概念，並具有一定的工艺分析和设计以及解决工艺问题和提高产品质量的能力。是一门与实际联系紧密的课程。 主要内容包括：微电子加工工艺环境及衬底制备技术；扩散和离子注入两种搀杂技术的原理、杂质分布的数学描述和具体工艺条件的选取和计算；外延和氧化、PVD等薄膜生长技术的原理、工艺过程和影响质量的诸因素；光刻和刻蚀微细图形转移技术；集成电路工艺整合等问题。 选用教材或参考书： 教材：《ULSI Technology》，C.Y.Chang，Publisher: McGraw-Hill Science/Engineering/Math;ASIN: 0070630623 ;January 12, 1996，Editions: 2nd 主要参考书： 1. 《Introduction to Microelectronic Fabrication》(2nd Edition) ，Richard C. Jaeger，Prentice Hall，October 17, 2001，ISBN: 020******* 2. 《Silicon VLSI Technology:Fundemantals, Practice, and Modeling》Peter B.Griffin Publisher: Prentice Hall; ISBN: 0130850373 ; 1 edition (July 14, 2000)