微系统三维（3D）封装技术
微系统三维（3D）封装技术
杨建生
【摘要】文章论述塑料三维（3D）结构微系统封装技术相关问题，描述了把微电机硅膜泵与3D塑料密封垂直多芯片模块封装（MCM-V）相结合的微系统集成化。采用有限元技术分析封装结构中的封装应力，根据有限元设计研究结果，改变芯片载体结构，降低其发生裂纹的危险。计划采用板上芯片和塑料无引线芯片载体的替代低应力和低成本的3D封装技术方案。%Issues associated with the packaging of microsystems in plastic and three-dimensional （3D） body styles are discussed. The integration of a microsystem incorporating a micromachined silicon membrane pump into a 3D plastic encapsulated vertical multichip module package （MCM-V） is described. Finite element techniques are used to analyze the encapsulation stress in the structure of the package. Cracks develop in the chip carrier due to thermornechanical stress. Based on the results of a finite element design study, the structures of the chip carriers are modified to reduce their risk of cracking. Alternative low stress 3D packaging methodologies based on chip on board and plastic leadless chip carriers are discussed.
【期刊名称】《电子与封装》
【年(卷),期】2011(011)010
【总页数】6页(P1-6)
【关键词】有限元;微系统;封装技术;塑料无引线芯片载体;热机械应力;三维
【作者】杨建生
【作者单位】天水华天科技股份有限公司,甘肃天水741000
【正文语种】中文
【中图分类】TN305.94
1 引言
微系统是一种微型化的材料诸如硅、金属和塑料的阵列。与标准的集成电路器件不同，它包含动态元器件诸如泵或膜，这些元件主要是应付与外部环境有关的形变。需要对微系统进行封装，使其在最极端环境中具有可靠性。
如同集成电路封装一样，微系统封装的主要作用之一就是为微系统提供结构稳定性。成功的封装设计要求对封装材料问题、器件性能及其可靠性方面的知识细节的理解。对低成本、高容积的微系统器件产品而言，实际中已使用标准的IC封装设备、工
艺和材料诸如划片、粘片、压焊、塑封、打印及切筋成形等。
残余应力和杂散力是传感器封装中不稳定性和参数漂移的主要原因，应力常常随着温度改变，因此设计的传感器要考虑到在热改变环境中运作的状况。对压力传感器应有对压力响应的温度依赖性。
设计的微传感器应具有在液态或高湿度环境中的功能，湿度渗透的结果会导致频繁的失效。当选择湿度保护密封剂时，密封剂的粘附性与渗透性一样重要。材料接口间粘附性的损失导致内部应力状况的改变。这会产生塑料裂纹，以及在材料接口上方剥离快速蔓延。剥离为湿度进入提供了简单通道。
微系统封装与IC封装之间的根本差异之一在于微系统通常与其所处环境之间相互
影响。这与IC封装不惜一切代价把湿气排除在外的目的相冲突。微系统额外的约
束就是其必须保护其内部材料和使其免受环境影响，以免发生不理想的反应或环境的污染。这对应用于生物医学、药品食品处理行业的传感器是特别重要的。
三维（3D）封装潜在地考虑微型化及获得高集成化的条件，文中给出了3D IC封
装的关键背景，这构成了详细的3D微系统封装技术，特别是探讨了三个不同叠层结构应用于把微电机膜泵与传感器芯片结合的微系统的研发，作为流体分析系统的一部分，陈述的重点在于封装本身的可靠性问题。
2 3D封装技术样品
目前，传统封装技术诸如塑料方形扁平封装（PQFP）和薄型方形扁平封装（TQFP）没有效益空间，传统封装技术（单芯片封装）容量有效，空间无效（芯片容积与封装容积的比率小于1%），由于高IC到IC元器件线路长度降低了这些封装的性能。对更高管脚数的需要将应变置于传统封装之中，电信号再分布和机械稳定性或保护，是批量和空间的最大消耗者。然而，随着球栅阵列封装（BGA）
和芯片规模封装（CSP）的研发，封装技术将变得更有效，封装面积仅仅大于芯片面积。
二维（2D）封装技术不适合于在航空航天应用中要求高密度的高级封装技术，为
了克服此限制，采用MCM技术（多芯片模块）或遵循一些3D封装技术的计划是必需的。在3D封装中叠层程序必须在垂直方向上分隔和调整芯片。存在很多不同的叠层形式：其一，嵌入式方法，通常把较小的芯片压焊到一起渐进地叠层；其二，折叠技术法，把单个芯片安装到柔性基板上并折叠到3D形体中。折叠技术法适用于微系统封装，因为折叠技术法潜在地考虑到在单个单元中把电子和机械元器件集成化和组合化。
3D叠层技术已获得航天应用的有效的高密度，该技术把芯片安装在FR4基板上，叠层并随后密封。图1示出了此3D垂直多芯片模块（MCM-D）封装技术得到
64GB/I的存储密度。模块用塑料密封质量低，为航天应用的理想产品。MCM-V
结构的功能性和可靠性已得到充分证明，应用于质量存储器。
图1 三维MCM-V叠层存储器模块
3 三维微系统封装技术
研讨与不同的技术诸如微电子学、光学、化学传感器、压力传感器集成化有关的微系统集成，主要包括基于各种材料的硅融入3D微系统之中。一些应用，例如环境监测系统的操作就是热方面激活微电机硅膜泵，设计通过泵的运动提供流体给化学传感器分析。整个微系统包含完全集成于单个塑料密封的3D MCM-V信号处理和电源模块。为了确保器件有效工作，微系统封装的塑料密封器件是关键，潜在考虑其广泛应用于IC封装行业的低成本的标准制造工艺。虽然塑料密封通常与高容积封装有关，但是并非所有的系统都需要高容积封装。微泵结构如图2所示，它包括产生热的微电机硅膜，背部压力通过驱动器提供，使膜发生扭曲，如图中虚线部分所示。驱动器由置于包含三个阀门的铝基板上的金属电阻器构成，中间阀门的功能是保持微泵腔内部内外压力的平衡，其余阀门控制流体的流入和流出。膜的变形造成通过一个方向流出阀排出流体，通过重复使膜变形和阀门的打开和关闭，流体与进行化学分析的化学传感器芯片接触，对微泵的热驱动模拟和阀门的动态特性进行描述。在化学传感器模块的下方叠层安置功率和信号处理模块。
图2 热驱动泵模块结构图
3.1 微泵模块装配
微泵模块主要由两个主要元件构成，第一个元件为图2所示的通过有三个阀门的氧化铝基板的驱动器，第二个元件为包含用于阀门的一层薄膜和两个“孔”的大容量微电机硅基板。制造的膜的不同尺寸为4cm×4cm、3cm×3cm、2cm×2cm，厚度40μm。通过刻蚀基于KOH溶液切割硅晶圆片使扣上膜的风险最小化，微泵模块由芯片载体支持，硅及FR4是适用的载体材料，选择大容量微电机硅作为主要的载体材料，由于较低的TCE与芯片匹配，因此刻蚀“腔”及硅外部的微泵密
封元件是可能的。
制造如图3所示的两种不同的硅载体基板，上层基板包含微泵测量腔，下层基板
为设计承载多个传感器、功率、信号处理芯片和其他集成电路的标准基板。两个基板的外形尺寸为48cm×1.8cm，有允许基板模块垂直叠层的校准洞，采用钻石锯
把结构降到最终尺寸的切割窗口或槽。
图3 有矩形切割槽及对准孔的一体化微机械硅载体基板
图4示出了在准备好的密封模塑中显示出两个装配的元件，微泵和传感器芯片的
微泵模块的叠层结构。整个结构在80℃时用低应力塑料密封剂模塑，在140℃时
固化，接着把温度降到室温。固化后，使用钻石锯切下封装达到其最终尺寸，在边上近似于10mm硅基板和密封剂之间TCE不匹配，与基板尺寸（4.8cm）有关联，在结构中确保构建残余应力。
采用扫描电子显微镜（SAM）分析装配的部件，寻找由于密封之后构建应力出现
的剥离和裂纹现象。图5为引导孔附近基板密封剂剥离的SAM图像。图6示出了通过在裂纹附近包含三个基板的封装抛光断面图。发生裂纹的硅载体基板是清晰可见的，实施微系统密封的三维有限元分析，使硅基板中发生裂纹现象的风险最小化。
3.2 装配应力的模拟
当用塑料密封时，由于结构从模塑温度冷却到室温，封装内部各种不同材料的机械特性之间不匹配，结构易受压缩应力约束。塑料的TCE近似于硅的5倍（塑料的TCE为15×10-6/℃，硅的TCE为3.24×10-6/℃）。因此，在硅中聚集大量压缩应力，塑料中聚集张力在塑料和硅基板之间的接口处形成剥离的剪切应力。
图4 包括基于硅垫片法的单个泵及传感器模块叠层的3D装配图
图5 对准/引导孔周围基板密封剂剥离现象的SAM图像
图6 密封的三个基板块在硅基板中的裂纹断面图
图7示出了在硅基板中有矩形切割窗或槽的叠层芯片装配的四分之一对称的有限
元模型图。最初槽的形状是方形的，如图3所示，有限元模拟表明剪切应力集中在槽末端的硅载体中。135N/mm2划片期间，划片刀穿过应力高度集中区域，使其发生如图6所示的裂纹现象的可能性大增。
图8示出了改变后的槽设计。工程判断实际上把槽末端的高应力区域从划片区域移走是有益的；有限元设计研究的结果在硅基板中锯点（如图9所示点A）处的应力集中。图9采用发生裂纹问题的有限元分析，概要地表明了芯片、基板和不同槽的构造的相对位置。考虑有不同长度臂（从0.0mm到2.5mm）和不同宽度（0.5mm及1.0mm）范围的“T”形槽，槽的定位相对于芯片边缘从1.0mm到1.5mm变化。另外，臂的末端认为是尖利的，或直或弯。
图7 引导孔和矩形切割窗的3D模块1/4有限元模型
图8 修改后的T型槽设计1/4有限元固态模型
图9 使切割槽设计最佳化的有限元研究
有限元模拟表明，在槽的末端剪切应力的等级与先前的（135N/mm2）一样高，然而沿着划片刀的路径，剪切应力下降到78N/mm2，也就是说，为矩形槽设计中剪切应力数值的60%，此关系如图10所示，表明A点处剪切应力与臂长的关系，显示在臂长大于1mm处应力显著下降。虽然“T”形槽设计的缺点之一是高应力区域的数目成倍增加，但是划片期间有此设计的基板发生裂纹现象的可能性大大降低。模拟表明如果臂长为1.0mm或大于1.0mm，在划片区域就无应力集中现象。模拟结果也显示出槽的宽度和与芯片边缘的相对位置都是不重要的，合并改变后的槽设计的硅载体未发生裂纹现象。
图10 随着臂长增加在“A”点剪切应力减少
因为膜的厚度为40μm，存在扣上的风险，采用有限元技术模拟密封情况下微泵膜中压缩应力的等级。模拟表明，膜不会扣上，随后通过试验测量产生一个因数，再鉴别氧化铝基板作为形成膜应力的主要因素，因为氧化铝基板既有刚性，TCE又
是硅TCE的两倍（E=300GDa，TCE=7×10-6/℃）。模拟结果分析表明，用硅基板或硼硅酸耐热玻璃（TCE约为4×10-6/℃）基板替代氧化铝基板，将把膜应力降到氧化铝基板膜应力的1/3。应力下降的等级将允许膜厚度下降到25μm。膜需要尽可能地薄，以便使需要激活泵的功率量最小化，因此，降低应用功率等级使热移除工作更简易。
3.3 低应力封装替代法
虽然有限元设计研究有助于消除载体基板中的硅裂纹，但是图5中的剥离和图6的硅裂纹证明整个封装体存在显著的应力。用FR4材料替代硅基板将显著降低此问题，虽然以增加单个芯片上的应力作为代价。采用较软的粘片材料有助于缓解芯片应力的增加。封装体中高应力等级促使替代装配计划的研究，方案1为板上芯片法，如图11所示，依据封装体和垫片，整体从FR4装配叠层系统。
首先，粘附单个芯片（125℃，20min）于PCB板，把焊盘在芯片上引线键合到板上轨迹；接着，把PCB垫片胶粘到此组装的顶部。垫片中央空的部分适于PCB 板上周围区域粘附芯片，围绕芯片的结合腔用环氧树脂填充，在实际中此为标准的“硬”环氧树脂密封剂，但是有关此结构的应力模拟研究的建议是使用“软”的球状顶部材料。为了构建如图11所示的3D结构，把大量的板和垫片单元叠层到顶部。接下来就是采用钻石切割轮把此结构降到最终尺寸，锯掉边缘使PCB围墙包含叠层芯片。切割表面背部抛光以便提供方块所有面上光滑的表面。
图11 基于PCB板和PCB垫片的3D封装结构图
封装工艺的最后一步就是使此叠层的外部表面彻底金属化。通过镀铜（2μm）/镍（1μm）/金（0.1μm）完成抛光。采用激光成形在叠层装配的相关表面上写上要求的内层连接，使用研发的无电镀池淀积铜和镍层，而淀积金抛光采用适于商业化的浸镀法。
装配期间与此方法有关的主要困难之一就是控制叠层板和垫片的垂直对准，后来发
现来自供货方的PCB产品的质量和成本之间存在折中，与每一个基板上轨迹的一
致对准及相同尺寸板和垫片的可再现性有关。后面的要点是关键的，作为在3D装配中各种等级之间的互连，有效地垂直多芯片模块（MCM-V）依靠激光书写布图于无电镀外部表面。
如图12和图13所示，这些问题在PLCC封装法中已被消除，此方法的依据就是
采用每个封装中受自然腔体影响的有内嵌的叠层系统的标准PLCC元器件。对准问题和相同尺寸板的可再现性是板和垫片法中的限制因素，采用适于商业化的标准尺寸PLCC比传统制作板和垫片元件的工艺更便宜，特别是一旦轨迹未对准问题消除的话，涉及到的各种偏差意味着更高的成本，致使装配和老化阶段保持各部件的位置是非常困难的。
图12示出了标准的PLCC，PLCC为包含有腔体和构建PCB型材料墙的芯片载体，芯片位于载体中心的模浆上，采用引线键合形成互连，引线键合的弧高必须低于围墙的高度以避免受下一等级芯片载体影响而损坏，不需要垂直方向分离单个芯片的胶垫片，因为可置于芯片腔体是封装结构的一部分，不仅降低工艺步骤的数量，也会产生更好的密封和封装完整性。
图12 （a）裸PLCC元件；（b）安装了芯片的PLCC；（c）包含传感器芯片和
注射针的PLCC
图13 基于PLCC方法的3D封装结构
用球形顶部材料填充腔体，对大范围的密封材料进行适合性评定，推荐使用软材料。事实表明使用低温固化球形顶部材料能更进一步使相关的各种应力最小化。适合的胶为在室温状况下可固化的胶。除了顶部的微泵和传感器芯片之外，对别的微系统的所有元器件来说，装配工艺是重复的。
3.4 微泵和传感器芯片封装
传感器芯片是用传统方式把芯片粘到芯片载体并进行引线键合到板上，鉴于保护这
些引线键合的目的，和前面提到的一样在芯片四周滴涂同样的硅胶，密封焊盘并进行引线键合，但是把中心传感器区域留出不滴涂硅胶。
把图2所示的微泵模块粘到另一个PLCC，通过导电环氧树脂胶粘剂（125℃，
20min）粘到元器件氧化铝加热器的侧面。接着把PLCC反转粘到承载传感器芯片的PLCC，通过使用同样的胶粘剂在3D装配中把MCM元件粘到一起。此工艺一是为氧化铝加热器提供电接触；二是使硅微泵面朝“上面”，向下接到传感器芯片；三是消除了在叠层顶部表面上需要的盖子。
通过泵和传感器芯片间的聚硅氧烷方形环垫圈，完成感觉室结构。聚硅氧烷的厚度决定膜下面泵室的容积。它也起着防止流体泄漏的密封作用。在把芯片载体用胶粘到一起之前把其定位。鉴定聚硅氧烷为最适合的材料。采用有机膜光刻淀积诸如在应用中已证明的聚硅氧烷，应用于血液气体传感器，在化学和物理方面为稳定的硅橡胶，其随温度弹性模量（1.1kPa/℃）的变化小，既有很高的可压缩性又有非常好的柔性，对此应用是很理想的。
通过在芯片载体中钻孔（直径1.6mm），在适当的位置放置入口和出口系统，把泵部件粘到上面。这些孔必须与氧化铝薄片中的孔排成一列，精确定位以依次引导硅微泵中的微阀门。把流体提供给泵，通过如图14所示的管子移动，使用的管子外直径为1.6mm，管子材料部分为棉布型，使用在125℃固化2h的环氧树脂定位。压力传感器需要有一个参考压力进入端口，通过下列步骤获得。传感器芯片由压焊到1mm厚玻璃芯片的300μm厚的硅芯片组成。后者具有600μm宽的槽，一旦把此芯片粘附到芯片载体，在芯片载体的侧面钻孔，通过此孔放置注射针到玻璃中的槽，在图14所示的载体入口点采用环氧树脂密封定位注射针。简单的试验表明此系统可承受至少3Atm的压力。为了生产出最终的叠层，用于此装配的胶
粘剂根据下列标准选择：（1）良好的压焊性，在-55℃～+125℃之间1000个温度循环之后无剥离现象发生，保持时间10min；（2）纯净等级；（3）操作自如；
（4）安全性；（5）耐电镀化学物品；（6）铜/镍/金电镀金属化的粘附性。采用夹紧装置固化此粘附期间（100℃，1h），保持PLCC定位，维持叠层载体的对准，同时提供必需的夹紧压力，保证一致，避免完成固化之后每个等级之间的自由接合。较先前板及垫片法更进一步的改进就是省去了划片工序。
图14 显示出入口/出口管及注射针的三维PLCC封装模块
3.5 互连
对PCB板和PLCC方法而言，方形块的外表面电镀一层化学镀铜，接着化学淀积
一层镍。在方块相应的表面上用氟化氩准分子激光书写要求的互连图案。图14示出了除参考压力入口端之外，有入口和出口定位管的两个3D装配实物照片。左边的样品已用铜/镍/金电镀，在样品的一个侧面已有激光布图。
4 结束语
文章论述了在塑料3D MCM-V封装中合并硅微泵封装的微系统组装。密封之后，在基板中存在相当多的残余应力，引起剥离和裂纹现象。采用有限元法改进芯片载体基板的设计，从长方形体到“T”形体改变切割窗口的形体，从而极大地降低了残余应力的等级，改变后的基板未发生裂纹现象。重点讨论了适于微系统的替代低应力和低成本的3D封装技术方案。在PCB板和垫片封装形体中几乎没有残余应力，因为不存在TCE不匹配。采用塑料无引线芯片载体（PLCC）比普通的塑料封装芯片应力较少，在PLCC方法中工艺步骤数量的减少降低了3D模块装配的时间。因此，在叠层中生产每个单元，各部件不经受粘附固化步骤生成的中间应力。PLCC方法不需要划片工序，整体消除了任何相关的各种应力，通过使用软球形顶部材料，更进一步得到了应力隔离方面的改善。此方法提供了良好构建的保护和可靠性，以便整个组装涉及一个封装内部的混合和匹配的能力。
参考文献：
[1] A. Morrissey, G. Kelly, J. Alderman, et al.. Microsystem Packaging in
plastic and in 3-D[J]. Microelectron, J.2001,29(9): 645-650.
[2] A. K. Hu, E. Green. Packaging of mems devices[J]. Proc.SPIE, 2000, 2624:273-279.
[3] 张海霞，赵小林等译. 微机电系统设计与加工[M]. 北京：机械工业出版社，2009.
[4] 田文超. 微机电系统（MEMS）原理、设计和分析[M].西安：西安电子科技大学出版社，2009.
微电子封装的技术
微电子封装的技术 首先，从封装的水平来看，微电子封装技术可以分为芯片级封装（CSP）和模块级封装（MCP）两种。芯片级封装是将单个芯片封装到粘土 封装或球栅阵列（BGA）封装中，以实现零部件的完整性和可操作性。模 块级封装则是将多个芯片和其他器件集成到一个模块中，以实现更高的集 成度和功能丰富性。 其次，从封装的类型来看，微电子封装技术包括无封装（bare die）、芯片封装（chip scale package，CSP）、双面封装（flip chip）、三维 封装等。无封装是将芯片直接焊接到基板上，这样可以减少封装的体积和 重量；芯片封装则是将芯片封装到封装结构中，以实现电连接和机械保护；双面封装则是将芯片倒置焊接到基板上，以提高电连接密度和散热功效； 三维封装则是将多个芯片层叠封装在一起，以实现更高的芯片密度和性能。 最后，从封装的材料来看，微电子封装技术涉及多种封装材料，如基 板材料、封装介质、焊料和导电线材料等。基板材料常用的有有机基板 （如FR-4）、无机基板（如陶瓷）和半导体基板（如硅）；封装介质常 用的有塑料（如环氧树脂）、高分子（如聚酰亚胺）和陶瓷等；焊料常用 的有锡铅合金、无铅合金和微合金等；导电线材料常用的有铜、金等。 在微电子封装技术的发展过程中，还涌现出一些新的封装技术。例如，无线集成电路（RFIC）的封装技术，可以实现高频信号的传输和噪声的抑制，从而提高无线通信系统的性能；3D-IC封装技术，可以将时钟电路、 处理器和内存等集成到同一个硅芯片上，实现更高效的数据处理和操作； 新型材料的应用，如碳纳米管和石墨烯等材料的应用，可以改善芯片的电 性能和热性能，提高封装的可靠性和散热效果。
三维封装的现在和未来
三维封装的现在和未来 微电子学一班随着便携式电子系统复杂性的增加, 对VLSI集成电路用的低功率、轻型及小型封装的生产技术提出了越来越高的要求。同样, 许多航空和军事应用也正在朝该方向发展。为满足这些要求, 现在产生了许多新的3- D 封装技术, 或是将裸芯片, 或是将MCM 沿z 轴叠层在一起, 这样, 在小型化方面就取得了极大的改进同时, 由于z 平面技术总互连长度更短, 会产生寄生电容, 因而系统功耗可降低约30%。 三维(3D)封装技术的分类 三维封装的结构类型有3种: 一是埋置型3D封装,即在多层基板底层埋置IC 芯片,顶层组装IC芯片,其间高密度互连; 二是有源基板型3D封装,即在Si或GaAs 衬底上制造多层布线和多种集成电路,顶层组装模拟IC芯片和其它元器件; 三是叠层型3D封装,即把多个裸芯片或封装好芯片或多芯片模块( MCM)沿Z轴叠装、互连,组装成3D封装结构。由于叠层型3D封装适用范围广,并且工艺相对简单,成本相对较低,已引起国外多家公司的注意,如Actel , IBM, Harris, Mo to rola 等著名公司都在积极开展叠层型3D封装的研究工作。下面将重点介绍叠层型3D封装。 1.埋置型3D 结构 这是一种实施最早( 八十年代) , 也是最为灵活方便的3D, 同时又可作为后布线的芯片互连技术, 能大大减少焊点, 提高电子产品可靠性的电子封装技术。埋置型3D 结构又可分为基板开槽埋置型和多层布线介质埋置型, 如图1所
示。在混合集成电路( H IC) 多层布线中埋置R、C 元件已经普遍, 而埋置IC芯片和R、C 后的布线顶层仍可贴装各类IC 芯片, 就可构成更高组装密度的3D-MCM 结构。由于布线密度及功率密度都很高, 所以这种3D-MCM 所使用的基板多为高导热的Si 基板、AIN 基板或金属基板。 上图是AIN 基板多层布线介质埋置IC 的3D-MCM 结构, 制作方法与常规多层布线技术相同。 2.有源基板型3D 结构 自从IC 出现以来, 人们就试图将一个复杂的电子整机甚至电子系统都集成在一大片Si 圆片内, 成为圆片规模IC( WSI) 。今天的VLSI、ASIC( 专用集成电路) 已部分地实现了WSI, 如CPU、DSP、摄录一体机等, 就是一个个小系统。有些芯片的尺寸达到近30mm 见方, 能集成数千万个器件。这种有源Si基板再多层布线, 上面再安装多芯片, 就可形成有源基板型的3D-MCM, 从而以立体封装形式达到了WSI 所能实现的功能。无论是一个大尺寸的复杂IC 作为Si 基板还是
微系统三维（3D）封装技术
微系统三维（3D）封装技术 杨建生 【摘要】文章论述塑料三维（3D）结构微系统封装技术相关问题，描述了把微电机硅膜泵与3D塑料密封垂直多芯片模块封装（MCM-V）相结合的微系统集成化。采用有限元技术分析封装结构中的封装应力，根据有限元设计研究结果，改变芯片载体结构，降低其发生裂纹的危险。计划采用板上芯片和塑料无引线芯片载体的替代低应力和低成本的3D封装技术方案。%Issues associated with the packaging of microsystems in plastic and three-dimensional （3D） body styles are discussed. The integration of a microsystem incorporating a micromachined silicon membrane pump into a 3D plastic encapsulated vertical multichip module package （MCM-V） is described. Finite element techniques are used to analyze the encapsulation stress in the structure of the package. Cracks develop in the chip carrier due to thermornechanical stress. Based on the results of a finite element design study, the structures of the chip carriers are modified to reduce their risk of cracking. Alternative low stress 3D packaging methodologies based on chip on board and plastic leadless chip carriers are discussed. 【期刊名称】《电子与封装》 【年(卷),期】2011(011)010 【总页数】6页(P1-6) 【关键词】有限元;微系统;封装技术;塑料无引线芯片载体;热机械应力;三维
微系统集成与封装技术
微系统集成与封装技术 微系统集成与封装技术是现代电子技术中的一项重要技术，它通过将各种不同功能的微系统集成到同一封装中，实现了电子设备的功能多样化和体积小型化。本文将从微系统集成与封装技术的背景和原理、应用领域以及未来发展方向等方面进行探讨。 一、背景和原理 随着电子技术的不断发展，人们对电子设备的需求越来越多样化，同时对设备体积的要求也越来越高。传统的电子设备由于各个功能模块之间的连接复杂，往往需要大量的电路板和线缆来实现，导致设备体积庞大，限制了其应用范围。微系统集成与封装技术的出现解决了这一问题。 微系统集成与封装技术主要包括集成电路制造技术和封装技术两个方面。集成电路制造技术通过微纳加工工艺将各种功能模块集成到同一芯片上，实现了电路的高度集成化。封装技术则是将芯片封装到小型化的封装材料中，保护芯片并提供连接外部设备的接口。通过这两个技术的结合，微系统集成与封装技术实现了电子设备的体积小型化和功能多样化。 二、应用领域 微系统集成与封装技术在各个领域都有广泛的应用。首先是通信领域，微系统集成与封装技术可以实现手机、无线通信设备等的小型
化和功能集成化，提高了通信设备的性能和便携性。其次是医疗领域，微系统集成与封装技术可以实现医疗器械的小型化和智能化，提高了患者的治疗效果和生活质量。再次是汽车领域，微系统集成与封装技术可以实现汽车电子设备的小型化和功能集成化，提高了汽车的安全性和驾驶体验。此外，微系统集成与封装技术还应用于航空航天、工业控制等领域。 三、未来发展方向 微系统集成与封装技术在未来有着广阔的发展前景。首先，随着物联网的兴起，各种智能设备将会越来越普及，对微系统集成与封装技术提出了更高的要求。未来的微系统集成与封装技术需要更加小型化、低功耗、高集成度和高可靠性。其次，随着人工智能技术的发展，对高性能计算和存储的需求也越来越大，微系统集成与封装技术可以实现高性能计算和存储器的小型化和集成化。再次，随着新材料和新工艺的不断涌现，微系统集成与封装技术在封装材料和制造工艺方面也将有更多的突破。 微系统集成与封装技术是现代电子技术中的一项重要技术，它通过将各种不同功能的微系统集成到同一封装中，实现了电子设备的功能多样化和体积小型化。微系统集成与封装技术在通信、医疗、汽车等领域都有广泛的应用，并且在未来有着广阔的发展前景。我们有理由相信，随着微系统集成与封装技术的不断发展，将会有越来越多的创新产品和应用出现，为人们的生活带来更多的便利和乐趣。
【Altium专题】【原创】3D封装技术
【Altium专题】——3D封装技术 AndyZhou Altium Designer的3D功能向来充满争议，曾经在与一些前辈交流的过程中，他们似乎对此功能不屑一顾，甚至取笑我“不务正业”，也许仁者见仁智者见智，当时心里觉得有落差，但是，面对质疑，我没有因此放弃对这一块的摸索，于是，才有了这一专题…要说3D功能有什么好处，最大的好处就是“所见即所得”，当时我Layout一块多路稳压电源的板子，发到工厂去打板，回来与3D预览一对照，几乎一模一样！（如上图）通常，我习惯Layout的时候检查元器件之间的干涉情况以及对照三维图手工焊接PCB，有些时候，还能根据元器件的空间分布调整PCB板的大小，节省成本。以往，我都是先有PCB封装，再有3D Body，最近，我有幸看到了Altium的官方视频，进而学会了新的技能——从3D模型生成PCB FootPrint。
目录 1.为何使用3D封装 (2) 2.“自力更生” (5) 2.1准备二维封装 (5) 2.1.1测量数据 (5) 2.1.2绘制丝印 (5) 2.2面动成体 (7) 2.2.1使用3D Body管理器 (7) 2.2.2使用Place 3D Body (14) 3.为我所用 (16) 4.总结 (26)
1. 为何使用3D封装 方便手工焊接 使用3D视图，可以很方便我们手工焊接，尤其是有极性的元件摆放，都可以一目了然，下面的两幅图可以作为对比，上图为3D视图，其下为实物图。 方便布局和碰撞检查 初学者绘制电路图都是在二维平面上进行的，但应该注意的是，元件并不是“平面”的，它们也有自己的形态，拥有自己的高度，它们有自己的性格，有的“实实在在”，有的则可以“海纳百川”，比如一个1602的液晶，它下面其实可以放很多东西，您一开始就注意到了吗？?
MEMS气体传感器的晶圆级三维封装方法及结构与流程
MEMS气体传感器的晶圆级三维封装方法及结构与流程 引言 MEMS（微机电系统）气体传感器是一种能够检测和测量环境中的气体浓度、压力和温度等参数的微型传感器。为了保护MEMS气体传感器的灵敏元件并提高其可靠性和性能，在封装过程中起着重要作用。本文将介绍MEMS气体传感器的晶圆级三维封装方法及其相关结构与流程。 MEMS气体传感器封装方法 MEMS气体传感器的封装主要分为两种方法：晶圆级封装和单独封装。晶圆级封装是指将多个MEMS气体传感器芯片同时封装在一个晶圆上，这种方法适用于大规模生产。而单独封装是将单个MEMS气体传感器芯片分别封装，适用于小批量生产或个性化需求。 MEMS气体传感器的三维封装方法 晶圆级三维封装是一种新兴的封装技术，可以在同一个封装结构内实现多层功能。以下是MEMS气体传感器的三维封装方法及其相关流程： 步骤1：准备封装基底 1.选择合适的封装材料作为基底，例如硅基板。 2.对基底进行表面处理，以提高附着性和封装质量。 步骤2：制备封装层 1.制备封装层所需的材料，如环氧树脂。 2.将封装材料均匀涂布在基底上。 3.使用热压工艺将封装材料与基底结合。
步骤3：加工MEMS结构 1.将MEMS气体传感器芯片放置在封装基底上。 2.使用微加工技术对MEMS芯片进行加工，包括刻蚀、 沉积和光刻等步骤。 3.制备出MEMS结构，包括传感器薄膜、电极和微通道 等。 步骤4：连接电路 1.在基底上制备电路连接点。 2.使用焊接或微触头等技术将MEMS芯片与电路连接点 相连。 步骤5：封装封装结构 1.制备封装结构材料，如环氧树脂。 2.使用薄膜封装技术将封装结构材料涂覆在MEMS芯片 和基底上。 3.使用热压工艺将封装结构材料与MEMS芯片和基底结 合。 步骤6：测试封装结构 1.对封装结构进行函数测试，包括电性能和气体传感 性能等。 2.根据测试结果进行调整和改进。 MEMS气体传感器封装结构设计 MEMS气体传感器的封装结构设计也是关键性的一步，合理 的封装结构设计可以保护MEMS芯片，提高封装质量和性能。 以下是一些常见的封装结构设计： •带有密封层的封装结构：在封装结构中添加密封层，可以防止外界物质进入封装结构，提高传感器的稳定性。
3d封装工艺流程
3d封装工艺流程 3D封装工艺是一种先进的封装技术，可实现芯片堆叠和三维集成。以下是3D 封装工艺流程的主要步骤： 1. 芯片制备：首先，在硅片上制备出具有不同功能的有源芯片和无源芯片。这些芯片可以是基于不同材料和工艺制作的，例如CMOS、EEPROM、MOSFET等等。这些芯片将在后续的工艺流程中用于构建三维集成电路。 2. 基板制备：为了实现芯片的垂直连接，需要使用基板作为支撑和连接材料。基板通常由高导热性和高电导率的材料制成，例如铜、铝等。基板上需要制备出凸点和连接线路，以便后续的连接工艺。 3. 芯片贴装：将有源芯片和无源芯片贴装在基板上。贴装方法可以采用传统的引线键合或倒装焊技术。在贴装过程中，需要保证芯片的位置和角度精度，以确保后续的连接工艺能够顺利进行。 4. 连接工艺：在贴装完毕后，需要采用引线键合、倒装焊或凸点连接等方法，实现芯片与基板之间的连接。这些连接方法需要根据不同的应用需求进行选择和优化。 5. 封装保护：在完成连接后，需要采用合适的封装材料和工艺，将整个三维集成电路进行封装保护。常用的封装材料包括塑料、陶瓷和金属等。在封装过程中，需要注意保护好内部电路，并确保封装后的可靠性和稳定性。 6. 测试与校准：完成封装后，需要对三维集成电路进行测试和校准。测试内容可以包括电路性能、电气特性、热特性、机械性能等方面。根据测试结果进行校准和调整，以保证电路的性能达到预期要求。 以上是3D封装工艺流程的主要步骤。在实际应用中，根据不同的需求和设计要求，可能还需要进行其他优化和改进。3D封装工艺的发展为芯片集成和三维集成提供了广阔的应用前景，可以应用于电子器件、通信设备、医疗设备等多个领域。同时，随着技术的发展和创新，3D封装工艺也将不断得到优化和改进。
3d封装原理
3d封装原理 3D封装原理 3D封装是一种将电子元件和电路连接技术应用于三维空间的封装技术。它是二维封装技术的升级版，可以将更多的功能集成到更小的封装体积中，提高电路的性能和可靠性。本文将介绍3D封装的基本原理和应用。 一、背景介绍 随着电子设备的迅速发展，对于电路的集成度和性能要求越来越高。传统的二维封装技术已经难以满足这些需求，因此3D封装技术应运而生。3D封装技术通过将电子元件和电路堆叠在三维空间中，实现更高的集成度和更小的封装体积，从而实现更高的性能和更低的功耗。 二、3D封装的基本原理 1. 堆叠封装：3D封装技术的核心是将多个封装层通过堆叠的方式进行连接。在每个封装层中，可以集成不同的电子元件和电路，例如处理器、存储器、传感器等。通过堆叠封装，可以将多个封装层之间的连接长度缩短，减少信号传输的延迟和功耗。 2. 互联技术：3D封装中，需要通过互联技术将不同封装层中的电子元件和电路连接起来。目前常用的互联技术包括焊接、金线连接、微球连接等。这些互联技术需要高精度的加工和组装技术，以确保
连接的可靠性和稳定性。 3. 散热技术：由于3D封装中电子元件和电路的集成度非常高，会产生大量的热量。为了保证电子元件的正常工作，需要采用散热技术来有效地降低温度。常用的散热技术包括热传导材料、散热片、风扇等。 三、3D封装的应用 1. 移动设备：随着移动设备的普及，对于电池续航时间和性能要求越来越高。3D封装技术可以将处理器、存储器和其他电路集成在一起，实现更高的性能和更低的功耗，从而延长电池续航时间。 2. 人工智能：人工智能技术的发展对电子设备的性能提出了更高的要求。3D封装技术可以将处理器、神经网络和其他电路集成在一起，实现更高的计算性能和更低的功耗，从而提高人工智能设备的性能和效率。 3. 无线通信：无线通信设备对于尺寸和功耗有较高的要求。3D封装技术可以将射频芯片和其他电路集成在一起，实现更小的尺寸和更低的功耗，从而提高无线通信设备的性能和可靠性。 四、3D封装的挑战与展望 尽管3D封装技术在提高电路性能和可靠性方面具有巨大潜力，但仍然面临一些挑战。首先，3D封装技术需要高精度的加工和组装技
先进封装 名词
先进封装名词 先进封装（Advanced Packaging）是一种半导体封装技术，用于将芯片或集成电路（IC）封装在一个外壳中，以提供保护、连接和散热等功能。它是半导体制造过程中的关键环节之一，对于提高芯片性能、降低成本和实现小型化至关重要。 先进封装技术的发展是为了满足不断增长的芯片集成度和性能要求。随着半导体工艺技术的演进，芯片的尺寸越来越小，引脚数量越来越多，同时对功耗、速度和可靠性的要求也越来越高。传统的封装技术已经难以满足这些需求，因此需要采用更先进的封装技术。 先进封装技术包括以下几种主要类型： 1. 系统级封装（System-in-Package，SiP）：将多个芯片和其他组件集成在一个封装中，形成一个完整的系统。这种封装方式可以减小尺寸、降低功耗并提高系统性能。 2. 晶圆级封装（Wafer-Level Packaging）：在晶圆制造过程中进行封装，将芯片直接封装在晶圆上，而不是在单个芯片上进行封装。这种方法可以提高生产效率和降低成本。 3. 三维封装（3D Packaging）：采用多层堆叠技术，将芯片垂直堆叠在一起，以实现更高的集成度和性能。这种封装方式可以减小芯片尺寸并提高信号传输速度。 4. 倒装芯片封装（Flip-Chip Packaging）：将芯片的有源面朝下，通过焊点直接连接到封装基板上。这种封装方式可以提供更好的散热性能和更短的电路路径。 先进封装技术的发展推动了半导体行业的进步，使得芯片在更小的尺寸、更高的性能和更低的成本下实现更复杂的功能。它对于手机、平板电脑、计算机、通信设备等各种电子产品的发展至关重要。随着技术的不断创新，先进封装将继续在半导体领域发挥重要作用。
基于硅通孔(TSV)的三维集成电路(3D IC)关键特性分析
基于硅通孔（TSV）的三维集成电路（3D IC）关键特性 分析 基于硅通孔（TSV）的三维集成电路（3D IC）关键特性分析 随着电子技术的不断发展，人们对处理器速度和存储容量的需求也越来越高。为了满足这些需求，二维集成电路（2D IC）已经实现了很大的突破，但是它们仍然存在着两个主要问题：功耗和散热。随着矽通孔（TSV）技术的发展，三维集成电路（3D IC）成为了解决这些问题的一种有效手段。 3D IC是一种将多个硅片垂直堆叠并通过TSV进行连接的集成电路。相比于传统的2D IC，3D IC具有以下几个关键特性： 1. 小尺寸高集成度：由于3D IC是通过堆叠多个硅片来实现的，因此相当于在同一片空间内放置了更多的元件，从而实现了更高的集成度。这种小尺寸高集成度的设计使得3D IC 在减小设备体积的同时，提供了更大的功率和功能密度。 2. 低耦合电容：耦合电容是2D IC中的一个重要问题，会导致信号损失和功耗增加。而在3D IC中，由于硅片的堆叠和通过TSV连接，不同层之间减少了耦合电容的发生。因此，3D IC可以显著降低功耗，并提高信号传输的可靠性。 3. 短信号传输路径：在2D IC中，信号需要穿过复杂的布线层才能传递到指定的器件。而在3D IC中，由于硅片的堆叠，信号传输路径更加简短，信号延迟更小。这意味着3D IC 可以实现更快的数据传输速度和更高的工作频率。 4. 低散热：散热是2D IC中的一个常见问题，特别是对于高功率集成电路。而在3D IC中，由于硅片的堆叠，可以更
有效地传导和散发热量。此外，通过TSV连接器，可以将不同层的散热器进行组合，进一步提高散热效果。 5. 高可靠性：3D IC采用了硅片的垂直堆叠和TSV连接，使得器件之间的连接更可靠。与2D IC中所需的金属线相比，TSV具有更好的电特性和机械强度。这使得三维集成电路更具 抗震性和抗高温性，从而提高了系统的可靠性。 综上所述，基于硅通孔（TSV）的三维集成电路（3D IC）具有小尺寸高集成度、低耦合电容、短信号传输路径、低散热和高可靠性等关键特性。这些特性使得3D IC成为了解决2D IC中功耗和散热问题的有效手段。随着技术的不断进步和创新，相信3D IC将在未来的电子领域中发挥越来越重要的作用，为人们提供更快、更强大的电子设备 综上所述，基于硅通孔（TSV）的三维集成电路（3D IC）在解决2D IC中的功耗和散热问题上具有显著优势。其小尺寸高集成度、低耦合电容、短信号传输路径、低散热和高可靠性等特性，使得3D IC能够实现更快的数据传输速度和更高的工作频率。此外，通过硅片的堆叠和TSV连接，3D IC能够更有 效地传导和散发热量，从而提高系统的散热效果。与2D IC相比，3D IC的器件之间连接更可靠，具有更好的电特性和机械 强度，使其具备更高的抗震性和抗高温性，提高了系统的可靠性。随着技术的不断进步和创新，可以预见3D IC将在未来的电子领域中发挥越来越重要的作用，为人们提供更快、更强大的电子设备
MEMS三维堆叠模块化封装研究
MEMS三维堆叠模块化封装研究 随着MEMS和无线传感技术的发展，对封装密度、集成度、性能和可靠性等提出了更高的要求。三维堆叠模块化封装技术可以将电子、流体、光学等器件集成在一个模块里，实现MEMS／IC、数字／模拟器件的混合组装。 垂直互连技术是三维堆叠模块化封装互连的关键性技术。本文提出了一种基于凸点垂直互连技术的新颖的三维堆叠模块化封装结构并对其制备和可靠性进行了研究。 新设计的封装结构是一种将加速度计芯片及调制解调电路集成于三层堆叠模块。采用了顶层模块、框架模块和底层模块的三层堆叠模块结构，主要工艺步骤为：一、对单层模块进行贴片、引线键合和包封；二、印刷焊膏，贴装无源元件；三、用一种新型的垂直定位装置进行定位和回流焊。 本文详细阐述了每个实验步骤的具体过程，并通过显微镜、X-ray、Keithley 4500 QIVC等仪器对每个阶段的实验结果进行了观察和分析，并对设计参数进行了优化。该结构成功的把MEMS器件与IC芯片混合组装在同一模块里；采用了定位销／孔的定位方式，可同时进行3×3个模块的高精度堆叠定位(其对位误差约0.068mm)；通过丝网印刷焊膏，一次回流焊接完成堆叠模块的垂直互连；对模块进行的剪切力测试表明采用印刷焊膏回流实现垂直互连的强度满足相关标准(MIL-STD-883E)；封装体积小(整个加速度计调制解调系统封装后的体积为19×19×8mm~3)；对项层模块与底层模块之间的垂直互连的电性能进行了测量，垂直互连电阻在0.01Ω-0.03Ω之间；最后采用热循环实验对该结构的可靠性进行了测试，结果发现热循环对该封装结构的电性能没有重大影响。 本工作主要在工艺方面实现了该封装结构，为进一步的实用化奠定了基础。
三维电子封装关键结构TSV
三维电子封装关键结构TSV-Cu的胀出行为研究硅通孔(Through-Silicon Via,TSV )技术因其能够使器件具备出色的电性 能、高的封装密度以及更宽的带宽等诸多优点，被认为是3D集成的核心和关键。TSV®作普遍采用电镀Cu填充工艺，并采用退火工艺来稳定TSV-Cu的微结构，这使得TSV-Cu微结构与电镀工艺参数、退火工艺条件等密切相关，而微观结构乂影响其宏观力学性能。 在TSV结构中,Cu的热膨胀系数(17 x 10-6/ C)与Si基体(2.8 x 10-6/ C)之间相差6倍，在TSV制备和服役阶段，巨大的热失配会导致TSV-Cu内产生热应力，并在TSV-Cu/Si界面处产生较大的切应力。TSV-Cu 内热应力引发塑性、蠕变变形，宏观表现为TSV-Cu的胀出，胀出的TSV-Cu会对其周围结构挤压使其破坏；另外，TSV-Cu/Si界面产生较高水平的切应力，会造成界面的分层或开裂，导致漏电和电击穿，使器件发生失效，并促进TSV-Cu胀出。 因此，研究TSV-Cu的胀出行为和TSV-Cu/Si界面完整性对于提高基于TSV 技术的三维集成可靠性具有重要意义。实验研究了TSV工艺参数(电镀电流密度、电镀添加剂浓度、退火升温速率)、TSV-Cu微结构、退火胀出量三者间的关系。 采用高、低两个水平的电流密度和添加剂浓度制得四种电镀参数的TSV试样， 对试样分别进行升温速率10C /min、1.2 C/min、0.6 C/min的退火处理。分析了工艺参数对TSV-Cu晶粒尺寸的影响，得到了晶粒尺寸与胀出量间的关系。 结果表明，高电流密度和高添加剂浓度有助于细化电镀TSV-Cu的晶粒尺寸。退火过程中，退火升温速率影响TSV-Cu晶粒尺寸的演变，升温速率1.2 C/min的条件下，晶粒长大最为明显。
射频封装与微电子封装技术
射频封装与微电子封装技术 随着科技的不断进步和电子产品的不断更新换代，射频（Radio Frequency，简 称RF）封装和微电子封装技术成为电子与电气工程领域中备受关注的研究方向。 射频封装技术主要应用于无线通信领域，而微电子封装技术则广泛应用于集成电路、传感器和微电子器件等领域。本文将从射频封装和微电子封装两个方面来探讨相关技术的发展和应用。 一、射频封装技术 射频封装技术是指将射频电路组件封装在特定的封装材料中，以实现对射频信 号的传输和处理。射频电路通常工作在高频段，对于封装材料的电磁性能和封装结构的电学特性有着较高的要求。传统的射频封装技术主要包括无源封装和有源封装两种。 无源封装是指在射频电路中不包含主动器件（如晶体管、集成电路等），主要 采用微带线、波导等结构进行传输和耦合。无源封装技术具有尺寸小、重量轻、频率范围广等优点，广泛应用于微波通信、雷达、卫星通信等领域。 有源封装是指在射频电路中包含主动器件，通过封装和射频电路的结合实现信 号放大、调制解调、频率变换等功能。有源封装技术的发展主要集中在射频集成电路（RFIC）和射频微系统（RF-MEMS）方面。射频集成电路通过将射频电路和数 字电路、模拟电路等集成在一起，实现了射频信号的处理和控制。射频微系统则是将微机电系统（MEMS）技术与射频电路相结合，实现了射频信号的传感和控制。二、微电子封装技术 微电子封装技术是指将微电子器件封装在特定的封装材料中，以实现对器件的 保护和连接。微电子器件通常具有微小尺寸、高集成度和高可靠性的特点，封装技术对于器件性能和可靠性的影响至关重要。
常见的微电子封装技术包括芯片封装、球栅阵列封装（BGA）、无引线封装（CSP）等。芯片封装是指将芯片封装在封装基板上，并通过焊接、导线等方式与 外部电路连接。BGA封装则是将芯片封装在球栅阵列上，通过焊球与封装基板连接。CSP封装是一种无引线封装技术，将芯片封装在特殊的封装材料中，通过金线、导电胶等方式与外部电路连接。 随着微电子器件的不断发展和尺寸的不断缩小，微电子封装技术也在不断创新 和突破。例如，三维封装技术通过堆叠多个芯片，实现了更高的集成度和更小的尺寸。另外，无线射频识别（RFID）技术的发展也推动了射频封装和微电子封装技 术的进步，使得封装材料和封装结构在尺寸、电磁性能和可靠性等方面得到了更好的优化。 总结起来，射频封装和微电子封装技术在电子与电气工程领域中具有重要的地 位和作用。随着无线通信和微电子器件的不断发展，相关封装技术也在不断创新和改进。未来，我们可以期待射频封装和微电子封装技术在无线通信、物联网、人工智能等领域继续发挥重要的作用，为人们的生活和工作带来更多的便利和创新。
三维集成技术的现状和发展趋势
三维集成技术的现状和发展趋势 依靠减小特征尺寸来不断提高集成度的方式因为特征尺寸越来越小而逐渐接近极限，而三维芯片则是继续延续摩尔定律的最佳选择。理想的三维芯片是在硅片上交替的制造器件层和布线层，由于难度较大，现阶段基本无法实现。目前的三维芯片，本质上是封装技术的一种延伸，是将多个裸晶片（die）堆叠起来，这种技术允许基本电路元件在垂直方向堆叠，而不是仅仅在平面互连。三维芯片的主流技术有两种：SOI技术和纯硅技术，TSV最小间距可达6 mm，最小直径可达2 mm，即将走向量产阶段，成为主流技术。 三维芯片优势很多，除了明显的提高集成度之外，更小的垂直互连，还可提高互连速度和减小最长全局连线。同时，连线的缩短会减少长连线上中继器的数量，从而减少功耗。因为堆叠的晶片可以是不同工艺的，三维芯片非常符合片上系统（System⁃on⁃Chip，SoC）的需求，生产异构的复杂系统。三维芯片符合未来的高性能计算和多核/众核处理器的需求。目前IBM和Intel都纷纷在众核处理器中试用三维堆叠技术，如IBM的Cyclops系统和Intel的万亿次计算系统。 1 三维互连技术定义 为了能够对三维技术的前景有个更清晰的了解，首先需要确定三维技术的定义，并给众多的技术一个明确的分类。组成电子系统的基本模块为晶体管、二极管、被动电路元件、MEMS等。通常电子系统由两部分组成：基本模块和用于连接它们的复杂的互连系统。互连系统是分级别的，从基本模块之间窄而短的连线到电路块之间的长连线。设计良好的集成电路，线网会分为本地互连线、中层互连线和顶层互连线。电路也是分级别的，则从晶体管、逻辑门、子电路、电路块到最后的带引脚的整电路。如今被称为三维技术的，是一种特别的通孔技术，这种技术允许基本电路元件在垂直方向堆叠，而不是仅仅在平面互连。这是三维集成技术的最显著特征，它带来了单位面积上的高
微电子三级封装的概念
1 前言 电路产业已成为国民经济发展的关键，而、制造和是发展的三大产业之柱。这已是各级领导和业界的共识。微电子封装不但直接影响着本身的电性能、机械性能、光性能和热性能，影响其可靠性和成本，还在很大程度上决定着电子整机系统的小型化、多功能化、可靠性和成本，微电子封装越来越受到人们的普遍重视，在国际和国内正处于蓬勃发展阶段。本文试图综述自二十世纪九十年代以来迅速发展的新型微电子封装技术，包括焊球阵列封装（BGA）、芯片尺寸封装（CSP）、圆片级封装（WLP）、三维封装（3D）和系统封装（SIP）等项技术。介绍它们的发展状况和技术特点。同时，叙述了微电子三级封装的概念。并对发展我国新型微电子封装技术提出了一些思索和建议。本文试图综述自二十世纪九十年代以来迅速发展的新型微电子封装技术，包括焊球阵列封装（BGA）、芯片尺寸封装（CSP）、圆片级封装（WLP）、三维封装（3D）和系统封装（SIP）等项技术。介绍它们的发展状况和技术特点。同时，叙述了微电子三级封装的概念。并对发展我国新型微电子封装技术提出了一些思索和建议。 2 微电子三级封装 微电子封装，首先我们要叙述一下三级封装的概念。一般说来，微电子封装分为三级。所谓一级封装就是在半导体圆片裂片以后，将一个或多个集成用适宜的封装形式封装起来，并使芯片的焊区与封装的外引脚用引线键合（WB）、载带自动键合（TAB）和倒装芯片键合（FCB）连接起来，使之成为有实用功能的或组件。一级封装包括单芯片组件（SCM）和多芯片组件（MCM）两大类。三级封装就是将二级封装的产品通过选层、互连插座或柔性与母板连结起来，形成三维立体封装，构成完整的整机系统，这一级封装应包括、迭层组装和柔性电路板
三维集成电路封装的TSV技术
三维集成电路封装的TSV技术 1.引言 三维集成电路（3D IC）和基于硅介质的2.5D集成电路具有低功耗、性能高、高功能集成度[1–4]等优点，被认为是克服摩尔定律局限性的重要电路。为实现3D 和2.5D芯片集成，需要几个关键技术，如硅通孔（TSV）、晶片减薄处理以及晶圆/芯片粘接等。TSV技术具有缩短互连路径和缩小封装尺寸的优点，因此被认为是3D集成的核心。在3D和2.5D芯片集成过程中，TSV工艺可分为三种类型。当TSV工艺在CMOS工艺进行之前完成时，工艺进程定义为“通孔优先（via first）”；当TSV工艺在CMOS工艺进行中完成时，CMOS中间工艺和后道工艺只能在TSV工艺完成后制作；当TSV在完成CMOS过程后进行时，工艺进程定义为“通孔收尾（via last）”，在已进行CMOS工艺后的衬底正面或背面进行TSV工艺。 选择TSV作为最终方案是在半导体行业最终应用要求。TSV技术已被开发用于许多应用领域，如MEMS、移动电话、CMOS图像传感器（CIS）、生物应用程序设备和存储器等。人们对TSV工艺进行了大量研究。目前，由于制造成本相对较高，TSV在三维集成电路和先进封装应用中尚未普遍实现[5,6]。本文将介绍当TSV制作直径较小、纵横比较高时，TSV的相关重要制造过程及相关失效模式。此外，TSV制备有许多重要过程，包括深层反应离子蚀刻（DRIE）、介电层衬底、阻挡层和种晶层、填充、化学机械抛光（CMP）和Cu暴露过程，上述关键技术将在下面详细介绍。 2.TSV刻蚀技术 TSV蚀刻是3D集成技术中的关键制造工艺，而广泛使用的Bosch工艺是深硅蚀刻的首选。Bosch蚀刻工艺的高蚀刻速率为5~10 μm/min，对光刻胶的刻蚀选择性为50-100，甚至对于氧化层掩膜高达200。该过程通过以下步骤执行：(1)利用六氟化硫作为等离子体刻蚀剂进行硅刻蚀；(2)与C4F8等离子体气体结合，生成质量良好的钝化膜，以防止下一刻蚀步骤中的横向效应；(3)利用六氟化硫作为等离子体刻蚀剂，对掩蔽层和Si进行进一步的离子轰击定向刻蚀，以形成一个较深的刻蚀深度。刻蚀后通过氧气和氩气等离子体清洗钝化层。图1中的Bosch示意图为10 μm深的TSV结构[7,8]。 上述工艺不可避免地会增加侧墙扇形区域粗糙度，导致后续工艺的台阶覆盖性较差，从而导致漏电等可靠性问题。在TSV刻蚀技术中，控制适当的侧墙扇形区域粗糙度是深硅刻蚀和钝化过程的重要问题[9]。侧墙扇形区域通过增强TSV 中的空隙影响电介质、掩蔽层和铜种晶层覆盖范围；因此，随着TSV尺寸减小，侧墙扇形区域粗糙度需要被最小化。 3.TSV介质层 金属填充TSV需要一个先淀积电介质层，以便对周围硅衬底进行足够充分的电隔离。介电层工艺要求包括良好的台阶覆盖性和均匀性、无泄漏电流、低应力、较高的击穿电压，以及在不同TSV集成工艺温度下的掩蔽性[10]。二氧化硅或氮化硅通常用作等离子体增强化学气相淀积（PECVD）或亚大气压化学气相