数字电路检测题
一、填空题
1、（153）10=（10011001 ）2。
2、（123）10=（ 1111011 ）2。
3、（103）10=（ 1100111 ）2。
4、（100001100001）8421BCD =（ 861 ）10。
5、（01011001）8421BCD =（ 59 ）10。
6、（28）10=（ ）8421BCD 。
7、（69）10=（ ）8421BCD 。
8、（1996）10=（ ）8421BCD 。
9、（101010）2=（ 42 ）10。 10、（111000）2=（ 56 ）10。 11、8421BCD 码各位的权分别是 8421 。
12、四位二进制数码可以编成 16 个代码，用这此代码表示0~9十进制数的十个数码（字），必须去掉 6 个代码。
二、选择题
1. 三位二进制数码可以表示的状态有（ c ）
a. 4种；
b. 8种；
c. 16种。
2. 对于灯亮而言，总开关和台灯上开关的逻辑关系为（ a ）
a. 与逻辑；
b. 或逻辑；
c. 非逻辑。
3. 信号的周期T 与频率f 的关系是（ c ）。
a. f T π2=
b. T=f π21
c. T=f 1
4. 信号的角频率ω与频率f 的关系是（ b ）。
a. f ω21=
b. f πω2=
c. f 1=ω 5. 十进制数25转换为二进制数为（ d ）。
a. 110001
b. 10111
c. 10011
d. 11001 6. 十进制数77转化为8421BCD 码为（ c ）。
a. 1100001
b.1110111
c. 01110111
d.1001101
7. BCD 代码为（100011000100）表示的数为(594)10，则该BCD 代码为（ c ）。
a. 8421BCD 码
b.余3BCD 码
c. 5421BCD 码
d. 2421BCD 码 8. BCD 代码10000001表示的数为(121)8,则该BCD 代码为（ a ）。
a.8421BCD 码
b.余3BCD 码
c. 5421BCD 码
d. 2421BCD 码
三、判断题
1. BCD 码即8421码。
（ × ） 2. 八位二进制数可以表示256种不同状态。 （ √ ） 3. 二进制编码只能有于表示数字。 （ × ）
4. 逻辑电路的输出变量与其输入变量之间为一定的逻辑关系。 （ √ ）
5. 逻辑变量的取值可以是任意种。
（ × ） 6. 十进制数只能用8421BCD 码表示。
（ × ） 7. 任何一个十进制整数都可以用一个任意进制的数来表示。 （ √ ） 8. 四位二进制数码有16种组合，其中任意10种组合均可以对应表示十进制数中的十个数码（字）。
（ √ ） 9.
在数字电路中，数码是通过电路或元件的状态来表示的。
（ √ ） 10. 二进制数1001和二进制代码1001都表示十进制数9。
（ × ）
一、填空题
1.组成数字逻辑电路的基本单元电路是逻辑门电路，它能够实现逻辑变量
间的某种逻辑运算。
2.集电极开路门电路，简称为 OC门。
3.典型TTL与非门的阈值电压V th通常 1.4V 。
4.TTL与非门的电压传输特性是指输出电压随输入电压变化的关系。
5.异或门是实现异或逻辑功能的门电路。
6.MOS门电路的优点有工艺简单，集成度高，抗干扰能力强，功耗低等。
7.MOS集成门电路分为PMOS门和 NMOS门，CMOS门。
8、TTL与非门的平均传输延迟时间t pd是指导通延迟时间与关断延迟时间的平均值。
8.TTL与非门的扇出系数No是指 TTL与非门正常运行时间同类门的个数，TTL
与非门的扇出系数通常为 4～8 。
9.TTL与非门的扇入系数N I是指 TTL与非门输入的个数，通常N I≤5，，若需增
加输入端数时可使用与扩展器。
10.三态门的三态输出是指输出高电平，低电平，高阻抗三种状态。
11.所谓“线与”就是将几个OC门的输出端直接相连，实现与的逻辑功能。
二、选择题
1.典型的五管TTL与非门，当输入端有低电平时，多发射极三极管处于（ b ）
a 截止状态； b. 深度饱和状态； c. 放大状态。
2.两输入与非门，使输出F=0的输入变量取值的组合为（ d ）
a. 00；
b. 01；
c. 10
d. 11。
3.MOS与非门多余输入端的处理办法是（ b ）
a. 悬门；
b.接高电位；
c. 接地。
4.MOS或非门多余输入端的处理办法是（ c ）
a. 接高电平；
b. 悬空；
c. 接低电平。
5.为实现“线与”逻辑功能，应选用（ b ）
a. 与门；
b. OC门；
c. 异或门。
6.TTL三态逻辑门的逻辑符号如下图所示，E端为控制端，低电平控制有效的是
（ b ）
图a 图b
a. 图（a）；
b. 图（b）。
7.按正逻辑体制，与下面真值表相对应的逻辑门应是（ a ）
a. 与门；
b. 或门；
c. 异或门。
8.电路如图，TTL门电路带同类门的个数为N，其低电平输
入电流为1.5mA，高电平输入电流为10μA，最大灌电流
为15mA，最大拉电流为400μ A ，则（ b ）。
a. N=5
b. N=10
C. N=20 d. N=40
三、判断题
1.非门输出电压的大小与输入电压的大小成比例。（×）
2.TTL与非门与CMOS与非门的逻辑功能不一样。（×）
3.TTL门电路的额定电源电压V CC为正5V，使用时极性不能接反。（√）
4.CMOS电路CC4000系列的电源电压值V DD为3～18V。（√）
5.可将TTL与非门多余输入端经电阻接正5V电源。（√）
6.可将TTL或非门多余输入端接地。（√）
7.多个三态门的输出端相连于一总线上，使用时须只让一个三态门传送信号，其
他们处于高阻状态。（√）8.TTL与非门采用复合管作输出级的负载电阻，可提高TTL与非门的带负载能力。
（√）
9.三输入与非门，当其中一个输入端的值确定后，输出端的值就能确定。（×）
10.可将与非门的输入端并联后作非门使用。（√）
11.门电路具有多个输入端和多个输出端。（×）
12.典型TTL门电路输出的高电平为5V、低电平为2V。（×）
四、写出图示电路的逻辑函数表达式：
（a）(b)
(c) (d)
(e)
解：a 图：若为TTL 门电路，则输出表达式为F=1；若为CMOS 门电路，则输出表达式为F=1.
b 图：输出表达式为：B A F +=。
c 图：输出表达式为：
⎩⎨
⎧===01,A A B F 高阻，。 d 图：输出表达式为：
⎪⎩⎪⎨
⎧===01,CS CS B A F 高阻，。 e 图：F=AB+C
五、按要求画波形
已知逻辑图及输入波形如图所示，试分别画出各自的输出波形。
第三章 自测题
一、填空题
1. 逻辑代数是分析和设计 数字电路 的数学工具。
2. 逻辑代数中的变量有 两 种取值，而且其取值没有 数量 的概念。
3. 逻辑代数研究的基本问题是 条件与结论 之间的因果关系，这一关系称为 逻辑关系 。
4. 表示逻辑关系的方式有 逻辑表达式 真值表 卡诺图 逻辑图 时序图（波
形图） 五种。
5. 逻辑代数中的基本运算有 与运算 或运算 非运算 。
6. 实现基本逻辑运算功能的电路分别是 与门电路 或门电路 非门电路 。
7. 用1表示高电平 用0表示低电平 称之为正逻辑，反之，则称为负逻辑。
8. 在F=AB+CD 的真值表中，F=1的状态有 7 个。
9. 在F=AB+C 的真值表中，F=1的状态有 5 个。 10. 从结构上看，组成组合逻辑电路的基本单元是 逻辑门电路 。
11.
组合逻辑电路的输出状态，仅与 当时的输入 有关而与电路 原来的状态 无关。
二、选择题
1.
如果采取负逻辑分析，正与门即（ b ） a. 负与门；
b. 负或门；
c. 或门。
2.
与或表达式B A A +等于（ c ） a. B A +；
b. B A +；
c. A+B 。
3.
与或非表达式B A +等于（ b ） a. B A +；
b. B A ⋅；
c. B A ⋅。
4.
与非表达式AB 等于（ b ） a. AB ；
b. B A +；
c. B A +。
5. 下列等式中，正确的是（ a ） a. ))((C A B A BC A ++=+；
b. 0=+A A 。
6. n 个变量的逻辑涵数，其全部最小项有（ c ） a. n 个；
b. n+2个；
c. 2n
个。
7.
在下列函数中，F 恒为0的是（ c ）。
5
205
20520520)(.
)(.
)(.)(.m m m A B C F d m m m A B C F c m m m A B C F b m m m A B C F a ++=∙∙=++=∙∙=
8.
逻辑函数))()((C A C B B A F +++=的最小项标准形 式为( a )。
∑∑∑∑====)
7,5,1,0()(.
)
5,3,2,0()(.
)7,6,5,4,1()(.)3,2,0()(.ABC F d ABC F c ABC F b ABC F a
三、采用代数法化简下列逻辑函数式
C B C A B A
D B BC D C A F C A C A B C B AC F C B BC B A AB F B C B B B A A F +++++=+++=+∙+=++++=)4()
()3()2()()()1(
B B B
C B AB B C B B B A A F =+++=++++=)()()1(
C A C B AB C B BC B A AB C B BC B A AB F ++=+++=+∙+=)2(
C
B A
C C B A C B A C B A BC A C AB C C B C A B A BC A C AB C B AC C A C A B C B AC F +=+==+=+++++=++⋅=+++=)()()3(
B C D A C B C A B A D B BC D C A F ++=+++++=)4(
四、采用卡诺图化简下列逻辑函数表达式
∑∑∑∑∑+=+==+++++=)
11,10,9,3,2,1()15,14,13,0()4()15,11,7,5,3,1()13,9,6,4,2,0()3()
14,13,9,8,7,6,5,2,1,0()2()()()1(d m F d m F m F C B A D B C A D C B D CD B A F
解：
D C A D B D B A F ++=)1( D BC D C A BC A C B D C F ++++=)2(
D A F +=)3( AD AC B A F ++=)4(
五、按要求完成下列题目
1、判断函数X 、Y 间的逻辑关系⎪⎩⎪⎨⎧++=+++=D C B C A D B A Y D C BC AD B A X
2、已知函数X 、Y ，求X+Y ⎪⎩⎪⎨
⎧+==++++=∑∑），，，，，（），，，，，（，且15118310141396420d m Y D B A D B A D C B A D AB BD A C B X
解：
1、X 、Y 的卡诺图如下：
2、X+Y 的卡诺图如下：
所以：X和Y是相等的。所以：X+Y=1
第四章自测题
一、填空题
1.加法器的功能是完成二进制数的加法运算。
2.半加器只考虑加数和被加数相加，以及向高位进位不考虑低位来的进位。
3.全加器不仅考虑加娄和被加数相加，以及向高位进位，还考虑低位来的进位。
4.二——十进制码简称为 BCD 码。
5.8421码是一种常用BCD码，该编码从高位到低位对应的权值分别为23222120
所以称为8421码。
6.所谓编码是指用文字、符号或数字等表示特定对象的过程。
7.所谓编码器是指完成编码操作的数字电路。
8.编码器的输入是被编码的信号，编码器的输出是相应的代码。
9.二进制编码器就是将一般的信号编为二进制代码的数字电路。
10.优先编码器允许几个信号同时输入，而电路对其中优先级别最高的优先
编码。
11.用四位二进制数码可以编成 16个代码，若编制BCD码，必须去掉6个代码。
12.译码是编码的逆过程。
13.译码器的输入是二进制代码，输出是表示代码特定含意的信号。
14.数字显示译码是将代码所代表的含意译出去控制数字显示器工作。
15.与非门译码器的优点是电路简单，带负载能力强；当输入逻辑变量≥6时
应采用的分级译码方式。
16.数据选择器能从多路数据中选择一路进行传输，四选一数据选择器可以从
四路中选择出一路数据进行传输。
二、选择题
1.下列器件中属于组合逻辑电路的是（ a ）
a. 编码器；
b. 触发器；
c. 计数器。
2.既考虑低位进位，又考虑向高位进位，应选应（ a ）
a. 全加器；
b. 半加器。
3.七段显示译码器，当译码器七个输出端状态为abcdefg=0110011时（高电平有
效），输入定为（ c ）
a. 0011；
b. 0110；
c. 0100。
4.若译码/驱动器输出为低电平时，显示器发光则显示器应选用（ b ）
a. 共阴极显不器；
b.共阳极显示器。
5.对8421BCD码进行译码应选用（ b ）
a. 3线——8线译码器；
b. 4线——10线译码器。
6.下列数码均代表十进制数4，其中按余3码编码的是（c ）
a. 1011；
b. 0110；
c. 0111。
7.欲使一路数据分配到多路装置应选用（c ）
a. 编码器；
b. 选择器；
c. 分配器。
三、判断题
1.BCD码即为8421码。（×）
2.8421码属于BCD码。（√）
3.余3码属于BCD码。（√）
4.格雷码是有权码。（×）
5.组合逻辑电路具有记忆功能。（×）
6.二进制数1001和二进制代码1001都表示十进制数9。（×）
7.显示器的作用仅显示数字。（×）
8.译码器可以是一种多路输入、多路输出的逻辑部件。（√）
9.编码是将汉字、字母、数字等按一定的规则组成代码，并赋于每个代码一定含
意的过程。（√）
10.电话交换机具有译码的功能。（√）
11.数字电路中最基本的运算电路是加法器。（√）
12.构成组合逻辑电路必须有触发器。（×）
13.数据分配器和数据选择器的功能相反。（√）
14.带使能端的译码器可作数据分配器使用。（√）
四、电路分析
1 下图为双4选1数据选择器构成的组合逻辑电路，输入量为A、B、C，输出逻辑
函数为F1，F2，试写出其逻辑表达式。
2 分析下图的逻辑功能。
3 逻辑电路如图所示，当开关S拨在“1”位时，七段共阴极显示器显示何种字符
（未与开关S相连的各“与非”门输入端均悬空）。
1
BAC
C
A
B
C
A
B
C
A
B
D
A
A
D
A
A
D
A
A
D
A
A
D
m
F
i
i
+
+
+
=
+ +
+
=
=∑30!
2
1
1
1
1
1
。2
AC
BC
AB
BA
C
A
B
AC
B
D
A
A
D
A
A
D
A
A
D
A
A
D
m
F
i
i
+
+
=
+
+
=+
+
+
=
=∑30!
2
1
1
1
1
2
。
3 共阴接法，输出a～g为高电平时，发光二极管发光，由电路已知，a～g均为高
电平，故显示字符为“8”。
五、综合题
设计一个全减器，设被减数和减数分别为变量A 、B ，低位向高位的借位信号为V 。本位的差为D ，本位向高位的借位为Y 。试列出真值表，写出表达式。然后按要求完成下列问题： 1. 用3/8译码器74138和附加门电路实现。 2.
用八选一数据选择器74151实现。
1. 真值表如下所示。
2. 表达式：
∑=)
7,4,2,1(m D ，
∑=)
7,3,2,1(m Y 。
3. 按要求回答如下。
第五章 自测题
一、填空题
1.
触发器按结构分类可有基本R-S 触发器，同步R-S 触发器，主从触发器和 维持阻塞触发器 四种。按逻辑功能分类可有R-S 触发器，D 触发器，J-K 触发器，T 触发器、和T ’触发器 五种。 2. 描述触发器逻辑功能的方法有状态转换真值表，特性方程，状态转换图 。 3. 防止空翻的触发器结构有 主从结构，维持阻塞结构 。
4. 触发器的基本性质有两个稳态，在触发信号作用下可实现状态的改变，有记忆功能。
5.
从结构上看，时钟同步R-S 触发器是在基本R-S 触发器的基础上增加了 两个控制门 构成的。 6. 基本R-S 触发器输入端S 、R 之间的约束条件是 S+R=1 ，同步R-S 触发器S 、R 之间的约束条件是 SR=0 。
7.
从结构上看主从结构的触发器是由主触发器和 从触发器 组成。其工作时受时钟脉冲CP 控制，CP=1时 接收输入信号，CP=0时 触发器翻转 。 8. J-K 触发器的逻辑功能有 置0，置1，翻转（计数），保持 。俗使J
Q Q n n ,1=+端应为 0 ，K 端应为 1 。
9.
J-K 触发器存在着 一次翻转 现象，它的危害 降低了主从J-K 触发器的抗干扰能力 。
10. 用TTL 与非门构成的基本R-S 触发器的翻转时间为 t=2t pd 。同步R-S 触
发器翻转完毕需要的时间为 t=3t pd 。
11. 从CP 脉冲前沿到达时起到触发器翻转完毕的时间称为 传输时间t p 。 12. CP 脉冲前沿到达后，要求触发信号[D]在一定时间内维持不变，这段时间称为
保持时间t h 。
13. 触发信号[D]超前于CP 脉冲前沿建立稳定值所需的时间称为 建立时间t set 。
14. 右图所示为用与非门构成的基本R-S 触发器，如
果初态为0，当1,1==D D R S 时，则触发器输出Q 端为 0 状态、Q 端为 1 状态；若
1,0==D D R S 时，Q 为 1 状态，Q 端
为 0 状态。
15. 右图所示为用与非门构成的同步R-S 触发器，若时钟脉冲CP=0、R=0、S=1，
则C 门D 门输出均为 1 ，触发器的状态 不 变化；
当CP=1时，C 门输出为 0 。D 门输出为 1 ，此时Q 端为 1 状态，Q 端为 0 状态。
16. J-K 触发器的逻辑符号如图所示
应为则
D n n R Q Q ,1=+
1 、J应为 1 、K应为 1 。
二、选择题
1.有一位二进制数码（信号）需暂时存放应选用的器件是（ a ）
a. 触发器；
b. 选择器。
2.图2所示为触发器逻辑符号，要使触发器翻转，时钟脉冲须为（ b ）
a. 负跳变；
b. 正跳变。
图2 图3
3.图3中，A=1、Q n=0, 当CP=1时Q n+1应是（ a ）
a. Q n+1=1
b. Q n+1=0。
4.J-K触发器在CP脉冲作用下，欲使Q n+1=1，则必须使（ c ）
a. J=0 K=0；
b. J=0 K=1；
c. J=1 K=0;
d. J=1 K=1。
5.D触发器在CP脉冲作用下，欲使Q n+1=1，则必须使（ b ）
a. D=0；
b. D=1。
6.如图所示D触发器构成'T触发器应该（ b ）
Q端与D端连接。
a. 将Q端与D端连接；
b. 将
7.将J-K触发器转换成D触发器，下图所示虚线框中应是（ b ）
a. 与门；
b. 非门；
c. 或门。
8.下图所示各触发器在CP脉冲作用下可改变原状态的翻转触发器是（ a ）
a. 图（a）；
b. 图（b）。
8、图(a) 图(b) 9、图(a) 图(b)
9.下图所示各触发器，在CP脉冲作用下，可保持的触发器是（ b ）
a. 图（a）；
b. 图（b）。
10.某触发器的状态转换图如图所示，该触发器应是（ c ）
a. J—K触发器；
b. 钟控R-S触发器；
c. D触发器。
11.某触发器的状态转换图如图所示，该触发器应是（ b ）
a. J—K触发器；
b. 钟控R-S触发器；
c. D触发器。
12. 某触发器的特性方程
n n n Q X Q X Q +=+1，该触发器应是（ c ）
a. D 触发器；
b. J-K 触发器；
c. T 触发器。
13. 电路如图所示，该触发器的初态为0，经2个CP 脉冲后，Q 端的状态应是（ a ）
a. Q n =0；
b. Q n =1。
14. 由2个D 触发器组成的电路如图所示，设定初态0012=Q Q ，经3个CP 脉冲作
用后，触发器的状态应是（ c ） a. 00；
b. 01；
c. 10；
d. 11。
三、判断题
1. 具有记忆功能的各类触发器是构成时序电路的基本单元。
（ √ ） 2. 基本R-S 触发器有0或1两种状态。
（ √ ） 3. 当1,0==D D S R 时无论触发器初态如何，触发器被置1。
（ × ）
4. 在CP 脉冲作用下，某触发器的功能如下表所示，该触发器定为D 触发器。（ √ ）
5.
在CP 脉冲作用下，某触发器的功能下表所示，该触发器定为R-S 触发器。（ × ）
3题表 4题表 7题图 6.
T ’触发器的特性方程为T Q n =+1；
（ × ）
D 触发器的特性方程为D Q n =+1。
（ √ ）
7. 某触发器的状态转换图如图所示，该触发器定为D 触发器。 （ √ ） 8.
主从J-K 触发器的D D S R 和是直接置0、置1端，欲从D S 端将该触发器置1，还必须有CP 脉冲的下降沿配合。
（ √ ）
9.
维持—阻塞D 触发器的直接置位、复位端),(D D S R 通常（不用时）要接高电平。（ √ ）
四、分析题
1、试完成下列各触发器的转换：
（1）将J-K 触发器转换成T 触发器。 （2）将D 触发器转换成T 触发器。
2、逻辑电路如图所示，D 触发器的状态表，并根据C 脉冲及D 的波形画出输出Q
的波形（设Q 的初始状态为“0”）。
C
D
Q
3、设负边沿JK触发器的初始状态为0，CP
、J、K信号如图所示，试画出Q端的波形。
四、分析题解答
1 （1）将J-K触发器转换成T触发器。（2）将D触发器转换成T触发器。
2
C
D
Q
3 波形图如下：
第六章自测题
一、填空题
1 数字逻辑电路常分为组合逻辑电路和时序逻辑电路两种类型。
2 时序逻辑电路是指任何时刻电路的稳定输出信号不仅与当时的输入信号有关，
而且与电路的初态有关。
3 时序逻辑电路由组合电路和存贮电路两大部分组成。
4 时序逻辑电路按状态转换的方式来分，可分为同步时序电路和异步时序电路
两大类。
5时序逻辑电路按输出的依从关系来分，可分为米利（Mealy）型电路和莫尔（Moore）型电路两种类型。
6同步时序电路有两种分析方法，一种是表格法；另一种是代数法。
7同步时序电路的设计过程，实为同步电路分析过程的逆过程。
8异步时序逻辑电路可分为脉冲异步时序电路和电平异步时序电路。
二、判断题
1 时序电路无记忆功能。（×）
2 从电路结构看，时序电路仅由各种逻辑门组成。（×）
3 从电路结构看，各类触发器是构成时序电路的基本单元。（√）
4 电路误入无效循环状态，在CP脉冲作用下，可以返回到有效循环的电路具有
自启动。（√）
5 同步时序电路的设计又称同步时序电路的综合。（√）
三、电路分析题
1逻辑电路如图所示，试分析该电路的逻辑功能。
2 逻辑电路如图所示；
1）写出时钟方程；2）写出驱动方程；3）求解状态方程；4）列写状态表；
5）已知C脉冲波形，画出输出Q0，Q1的波形，判断该计数器是加法还是减法？
是异步还是同步？（设Q
0，
Q
1的初始状态均为“00”）。
3 电路如图所示，试画出各点的波形。
波形图如下：
三、分析题解答
1
解答如下：
时钟方程：CP CP CP CP
===012 输出方程：n
n Q Q Y 21=驱动方程：⎪⎩⎪⎨⎧======n n n n
n
n Q K Q J Q K Q J Q K Q J 202001011212
求状态方程：JK 触发器的特性方程：n n n Q K Q J Q +=+1将各
触发器的驱动方程代入，即得电路的状态方程：
⎪⎩
⎪⎨⎧=+=+==+=+==+=+=+++n n n n n n n n n n n n n n n n n n
n n n n n n Q Q Q Q Q Q K Q J Q Q Q Q Q Q Q K Q J Q Q Q Q Q Q Q K Q J Q 202020000100101011111112121222212
计算、列状态表 画状态图、时序图
有效循环的6个状态分别是0～5这6个十进制数字的格雷码，并且在时钟脉冲
CP 的作用下，这6个状态是按递增规律变化的，即：
000→001→011→111→110→100→000→…所以这是一个用格雷码表示的六进制同步加法计数器。当对第6个脉冲计数时，计数器又重新从000开始计数，并产生输出Y ＝1。
2
1）CP 0=C ，（下降沿触发） CP 1=Q 0n
（下降沿触发）
2）
1,1,11000====K J K Q J n
3）
时触发翻转）到从触发）（外加触发沿的下降沿01(0111010Q Q Q Q Q n n n n ==++
状 态 表 波 形 图
0010000
0011111
2345
Q 1Q 0Q 0
Q 1
C
C
功能：4位二进制异步加法计数器
四、时序逻辑电路的综合
设计一个按自然态序变化的7进制同步加法计数器，计数规则为逢七进益，产生一个进位输出。
解：建立原始状态图：
因需用3位二进制代码，选用3个CP 下降沿触发的JK 触发器，分别用FF 0、FF 1、FF 2
表示。由于要求采用同步方案，故时钟方程略。
输出方程：
n
n Q Q Y 12=
⎪⎪⎩⎪⎪
⎨⎧+=+=+=+=+++n
n n n n n n
n n n n n n n n n n
n n n n Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q 2120112102101
100120102101
电路图如下：
检查电路能否自启动：将无效状态111代入状态方程计算：可见111的次态为有效状态000，电路能够自启动。
第七章自测题
一、填空题
1.计数种类繁多，若按计数脉冲的输入方式不同，可分为同步计数器，异步计
数器两大类。
2.按计数器进制不，可将计数器为二进制计器，十进制计数器，任意进制计数器。
3.按计数器数增减情况不同，可将计数器为加法计数器,减法计数器,可逆计数器
4.二进制计数器是逢二进一的，如果把n个触发器按一定的方式连接起来，可构
成n位二进制计数器。
5.一个十进制加法计数器需要由4个J-K触发器组成。
6.三位二进制计数器累计脉冲个数为23；四位二进制计数器累计脉冲个数为24。
7.寄存器可暂存各种数据和信息，从功能分类，通常将寄存器分为数码寄存器
和移位寄存器。
8.数码输入寄存器的方式有串行输入，并行输入；从寄存器输出数码的方式有
串行输出，并行输出。
二、选择题
1.有一组代码需暂时存放，应选用（ b ）
a. 计数器；
b. 寄存器。
2.清零后的四位移位寄存器，如果要将四位数码全部串行输入，需配合的CP脉
冲个数为（ c ）
a. 2；
b. 8；
c. 4。
3.构成同步二进制计数器一般应选用的触发器是（ c ）
a. D触发器；
b. R-S触发器；
c. J-K触发器。
4.用三个D触发器组成的扭环计数器有效循环状态数为（ b ）
a. 3个；
b. 6个；
c. 8个。
5.构成四位寄存器应选用（ b ）a. 2个触发器； b. 四个触发器。
6.某同步时序电路的状态转换图如图所示，该时序电路是（ a ）
a. 同步五进制计数器；
b. 同步四进制计数器；
c. 同步八进制计数器。
三、判断题
1 具有移位功能的寄存器，称为移位寄存器。 （ √ ）
2 数码寄存器，只具有寄存器数码的功能。 （ × ）
3 所谓计数器就是具有计数功能的时序逻辑电路。 （ √ ）
4 计数器可以作分频器。 （ √ ）
5 计数器具有定时作用。
（ √ ） 6 三位二进制加法计数器，最多能计6个脉冲信号。
（ × ） 7 通常将二进制计数器与五进制计数器上串，可得到十进制计数器，若将十进制计数器与六进制计数器相串，可得十六进制计数器。 （ × ） 8 同步二进制计数器是构成各种同步计数器的基础，适当修改激励方程，则可得到各种同步N 进制计数器。
（ √ ）
9
几个D 触发器组成的环形计数器，有效循环状态为2n 。
（ × ）
四、电路分析题
1 逻辑电路如图所示，试画出该电路的波形图。
解答如下：
时钟方程：CP CP
=0，01Q CP =，12Q CP =，下降沿触发翻转 输出方程：
n
n n Q Q Q C 012= 驱动方程：⎪
⎩⎪
⎨⎧======111221100K J K J K J ，所以3个触发器都应接成T ＇型。
画状态图、时序图
2 二进制异步计数器之间有何连接规律？
连接规律如下：
3 简述同步计数器和异步计数器的性能评价。
答：1）与异步计数器相比，同步计数器的电路结构要复杂得多；2）同步计数器的各触发器受到同一时钟脉冲控制，决定各触发器状态的条件（J、K状态）也是并行产生的，所以该计数器的最端输入脉冲的周期为一级触发器延迟时间，与异步计数器比较，其速度提高了很多；3）由于各个触发器的状态几乎是同时改变的，在译码显示时，不易产生差错；4）在同步计数器中，由于全部触发器都由同一个脉冲源来驱动，要求脉冲源具有较大的功率。
4 分析下图为几进制？
答：该电路为一个12进制计数器。
5 下图是几进制计数器?
答：该电路为8进制计数器。
五、时序电路的综合
用7490设计一个37进制的计数器。
附：7490的功能端：
解：逻辑电路的综合
第八章自测题
一、选择题
1 只读存储器ROM的功能是（ A ）。
A 只能读出存储器的内容，且掉电后仍保持
B 只能将信息写入存储器
C 可以随机读出或存入信息
D 只能读出存储器的内容，且掉电后信息全丢失
2. 将1K´4ROM扩展为8K´8ROM需要1K´4ROM（ C ）。
A. 4片
B. 8片
C. 16片
D. 32片
3 16K´8RAM，其地址线和数据线的数目分别为（ D ）。
A 8条地址线，8条数据线 B. 10条地址线，4条数据线
C. 16条地址线，8条数据线
D. 14条地址线，8条数据线
4 PLA的特点是（ A ）。
A 与、或阵列均可编程
B 与阵列可编程，或阵列不可编程
C 与阵列不可编程，或阵列可编程
D 与、或阵列均不可编程
5 存储器的两个重要指标是（ D ）。
A 速度与时延
B 功耗与集成度
C 容量与价格
D 存储容量和存取时间
6 下面说法错误的是（ B ）。
A I2L电路具有较小的功耗时延积
B 双极型电路的优点是功耗小，集成度高，但速度慢
C MOS存储器有PMOS、NMOS和CMOS三种7 下面说法错误的是（ C ）。
A RAM分为静态RAM和动态RAM
B RAM指在存储器中任意指定的位置读写信息
C 译码电路采用CMOS或非门组成
8 下面说法错误的是（ A ）。
A ROM属于同步时序电路
B ROM可分为掩膜ROM、PROM和EPROM
C 静态和动态RAM都具有易失性9 下面说法错误的是（ A ）。
A 掩膜ROM只能改写有限次
B PROM只能改写一次
C EPROM可改写多次
10 下面说法错误的是（ A ）。
A RAM是一种组合逻辑电路，具有记忆功能
B 静态RAM用触发器记忆数据
(完整版)数字电路试题汇总
逻辑门电路(158） 一、填空题3。1 4．3。1。 1。与门是反向逻辑门. （× ） 2.或非门是反向逻辑门. (√ ) 3.当一个逻辑门被禁止时,它被激活，允许将一个信号传到输出端.（× ） 4.当一个二输入与门被一个输入端的逻辑0信号禁止时，它的另一个输入端将成 为无关输入。（ √ ） 5.逻辑门对与门而言是一个 禁止信号 6.逻辑门对与门而言是一个 使能信号 7.对于一个二输入或非门而言，如果A =0，B =1,则输出电平应该是输入 逻辑0 8.数字电路中的三极管在（ ）区只是一种过渡状态。 放大区 9。影响二极管开关速度的主要因素是由于（ ）时间的存在。 P N 结内部结电容 10.正逻辑或门可以是负逻辑（ ）门电路. 与 11。在数字电路中，晶体三极管工作在（ ）状态。 开关 12。正逻辑的约定是高电平为0，低电平为1 。 （× ） 13.用双极性三极管组成开关电路其饱和工作状态的条件是（ A ）。 A 。β/I I CS B > B.V V BE 6.0= C. I I C B < D 。 I I B ceo ≤ 14.在数字电路中,高电平代表逻辑“1”状态,低电平代表逻辑“0"状态。 （×） 15.与条件语句中至少需要( ）个条件。2 16.或条件语句中至少需要（ )个条件。2 17.4输入与门有（）种可能的输入状态组合。16 18.对于5输入与门，其真值表有（）行.32 19.与门使用矩形符号表示时，其标志符是()。& 20.对于4输入或门而言,有（）种可能的输入状态组合.16 21.5输入或门的真值表有（)列。5
22.或门使用矩形符号表示时，其标志符是（）。≥1 23.非门有（）个输入.1 24.非门使用矩形符号表示时,其标志符是（）.1 25.与逻辑门相关的两种错误是（）。开路或短路 26.I C中常见的内部错误是(）。开路 27。如果向与非门输入数字波形，则什么情况下输出为低电平？ 答案：当所有输入都是高电平时，与非门输出为低电平。 28.对于5输入的与非门，有（）种可能的输入状态组合。32 29.对于4输入与非门，其真值表有（）列。5 30。对于8输入与非门，所有可能的输入状态组合有（）组输入状态能够输出低电平.一组 31.什么情况下或非门的输出为逻辑低电平? 答案：只要有一个或多个输入为高电平，则或非门输出为低电平32。对于4输入的或非门，有（）种可能的输入状态组合。16 33。对于5输入与或非门，其真值表有（）行。32 34.如果向或非门输入数字波形，则什么情况下输出为低电平？ 答案：任有一个输入波形为高电平时,或非门输出为低电平。 35.或门和非门应该如何连接才能搭建出或非门？ 答案：把或非门的输出端接到非门的输入端 36。如何正确连接未使用的与非门输入？ 答案：通过上拉电阻将未使用的与非门输入接到V C C. 37.如何正确连接未使用的或非门输入? 答案:将未使用的或非门输入接到地。 38.什么是“上拉"电阻？ 答案：上拉电阻是将某点与V C C连接起来的电阻,它使得该点为高电平。 39。I C门中较常见的是（）。开路 40.T T L或非门和或门相比,两者开路输入导致的输出不同。（√） 41.与非门输入短路到地时，会对其输出产生何种影响? 答案与非门输入短路到地时，输出总是高电平。 42.或非门输入短路到地时，会对其输出产生何种影响? 答案：输出取决于其它输入。 43.或非门输入直接连接到V CC时，会对其输出产生何种影响？ 答案：输出总是低电平. 44.满足（）时，与非门输出为低电平。所有输入都是高电平 45.满足(D)时,或非门输出为低电平。 A.一个输入为高电平 B.所有输入都是低电平
数字电路基础试题及答案
数字电路基础试题及答案 一、单选题 1.下列关于数字电路和模拟电路的叙述中，正确的是 A、处理数字信号的电路称为模拟电路 B、处理模拟信号的电路称为数字电路 C、数字电路和模拟电路的分析方法相同 D、数字电路中工作的三极管不是工作在饱和区，就是截止区【正确答案】：D 2.二进制数11010转换为十进制数为 A、32 B、21 C、26 D、33 【正确答案】：C https://www.360docs.net/doc/2e19373292.html,4011是 A、四2输入或非门 B、四2输入与非门 C、四2输入与门 D、四2输入或门 【正确答案】：B https://www.360docs.net/doc/2e19373292.html,4001是
A、四2输入或非门 B、四2输入与非门 C、四2输入与门 D、四2输入或门 【正确答案】：A 5.逻辑功能为“有0出1，有1出0”的门电路是 A、与门 B、或门 C、非门 D、与或门 【正确答案】：C 6.TTL集成门电路的输入端需通过( )与正电源短接。 A、电阻 B、电容 C、电感 D、负电源 【正确答案】：A https://www.360docs.net/doc/2e19373292.html,4001和CC4011都是采用的14引脚( )封装双列直插式。 A、塑 B、金 C、纸 D、硅胶
【正确答案】：A 8.在数字信号中，高电平用逻辑1表示，低电平用逻辑0表示，称为 A、正逻辑 B、1逻辑 C、负逻辑 D、0逻辑 【正确答案】：A 9.十进制数码18用8421BCD码表示为 A、10010 B、100010 C、00011000 D、01110111 【正确答案】：C 10.已知逻辑函数，与其相等的函数为 A、 B、 C、 D、 【正确答案】：D 11.8421BCD码0001 0100表示的十进制数码为 A、12 B、14
数字电路检测题
一、填空题 1、（153）10=（10011001 ）2。 2、（123）10=（ 1111011 ）2。 3、（103）10=（ 1100111 ）2。 4、（100001100001）8421BCD =（ 861 ）10。 5、（01011001）8421BCD =（ 59 ）10。 6、（28）10=（ ）8421BCD 。 7、（69）10=（ ）8421BCD 。 8、（1996）10=（ ）8421BCD 。 9、（101010）2=（ 42 ）10。 10、（111000）2=（ 56 ）10。 11、8421BCD 码各位的权分别是 8421 。 12、四位二进制数码可以编成 16 个代码，用这此代码表示0~9十进制数的十个数码（字），必须去掉 6 个代码。 二、选择题 1. 三位二进制数码可以表示的状态有（ c ） a. 4种； b. 8种； c. 16种。 2. 对于灯亮而言，总开关和台灯上开关的逻辑关系为（ a ） a. 与逻辑； b. 或逻辑； c. 非逻辑。 3. 信号的周期T 与频率f 的关系是（ c ）。 a. f T π2= b. T=f π21 c. T=f 1 4. 信号的角频率ω与频率f 的关系是（ b ）。 a. f ω21= b. f πω2= c. f 1=ω 5. 十进制数25转换为二进制数为（ d ）。 a. 110001 b. 10111 c. 10011 d. 11001 6. 十进制数77转化为8421BCD 码为（ c ）。 a. 1100001 b.1110111 c. 01110111 d.1001101 7. BCD 代码为（100011000100）表示的数为(594)10，则该BCD 代码为（ c ）。 a. 8421BCD 码 b.余3BCD 码 c. 5421BCD 码 d. 2421BCD 码 8. BCD 代码10000001表示的数为(121)8,则该BCD 代码为（ a ）。 a.8421BCD 码 b.余3BCD 码 c. 5421BCD 码 d. 2421BCD 码 三、判断题 1. BCD 码即8421码。 （ × ） 2. 八位二进制数可以表示256种不同状态。 （ √ ） 3. 二进制编码只能有于表示数字。 （ × ） 4. 逻辑电路的输出变量与其输入变量之间为一定的逻辑关系。 （ √ ） 5. 逻辑变量的取值可以是任意种。 （ × ） 6. 十进制数只能用8421BCD 码表示。 （ × ） 7. 任何一个十进制整数都可以用一个任意进制的数来表示。 （ √ ） 8. 四位二进制数码有16种组合，其中任意10种组合均可以对应表示十进制数中的十个数码（字）。 （ √ ） 9. 在数字电路中，数码是通过电路或元件的状态来表示的。 （ √ ） 10. 二进制数1001和二进制代码1001都表示十进制数9。 （ × ）
(完整版)数字电路试题及参考答案
《数字电路》试卷及答案 一、【单项选择题】 ( 本大题共20 小题，每题 2 分，共40 分) 在每题列出的四个选 项中只有一个选项是切合题目要求的，请将正确选项前的字母填在答题卷相应题号处。 1、关于钟控 RS触发器，若要求其输出“ 0”状态不变，则输入的RS信号应为（ A）。 [A] RS=X0[B] RS=0X[C] RS=X1[D] RS=1X 2、以下各电路中，（ B）能够产生脉冲准时。 [A]多谐振荡器[B]单稳态触发器 [C]施密特触发器[D]石英晶体多谐振荡器 3、以下逻辑电路中为时序逻辑电路的是（C）。 [A]变量译码器[B]加法器[C]数码存放器[D]数据选择器 4、同步时序电路和异步时序电路比较，其差别在于后者（B）。 [A]没有触发器[B]没有一致的时钟脉冲控制 [C]没有稳固状态[D]输出只与内部状态相关 5、当用专用输出构造的PAL设计时序逻辑电路时，一定还要具备有（A）。 [A]触发器[B]晶体管[C] MOS 管[D]电容 6、能将输出端直接相接达成线与的电路有（C）。 [A] TTL 与门[B]或门[C]三态门[D]三极管非门 7、 TTL 与非门的剩余脚悬空等效于（A）。 [A] 1[B] 0[C] Vcc[D] Vee 8、以下哪一条不是除去竟争冒险的举措（B）。 [A]接入滤波电路[B]利用触发器[C]加当选通脉冲[D]改正逻辑设计 9、主从触发器的触发方式是（D）。 [A] CP=1[B] CP上涨沿[C] CP 降落沿[D]分两次办理 10、组合型 PLA 是由（ A）组成。 [A]与门阵列和或门阵列[B]一个计数器 [C]一个或阵列[D]一个存放器 11、以下四个数中，最大的数是（B）。 [A] (AF) 16[B] (001010000010)8421BCD [C] (10100000) 2[D] (198) 10 12、触发器有两个稳态，储存8 位二进制信息要（B）个触发器。 [A] 2[B] 8[C] 16[D] 32 13、以下门电路属于双极型的是（A）。 [A] OC 门[B] PMOS[C] NMOS[D] CMOS 14、用异步 I/O 输出构造的 PAL 设计逻辑电路，它们相当于（A）。 [A]组合逻辑电路[B]时序逻辑电路 [C]储存器[D]数模变换器
(完整word版)《数字电路基础》单元测试题
《数字电路基础》单元测试题 （总分：100分时间：90分钟） 班级姓名成绩 一、填空题（每空1分，共30分） 1、数字电路的晶体管和场效应管一般工作在和状态。 2、二进制转换：（215）D =（）B =( )H; (11011)B =( )D; (ABC)H =( )B 3、（11010111）H的按权展开式为， 读作。 4、在数字系统中，各种数字、字符、文字、字母等通常用二进制数码或十六进 制数码来表示，这种数码称为他们的。 5、BCD码是用位二进制码代替一位十进制数码0-9，然后按十进制的次序排列。 6、（001001010110）BCD =（）D。 7、ASCII码称为，它是用位二进制码表示。 8、基本逻辑关系有、、三种。 9、在所有门电路中有且只有门电路只有一个输入端，其余门电路至少有两 个输入端。 10、与非门的逻辑功能是。 11、TTL集成逻辑门电路由组成，其STTL是指；CMOS 集成逻辑门电路由组成，其中HCMOS是指。12、集成电路管脚序号的判断方法是：将正面向，从处开始， 按方向依次读取序列号。 13、集成逻辑门电路在使用时一般不让多于的输入端悬空，以防干扰信号引入。 多于的输入端的处理：对与门、与非门的多于输入端接，对或门、或非门的多于输入端接。 14、逻辑代数列真值表时，若有n个输入端，一般画列行。 15、当A=0，B=1，C=0时，逻辑函数式A (+ Y) =的值为。 B AB C 二、选择题（每题2分，共20分） 16、下列各进制数，表示错误的是（）。 A、(101)B B、(101)D C、(102)B D、（102）D 17、下列各式中，正确的是（）。 A、(11)B =（11）D B、10101=24+22+20 C、(1101)B –(111)B=(6)D D、（1）B +(0)B =（10）B 18、数字逻辑电路中的0和1不能代表（）。 A、器件的状态 B、电平的高低 C、脉冲的有无 D、数量大小 19、“有1出0，全0出1”属于（）。 A、与逻辑 B、或逻辑 C、与非逻辑 D、或非逻辑 20、下图中能实现A Y的是（）。 =
数字电路试题及答案
数字电路试题 一、单项选择题 1、以下代码中为无权码的为 〔 〕 A . 8421BCD 码 B . 5421BCD 码 C . 余三码 D .2421BCD 码 2、图示逻辑电路的逻辑式为 〔 〕 A ．F=C B A ++ B ．F= C B A ++ C ．F=C B A D ．F=ABC 3、以下关于异或运算的式子中，不正确的选项是 〔 〕 A ．0A A =⊕ B ． 1A A =⊕ C ．A 0A =⊕ D ．A 1A =⊕ 4、一个n 变量的逻辑函数应该有 个最小项 〔 〕 A ．n B ．n 2 C ．n 2 D ．2 n 5、假设编码器中有50个编码对象，那么要求输出二进制代码位数为 位。 〔 〕 A .5 B .6 C .10 D .50 6、在以下逻辑电路中，不是组合逻辑电路的是 。 〔 〕 A .译码器 B .编码器 C .全加器 D .存放器 7、欲使JK 触发器按01 =+n Q 工作，可使JK 触发器的输入端 。 〔 〕 A .1==K J B .Q J =，Q K = C .Q J =，Q K = D .0=J ，1=K 8、同步时序电路和异步时序电路比拟，其差异在于两者 。 〔 〕 A .没有触发器 B .是否有统一的时钟脉冲控制 C .没有稳定状态 D .输出只与内部状态有关 9、8位移位存放器，串行输入时经 个脉冲后，8位数码全部移入存放器中。 〔 〕 A .1 B .2 C .4 D .8 10、555定时器D R 端不用时，应当 。 〔 〕 A .接高电平 B .接低电平 C .通过F μ01.0的电容接地 D .通过小于Ω500的电阻接地 二、填空题 1、当传送十进制数5时，在8421奇校验码的校验位上值应为 。 2、()10＝〔 〕2＝〔 〕8＝〔 〕16 3、用反演律求函数D A D C ABC F ++=的反函数〔不用化简〕=F 。 4、消除竟争冒险的方法有 、 、 等。 5、触发器有 个稳态，存储8位二进制信息要 个触发器。 1 ＆ A B C F 11
(完整版)数字电路的期末试题及答案
数字电路的期末试题 一、客观题：请选择正确答案，将其代号填入（）内；（本大题共10小题，每空2分，共20分） ⒈当某种门的输入全部为高电平，而使输出也为高电平者，则这种门将是： A．与非门及或非门； B．与门及或门； C．或门及异或门； D．与门及或非门．（ B ） ⒉在如下所列4种门电路中，与图示非门相等效的电路是：（ B ） ⒊已知，则函数F和H的关系，应是：（ B ） A．恒等； B．反演； C．对偶； D．不确定． ⒋若两个逻辑函数恒等，则它们必然具有唯一的：（A） A．真值表； B．逻辑表达式； C．电路图； D．逻辑图形符号． ⒌一逻辑函数的最小项之和的标准形式，它的特点是：（C） A．项数最少； B．每个乘积项的变量数最少； C．每个乘积项中，每种变量或其反变量只出现一次； D．每个乘积项相应的数值最小，故名最小项． ⒍双向数据总线可以采用（ B ）构成。 A．译码器； B．三态门； C．与非门； D．多路选择器． ⒎在下列逻辑部件中，不属于组合逻辑部件的是（ D ）。 A．译码器； B．编码器； C．全加器； D．寄存器． ⒏八路数据选择器，其地址输入端（选择控制端）有（ C ）个。
A．8个 B．2个 C．3个 D．4个 ⒐为将D触发器转换为T触发器，如图所示电路的虚线框内应是（ D ）。 A．或非门 B．与非门 C．异或门 D．同或门 ⒑为产生周期性矩形波，应当选用（ C ）。 A．施密特触发器 B．单稳态触发器C．多谐振荡器 D．译码器 二、化简下列逻辑函数（每小题5分，共10分） ⒈用公式法化简逻辑函数： ⒉用卡诺图法化简逻辑函数：Y(A,B,C,D)=∑m(2 ,3,7,8,11,14) 给定约束条件为m0+m5+ m10+m15=0 三、非客观题(本题两小题，共20分) ⒈如图所示为三输入变量的或门和与门的逻辑图。根据两种不同的输入波形(见图b)，画出Y1、Y2的波形。（本题共8分,每个Y1、Y2各 2分） 解
数字电路习题库
数字电路习题库 1.单元习题库及答案 第一章（选择、判断共20题）一、选择题 1．以下代码中为无权码的为。 a.8421bcd码 b.5421bcd码 c.余三码 d.格雷码2．以下代码中为恒权码的为。 a.8421bcd码 b.5421bcd码 c.余三码 d.格雷码3．一位十六进制数可以用位二进制数 去则表示。a.１b.２c.４d.164．十进制数25用8421bcd码则表示为。 a.10101 b.00100101 c.100101 d.101015．在一个8位的存储单元中，能够存储的最大 无符号整数是。a.（256）10b.（127）10c.（ff）16d.（255）106．与十进制数（53.5）10等值的数或代码为。 a.(01010011.0101)8421bcd b.(35.8)16 c.(110101.1)2 d.(65.4)87．矩形脉冲信号的 参数存有。 a.周期 b.占空比 c.脉宽 d.扫描期8．与八进制数(47.3)8等值的数为： a.(100111.011)7.3) 2b.(27.6)16c.(216d.(100111.11)29.常用的bcd码有。 a.奇偶校验码 b.格雷码 c.8421码 d.余三码 10．与模拟电路相比，数字电路主要的优点有。 a.难设计 b.通用性弱 c.保密性不好 d.抗干扰能力弱 二、判断题（正确打√，错误的打×）1.方波的占空比为0.5。（）2.8421码1001 比0001大。（） 3.数字电路中用“1”和“0”分别则表示两种状态,二者并无大小之分后。（）4．格 雷码具备任何相连码只有一位码元相同的特性。（）5．八进制数（18）8比十进制数（18）10大。（） 6．当传送十进制数5时，在8421奇校验码的校验位上值应为1。（7．在时间和幅度上都断续变化的信号是数字信号，语音信号不是数字信号。（） 8．充电电流的公式为：q=tw/t，则周期t越大充电电流q越大。（）9．十进制数（9）10比十六进制数（9）16大。（）
数字电路试题及答案完整版
数字电路试题及答案 HEN system office room 【HEN16H-HENS2AHENS8Q8-HENH1688】
1）“0”的补码只有一种形式。 （√ ） 2）卡诺图中，两个相邻的最小项至少有一个变量互反。 （√ ） 3）用或非门可以实现3种基本的逻辑运算。 （√ ） 4）三极管饱和越深，关断时间越短。 （X ） 5）在数字电路中，逻辑功能相同的TTL 门和CMOS 门芯片可以互相替代使用。 （X ） 6）多个三态门电路的输出可以直接并接，实现逻辑与。 （X ） 7）时钟触发器仅当有时钟脉冲作用时，输入信号才能对触发器的状态产生影响。 （√ ） 8）采用奇偶校验电路可以发现代码传送过程中的所有错误。 （X ） 9）时序图、状态转换图和状态转换表都可以用来描述同一个时序逻辑电路的逻辑功能，它们之间可以相互转换。 （√ ） 10）一个存在无效状态的同步时序电路是否具有自启动功能，取决于确定激励函数时对无效状态的处理。 （√ ） 二．选择题（从下列各题的备选答案中选出1个或多个正确答案，将其填在括号中。共10分） 1． 不能将减法运算转换为加法运算。 （ A ） A ．原码 B ．反码 C ．补码 2．小数“0”的反码可以写为 。 （AD ） A ．...0 B ．...0 C ．...1 D ． (1) 3.逻辑函数F=A ⊕B 和G=A ⊙B 满足关系 。 （ABD ） A ．F=G B ．F ’＝G C ．F ’＝G D ．F ＝G ⊕1 4．要使JK 触发器在时钟脉冲作用下，实现输出n n Q Q =+1，则输入端信号应为 。 （B ） A ．J ＝K ＝0 B ．J ＝K ＝1 C ．J ＝1，K ＝0 D ．J ＝0，K ＝1 5．设计一个同步10进制计数器，需要 触发器。 （B ） A ．3个 B ．4个 C ．5个 D ．10个 三．两逻辑函数BCD A D C BC CD B D C A AB F ++++=)(1，D C D B A F ⊕⊕=2，求两者的关系。（10分） 解：两函数相等，∑（0，3，4，7，11，12）
数字逻辑电路试题及答案
数字逻辑电路试题及答案 一、填空题（每空1分,共10分） 1．数字电路分为两大类，分别是组合逻辑电路和时序逻辑电路。 2．2006个1连续异或的结果是__0___；而2007个1连续同或的结果是__1__． 3．已知某函数F的反函数为，则其原函数F= ；而F的对偶函数则为F*= 。 4．试将函数，写成标准的积之和形式，即（0，1，2，4，5，6，8，9，10 ）． 5．逻辑代数中的三种基本逻辑运算是与、或、非。 6．1个触发器可以存放 1 位二进制数，它具有记忆功能。 二、选择题（每小题2分,共10分） 1．已知某电路的输入A、B和输出Y的波形如下图所示，该电路实现的函数表达式为 D 。 (A)A⊙B (B)A?B (C) (D)
2．用0，1两个符号对100个信息进行编码，则至少需要 B 。 (A)8位(B) 7位(C) 9位(D) 6位 3.下列电路中属于组合电路的是 D 。 (A)集成触发器(B)多谐振荡器 (C)二进制计数器(D)3—8译码器 4.下列电路中只有一个稳定状态的是 C 。 (A)集成触发器(B) 施密特触发器 (C)单稳态触发器(D) 多谐振荡器 5.为产生周期性矩形波，应当选用 C 。 (A) 施密特触发器(B) 单稳态触发器 (C) 多谐振荡器 (D) 译码器 三、逻辑函数化简（共10分） 用卡诺图法化简下列逻辑函数，结果为最简与或式。(每题5分，共10分) ．
解： 四、分析题（共45分） １．（本题10分）写出下图的逻辑表达式和真值表，并化简为最简与或表达式。 ⒉列真值表：（2分）
2. （本题10分）试对已给器件，在所示输入波形CP、D、及作用下，画其输出波形Q及．假设电路初态Q（0）=1，且不计传输延迟 解： ３．(本题10分) 试分析图示时序电路，列出状态转换表及全状态转换图，说明电路功能，并分析能否自启动，设初始状态为00。 解：⑴写激励方程(2分) J1=Q0n，，K1=K0=1， ⑵写状态方程(2分) ， ) ⑶列全状态转换表(2分) ⑷画全状态转换图(2分
数字电路试题及答案
数字电路试题及答案 数字电路试题及答案 用数字信号完成对数字量进行算术运算和逻辑运算的电路称为数字电路，或数字系统。下面就是小编整理的数字电路试题及答案，一起来看一下吧。 数字电子技术基础试题及答案 一、单项选择题(每小题1分，共10分) 1、以下描述一个逻辑函数的方法中，( )只能唯一表示。 A.表达式 nbsp; B.逻辑图 nbsp; C.真值表 D.波形图 2、在不影响逻辑功能的情况下，CMOS与非门的多余输入端可( )。 A.接高电平 B.接低电平 nbsp; C.悬空 nbsp; D.通过电阻接地 3、一个八位二进制减法计数器，初始状态为00000000，问经过268个输入脉冲后，此计数器的状态为( )。 A.11001111 B.11110100 C.11110010 D.11110011 4、若要将一异或非门当作反相器(非门)使用，则输入端A、B端的连接方式是( )。 A.A或B中有一个接“1” B.A或B中有一个接“0” C.A和B并联使用 nbsp; D.不能实现 5、在时序电路的状态转换表中，若状态数N=3，则状态变量数最少为( nbsp;)。 A.16 B.4 C.8 D.2 6、下列几种TTL电路中，输出端可实现线与功能的.门电路是( )。 A.或非门 B.与非门 C.异或门 D.OC门 7、下列几种A/D转换器中，转换速度最快的是( )。 A.并行A/D转换器 nbsp; B.计数型A/D转换器 C.逐次渐进型A/D转换器 D.双积分A/D转换器 8、存储容量为8K×8位的ROM存储器，其地址线为( )条。 A.8 B.12 C.13 D.14 9、4个触发器构成的8421BCD码计数器，共有( )个无效状态。
数字电路第01-04章在线测试答案
数字电路第01-04章在线测试答案 (共14页) --本页仅作为文档封面，使用时请直接删除即可-- --内页可以根据需求调整合适字体及大小--
《数字电路》第01章在线测试 《数字电路》第01章在线测试剩余时间：59:54 答题须知：1、本卷满分20分。 2、答完题后，请一定要单击下面的“交卷”按钮交卷，否则无法记录本试卷的成绩。 3、在交卷之前，不要刷新本网页，否则你的答题结果将会被清空。 第一题、单项选择题（每题1分，5道题共5分） 1、将下面的二进制数转换为等值的十进制数：（01101）2 A、10 B、13 C、15 D、17 2、逻辑函数的基本运算有与、或和 A、与或 B、非 C、同或 D、异或 3、在一个函数中，将其中的与“·”换成或“+”，所有的或“+”换成与“·”；“0”换成“1”，“1”换成“0”；原变量换成反变量，反变量换成原变量。这个规则称为 A、反演规则 B、代入规则 C、摩根规则 D、取消规则 4、逻辑函数式通常指的是把逻辑函数的输入、输出关系写成()等的组合式。 A、异或 B、最大项 C、与、或、非 D、同或 5、将最小项各用一个小方格表示，并按一定规则(几何相邻的也逻辑相邻)排列，这样的图形称为 A、逻辑图 B、最小项 C、最大项 D、卡诺图 第二题、多项选择题（每题2分，5道题共10分） 1、数字逻辑中常用的数制有 A、二进制 B、八进制 C、十进制 D、十六进制 E、五十进制 F、一百进制 2、逻辑函数的基本规则（定理）包括 A、代入规则 B、反演规则 C、最小规则 D、对偶规则 E、最大规则 3、卡诺图具有下面哪些特点 A、每个方格内至少包含两个最小项 B、几何相邻的最小项，逻辑上也相邻 C、几何相邻的情况包括相接(紧挨着) D、是上下、左右均闭合的图形 E、几何相邻的情况包括相对(任一行或任一列的两头) 4、画卡诺图时遵循的原则包括
数字电路基础知识考核试题及答案
数字电路基础考核试题 一、选择题 1. 二进制数10101转换为十进制数后为（）[单选题] * 2. 逻辑函数式D+D，简化后结果是（）[单选题] * 3. 一位十六进制数可以用二进制数来表示，需要二进制的位数是（）[单选题] * 4. 当决定某个事件的全部条件都具备时，这件事才会发生。这种关系称为（）[单选题]
5. 010*********的8421码为（）[单选题] * 6. 4位二进制数可用十六进制数来表示，需要十六进制的位数是（）[单选题] * 7. 8421BCD码用4位二进制数表示十进制数的位数是（）[单选题] * 8. 在数字电路中，不属于基本逻辑门是（）[单选题] *
9. 如图所示门电路，电路实现的逻辑式Y= [单选题] * 10. 如图所示的波形图表示的逻辑关系是（） [单选题] * 11. 异或门F=A⊕B两输入端A、B中，A=1，则输出端F为（）[单选题] *
12. 下列表所示的真值表完成的逻辑函数式为（） [单选题] * 13. 当A=B=0时，能实现F=1的逻辑运算是（）[单选题] * 14. 八位二进制数能表示十进制数的最大值是（）[单选题] *
15. 将(01101)2转换为十进制数为（）[单选题] * 16. 逻辑函数式Y=A+A，化简后的结果是（）[单选题] * 17. 逻辑函数式Y=EF+E\+F\的逻辑值为（）[单选题] * 18. 以下表达式中符合逻辑运算法则的是（）[单选题] * 19. 当逻辑函数有n个变量时，取值组合有（）[单选题] *
20. 二进制数码为(11101)，则对应的十进制数为（）[单选题] * 21. 下列说法中与BCD码的性质不符的是（）[单选题] * 22. 数字信号和模拟信号的不同之处是（）[单选题] * 23. “与非”运算的结果是逻辑“0”的输入是（）[单选题] *
数字电路习题及参考答案
数字电路习题及参考答案2 单项选择题 1.下列电路属于组合逻辑电路的是（）。 A、全加器 B、寄存器 C、计数器 D、触发器 答案：A 2.若所设计的编码器是将31 个一般信号转换成二进制代码，则输出应是一组 N=（）位的二进制代码。 A、3 B、4 C、5 D、6 答案：C 3.对TTL与非门多余输入端的处理，不能将它们（）。 A、与有用端连在一起 B、悬空 C、接高电平 D、接地 答案：D
4.如果要判断两个二进制数的大小或相等，可以使用（）电路。 A、译码器 B、编码器 C、数据选择器 D、数据比较器 答案：D 5.主从JK触发器是在（）。 A、CP下降沿触发 B、CP上升沿触发 C、CP=1的稳态下触发 D、与CP无关 答案：A 6.当优先编码器的几个输入端（）出现有效信号时，其输出端给出优先权较 高的输入信号的代码。 A、同时 B、先后 C、与次序无关 答案：A 7.多位数值比较器比较两数大小顺序是（）。 A、自高而低 B、自低而高 C、两种顺序都可以
D、无法判断 答案：A 8.在大多数情况下，对于译码器而言（）。 A、其输入端数目少于输出端数目 B、其输入端数目多于输出端数目 C、其输入端数目与输出端数目几乎相同 答案：A 9.将BCD代码翻译成十个对应的输出信号的电路有（）个输入端。 A、3 B、4 C、5 D、6 答案：B 10.下列选项不能消除竞争冒险的是（）。 A、接入滤波电容 B、引入选通脉冲 C、改变输入信号 D、修改逻辑设计 答案：C 11.同步触发器的同步信号为零时，现态为1，次态为（）。 A、无法确定 B、0
C、1 D、以上说法都不对 答案：C 12.对同一逻辑门电路，分别用正逻辑与负逻辑表示，则满足（）关系。 A、对偶 B、互非 C、相等 D、无任何关系 答案：A 13.由与非门构成的基本R、S触发器输入端，则约束条件为（）。 A、RS=1 B、R+S=0 C、RS=0 D、R+S=1 答案：C 14.下列电路中，不属于组合逻辑电路的是（）。 A、译码器 B、计数器 C、编码器 D、数据分配器 答案：B 15.32位输入的二进制编码器，其输出端有（）位。
数字逻辑电路试卷(附答案)
1．逻辑函数的两种标准形式分别为。 2．将2004个“1”异或起来得到的结果是（0）。 3．半导体存储器的结构主要包含三个部分，分别是（译码器）、（存储阵列）、（控制逻辑）。 4．A/D转换的四个过程是采样、保持、量化和（编码），其中采样脉冲的频率要求至少是模拟信号最高频率的（2）倍。 5．8位D/A转换器当输入数字量10000000为5v。若只有最低位为高电平，则输出电压为（5/128）v；当输入为10001000，则输出电压为（5*136/128）v。 6．就逐次逼近型和双积分型两种A/D转换器而言，（双积分型）的抗干扰能力强，（逐次逼近型）的转换精度高。 7．（61. 5)10 == (3D.8)16 = (10010001.1000)5421BCD； 8．已知某74ls00为2输入4与非门，I OL=22mA，I OH=2mA，I IL=2mA，I IH=40μA，则其低电平输出的扇出系数N OL=（11），其高电平输出的扇出系数N OH=（50）； 9．函数的最小项表达式为F=（4.5.7），最大项表达式为（0.1.2.3.6） 10. 根据对偶规则和反演规则，直接写出的对偶式和反函数， Fd =（)，=()； 11． 12．已知X=（-17），则X的8位二进制原码为（10001001），其8位二进制补码为（11110111）； 13．T' 触发器的次态方程是（Qn+1 = ~Qn）； 14．D触发器的次态方程是（）； 15．根据毛刺的不同极性，可以将逻辑险象分为0型险象和1型险象，对于一个逻辑表达式，若在给定其它变量适当的逻辑值后，出现F= （）的情形，则存在1型险象；
《数字电路》第一章测试题
《数字电路》第一章测试题 班级： 姓名： 学号 ： 成绩： 一、填空题（每空1分，共30分） 1. 模拟信号与数字信号的区别是：模拟信号的时间是 的，数值是 的；数字信号 的时间是 的，数值是 的。 2. 一般地，数字信号的高电平用逻辑 表示，低电平用逻辑 表示。 3. 常见的脉冲波形有 、 、 。 4. 脉冲波形的上升时间和下降时间的单位是 。某矩形波的周期T = 0.05s ，那么它的频 率是 。某矩形波的周期T = 0.02s ，脉宽t w = 0.005s ，那么它的占空比D = 。 5. 逻辑电路是输入和输出有 关系的多输入 输出的 电路。 6．二进制数只有 和 两个数码，其计数的基数是 。 7. ()2=( )10=( )16。 (39)10=（ 2=( )16。 (25)10=（ ）8421BCD 。 (0111 1000)8421BCD =（ ）10。 8. 连续异或1985个1的结果是 。 9. 某16个输入信号的编码器，至少有 位二进制输出信号。 10. 写出A+AB 的最简表达式： 。写出A+A C 的最简表达式： 。 11. 把某一信息转换为特定二进制代码的过程称为 ，能实现这一功能的电路叫做 。 1. 已知逻辑表达式F AB AC BC =++ , 与它功能相等的函数表达式为( ) A. F AB = B. F AB C =+ C. F AB AC =+ D. F AB BC =+ 2. 与逻辑函数D C B A F +++= 功能相等的表达式为( ) A ． D C B A F +++= B ． D C B A F +++=
C ． D C B A =F D ．D +C +B A F= 3．对于图2所示的波形,其反映的逻辑关系是( ) A ．与 B ． 异或 C ．同或 D ．无法判断 图2 4. 逻辑电路的信号有两种状态：一种是高电位状态，用“1”表示；另一种是低电位状态，用“0” 表示．关于“1”和“0”下列说法正确的是( ) A ．“1”表示电压为1伏，“0”表示电压为0伏 B ．“1”表示电压为大于或等于1伏，“0”表示电压一定为0伏 C ．“1”和“0”是逻辑关系的两种可能的取值，不表示具体的数字 D ．“1”表示该点与电源正极相连，“0”表示该点与电源负极相连 5. 走廊里有一盏灯，在走廊的两端各有一个开关，我们希望无论哪一个开关接通都能使电灯点亮， 那么设计的电路应为( ) A ．“或”门电路 B ．“与”门电路 C ．“非”门电路 D ．以上答案均可 6．将发光二极管制成条状，再按一定的方式连接成"8"即构成（ ） A. LED 数码管 B. 荧光显示器 C. 液晶显示器 D. LED 屏 7. 如图3是一个三输入端复合门电路，当C 端输入“1”，且要求输出端Y 输出的也为“1”， 则A 、B 端输入的是( ) 图3 A ．0和0 B ．0和1 C ．1和0 D ．1和1 8. 在如图4所示的逻辑电路中，当A 端输入电信号“1”、B 端输入电信号“0”时，则在C 和D 端输出的电 信号分别为( ) 图4 A ．1和0 B ．0和1 C ．1和1 D ．0和0 9. 请根据下面所列的真值表，从四幅图中选出与之相对应的一个门电路( )
数字电路-能力训练检测题
数字电路能力训练检测题 一、填空题 1、在正逻辑的约定下，“1”表示电平，“0”表示电平。 2、十进制整数转换成二进制时采用法；十进制小数转换成二进制时采用 法。 3、逻辑代数的基本定律有律、律、律、律 4、在化简的过程中，约束项可以根据需要看作或。 5、基本逻辑关系的电路称为，其中最基本的有、和门。常用的复合逻辑门有门、门、门、门和门。 6、CMOS集成电路是由型管和型管组成的互补对称MOS门电路. 7、功能为“有0出1、全1出0”的门电路是门；具有“”功能的门电路是或门；实际中集成门应用的最为普遍。 8、普通的TTL与非门输出只有和两种状态；TTL三态与非门除了具有态和态，还有第三种状态态，三态门可以实现结构。 9、集成电极开路的TTL与非门又称为门. 10、TTL集成电路和CMOS集成电路相比较，集成门的带负载能力较强，集成门的抗干扰能力较强。 11、当外界干扰较小时，TTL 门闲置的输入端可以处理；TTL 门不使用的闲置输入端应与相接；CMOS门输入端口为“与”逻辑关系时，闲置的输入端应接电平，具有“或”逻辑端口的CMOS门多余的输入端应接电平；即CMOS门的闲置输入端不允许。 二、判断正误题 1、二进制计数中各位的基是2，不同数位的权是2的幂。（） 2、每个最小项都是各变量相“与”构成的，即n个变量的最小项含有n个因子。（） 3、因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。（） 4、卡诺图中为1的方格均表示逻辑函数的一个最小项。（） 5、二极管和三极管在数字电路中可工作在截止区、饱和区和放大区。（） 6、根据逻辑功能可知，异或门的反是同或门。（） 7、逻辑门电路是数字逻辑电路中的最基本单元。（） 8、TTL和CMOS两种集成电路与非门，其闲置输入端都可以悬空处理。（） 9、74LS 系列产品是TTL集成电路的主流，应用最为广泛。（） 10、74LS系列集成芯片属于TTL型，CC4000系列集成芯片属于CMOS型。（） 11、OC门可以不仅能够实现“总线”结构，还可构成与或非逻辑。（） 12、CMOS电路的带负载能力和抗干扰能力均比TTL电路强。（）
数字电路试题五套(含答案)
《数字电子技术》试卷一 一、 填空（每空1分，共２５分） １、(10110)2=( )10=( )16 (28)10=( )2=( )16 （56）10=（ ）8421BCD ２、最基本的门电路是： 、 、 。 ３、有N 个变量组成的最小项有 个。 4、基本RS 触发器的特征方程为_______ ,约束条件是 __. 5、若存储器的容量是256×4RAM ,该RAM 有 ___存储单元，有 字，字长 _____位，地址线 根。 6、用N 位移位寄存器构成的扭环形计数器的模是________. 7、若令JK 触发器的J=K=T 则构成的触发器为_______. 8、如图所示，Y= 。 9、如图所示逻辑电路的输出Y= 。 10、已知Y=D AC BC B A ++，则Y = ，Ｙ／＝ 。 11、组合逻辑电路的特点是_________、___________;与组合逻辑电路相比，时序逻辑电路的输出不仅仅取决于此刻的_______;还与电路 有关。
二、化简(每小题5分，共20分) 1、公式法化简 ++++ （１）Ｙ＝ABC ABC BC BC A =+++ （２）Y ABC A B C 2、用卡诺图法化简下列逻辑函数 =+++ （１）Y BCD BC ACD ABD Y=∑+∑ （２）(1,3,4,9,11,12,14,15)(5,6,7,13) m d 三、设下列各触发器初始状态为0，试画出在CP作用下触发器的输出波形 (10分)
四、用74LS161四位二进制计数器实现十进制计数器（15分） 五、某汽车驾驶员培训班结业考试，有三名评判员，其中A 为主评判员，B 、C 为副评判员，评判时，按照少数服从多数原则，但若主评判员认为合格也可以通过。试用74LS138和与非门实现此功能的逻辑电路。(15分) r C Q A 、Q B 、Q C 、Q D ：数据输出端； A 、B 、C 、D ：数据输入端； P 、T ：计数选通端； r C ：异步复位端； CP ：时钟控制输入端； D L ：同步并置数控制端； C ：位输出端；
数字电路测试题
《数字电子》第01章在线测试剩余时间：56:26 答题须知：1、本卷满分20分。 2、答完题后，请一定要单击下面的“交卷”按钮交卷，否则无法记录本试卷的成绩。 3、在交卷之前，不要刷新本网页，否则你的答题结果将会被清空。 第一题、单项选择题（每题1分，5道题共5分） 1、十进制数46所对应的二进制数为： A、010110 B、01000110 C、101110 D、110100 2、8421BCD码01110010所表示的十进制数是： A、72 B、114 C、32 D、45 3、十六进制数A6E所对应的二进制数是： A、100001110 B、011011111101 C、101001101110 D、10614 4、十六进制数2F所对应的十进制数为： A、00101111 B、47 C、64 D、215 5、逻辑代数中的变量，只有（）取值。 A、0和1两个 B、0到9十个 C、一个 D、 第二题、多项选择题（每题2分，5道题共10分） 1、数字电路常用的用开关元件有： A、电感 B、二极管 C、三极管 D、电阻
E、场效应管 F、电容 2、数字电路三种最基本的逻辑运算包含： A、与非运算 B、与运算 C、或运算 D、异或运算 E、非运算 3、异或运算是指： A、输入不同，输出为0 B、输入不同，输出为1 C、输入相同，输出为0 D、输入相同，输出为1 4、或非运算的功能是： A、输入有1，输出为0 B、输入有1，输出为1 C、输入有0，输出为0 D、输入全0，输出为1 E、输入全0，输出为0 5、逻辑问题的描述方法有： A、真值表 B、逻辑表达式 C、逻辑图 D、工作波形图