微波毫米波单片集成电路综述论文

微波毫米波单片集成电路综述论文

摘要

微波集成电路（Microwave Integrated Circuit缩写为MIC）是工作在微波波段和毫米波波段即30GHz～300GHz频率范围，由微波无源元件、有源器件、传输线和互连线集成在一个基片上，具有某种功能的电路。微波集成电路起始于20世纪50年代。微波电路技术由同轴线、波导元件及其组成的系统转向平面型电路的一个重要原因，是微波固态器件的发展。60～70年代采用氧化铝基片和厚膜薄膜工艺；80年代开始有单片集成电路。

微波集成电路大致可以分为两种电路：混合微波集成电路和单片微波集成电路。

混合微波集成电路是用厚膜技术或薄膜技术将各种微波功能电路制作在适合传输微波信号的介质(如高氧化铝瓷、蓝宝石、石英等)上，再将分立有源元件安装在相应位置上组成微波集成电路。这种电路的特点是根据微波整机的要求和微波波段的划分进行设计和制造，所用集成电路多是专用的。常用的混合微波集成电路有微带混频器、微波低噪声放大器、功率放大器、倍频器、相控阵单元等各种宽带微波电路。

单片微波集成电路（Monolithic Microwave Integrated Circuit缩写为MMIC）则是将微波功能电路用半导体工艺制作在砷化镓或其他半导体芯片上的集成电路。这种电路的设计主要围绕微波信号的产生、放大、控制和信息处理等功能进行，大部分电路都是根据不同整机的要求和微波频段的特点设计的，专用性很强。在这类器件中，作为反馈和直流偏置元件的各个电阻器都采用具有高频特性的薄膜电阻，并且与各有源器件一起封装在一个芯片上，这使得各零件之间几乎无连线，从而使电路的感抗降至最低，且分布电容也极小，因而可用在工作频率和频宽都很高的MMIC 放大器中。

目前，MMIC的工作频率已可做到40GHz，频宽也已达到15GHz，因而可广泛应用于通信和GPS, 等各类设备的射频、中频和本振电路中。

本文主要从单片微波集成电路工艺、基于Si的单片微波集成电路的电路结构的

发展、基于Si的单片微波集成电路的制造工艺的发展以及微波毫米波单片集成电路的发展趋势这几方面进行综述分析。

第一章单片微波集成电路工艺发展综述

发展毫米波器件一直是发展毫米波技术的先导，研制宽带、低噪声、大功率、高效率、高可靠、长寿命、多功能的毫米波器件是该技术的关键。建立精确有效的CMOS 有源和无源器件模型是毫米波CMOS集成电路设计的关键。在射频集成电路设计中，有源器件通常用于驱动或放大电路，而无源器件多用于匹配网络电路。过去，射频电路设计采用查表的方法，以二端口或多端口网络的形式建立各种不同的器件尺寸、偏置和频率的数据库。这种方法的缺点在于器件只能被看作一个黑匣子，设计者不能进行系统综合，因此优化方法很难被实现。现今，一种较好的并已被广泛采用的方法就是利用基于物理特性的精简模型。这种模型通过一系列参数和方程来获取器件行为背后的重要物理特性，它的好处就在于仅仅使用一套参数和公式就能在较大的不同尺寸、偏置和工作频率的范围内重构器件行为，设计者具有使用器件的最大自由度。对微波毫米波单片集成电路的发展有重大推进的工艺进步包括：CMOS工艺特征尺寸进入深亚微米阶段，NMOS的截止频率fT已超过500Hz．二分频电路的工作频率已超过10GHz；III／V族化合物固态电路工艺稳定发展，高电子迁移率晶体管(HEMT)的截止频率fT已超过200GHz。人们已设计出了工作频率高达110GHz 的放大器集成电路；硅锗异质结器件异军突起，异质结双极性晶体管(HBT)截止频

率fT已达l00GHz，利用高速HBT，人们已设计出了数据率高达50Gb／s的光纤通信用集成电路。

一、晶体管建模：

目前，比较流行的CMOS晶体管精简模型有三种：BSIM3(Berkeley short-channel IGFET model)，MOS9和EKV2.6。这些精简模型在低频段能够提供精确的仿真结果，但是在几十GHz的毫米波频段，仿真结果会出现非常大的误差。因此如何将这些CMOS晶体管精简模型应用于毫米波频段是内一个巨大挑战。一种可行的方法是对精简模型进行扩展。CMOS晶体管模型分为内核部分和外部参量部分。内核部分采用精简模型，添加的外部参量用于表征因高频而产生的寄生参数。

CMOS晶体管的参数提取方法有以下三种：

1.利用Agilent IC-CAP从测量数据中直接提取参数。直接利用测量数据提取参数可以获得较好的精度，但是这种方法的缺点在于需要事先进行晶体管版图设计、流片和测试。

2.利用器件仿真软件提取参数。利用二维的工艺和器件仿真不仅可以解决测试可能带来的一定误差，而且提取的参数精度也较高，从而很好地弥补了直接利用测量数据提取参数这一方法的不足之处。

3.利用电磁场仿真提取参数。该方法通过晶体管的版图设计，利用Agilent ADS Momentum进行电磁仿真提取参数，获得了较好的精度，但偏置条件受限制。

由于以上所述的三种方法各有利弊，所以到目前为止，还没有出现一种统一、简单和有效的毫米波CMOS晶体管模型参数提取的方法。因此，CMOS晶体管建模还待进一步深入研究。

二、传输线建模

传输线建模对于毫米波CMOs集成电路设计是非常重要的。在毫米波频段，用于构成匹配网络和谐振回路的电抗元件的值变得非常小，比如电感值的大小在毫米波频段大约只在几十到几百pH这样一个量级，因而在Si基上实现既具有高p 值又具有高精密度的电感就变得非常困难。

表征传输线特性的模型参量主要有：特性阻抗、有效介电常数、衰减常数和损耗角。模型参数可以通过实际测量或者仿真软件(比如ADS和AnsoftHFss)来提取。Carchon等人提出了一种新的基于定向设计测量的建模方法，根据这种方法设计出的最终模型可以方便地在商业设计软件中实现。Yang等人在2005年设计实现了以集总元件构成的RLC传输线模型，能够在高达110 GHz频率范围内表征传输线效应。另外，Yildiz等人还首次提出了共面波导的神经网络模型，该模型获得的结果与之前相关文献中已报道的理论值和实验值非常吻合。

第二章基于Si的单片微波集成电路的电路结构的发展综述

基于Si的单片微波集成电路中有达林顿结构如图1所示，其中Ｒ１和Ｒ４分别为电压并联负反馈电阻和电流串联负反馈电阻，用于提高电路的稳定性。此结构的

优点是：①负反馈电阻展宽了频带，改善了带内平坦度。②电阻均采用扩散电阻，集电极处于最高电位，电阻与衬底间ｐｎ结反偏自隔离。③相对于电容耦合的两极放大，达林顿结构简单，省去了制作电容的工艺；缺点是：由于电阻制作在芯片内，寄生电容效应影响频率的提高。

图1 达林顿结构

一种新的Si微波集成电路结构于1996年提出，三维MMIC（3DMMIC）结构，

3DMMIC的多层金属化技术是各金属层在物理上是彼此分开的，被金属层屏蔽电路的关键元件不受电导性基片影响，在金属层之间引进低介电常数的绝缘层，从而降低了互联电容量。基本的三维MMIC结构为：晶体管、电阻和电容制作在衬底上，上面是聚酰亚胺介质，电路在衬底上和介质表层的薄膜微带线被中间接地金属层隔开。这种结构有效地减小了电路面积，提高了MMIC集成度。因此，3DMMIC的出现又是Si微波集成电路制造工艺发展的一个质的飞跃。

传统的三维立体结构的微波半导体二极管以及波导或同轴腔体电路已经不适应，必须采用平面的微波有源器件与平面结构微波电路。以MESFET为代表的三端器件和以微带为代表的微波电路成为主流。

利用CMOS技术设计毫米波MMIC的最终目的就是将整个收发前端系统集成在一个芯片上。为了达到这一目的，不仅需要优化设计收发前端的各个模块，如低噪声放大器LNA，压控振荡器VCO，混频器MIXER和功率放大器PA等，而且收发前端系统设计也需要进一步深入研究。事实上，一些研究者已经对以上问题做了尝试，并取得了一定成果。

在毫米波CM0S集成电路设计中，LNA的电路结构一般有两种：共栅极和共源共栅极。共栅极的特点就是它的结构较简单，而且能够在相对宽的频带内实现50Ω阻抗匹配，但是其噪声性能较差。共源共栅极在结构上稍微复杂一些，但是其最大优点就是不仅具有良好的输入匹配和较高的反向隔离度，而且具有较低的噪声系数。

Doan等人利用三阶共源共栅极，采用0．13μm标准CMOS工艺制作了第一块60GHz CMOS LNA，增益达到12 dB，噪声系数为8．8 dB。

在毫米波收发前端的设计中，VCO是另一个设计重点。对于VCO来说，相位

噪声是一个重要的性能指标。由于电感设计的好坏将直接影响VCO的相位噪声，

因此设计具有高Q值和低损耗的电感是至关重要的。当前，在设计几十GHz的CMOS VCO时，通常采用以下四种电感结构：线电感、微带线、共面波导和螺旋电感。Tang-Nian Luo等人制作了50 GHz CMOS VCO，其电感采用线电感结构，电感的仿真Q值在50 GHz能够超过30，最后整个VCO的相位噪声可以达到-96

dBc/Hz@1 MHz。Ren—ChlehLiu等人则利用非对称共面带状线(ACPs)结构实现电感，采用0．25μm标准CMOS工艺制作了63 GHz VCO，其相位噪声达到-85 dBc/Hz@1 MHz。虽然螺旋电感在毫米波频段的性能不是很好，但是通过改变形状和结构，螺旋电感仍然可以应用于毫米波CMOS集成电路。changhua Cao等人改变了传统螺旋电感的结构，设计出了差分圆形螺旋电感，在0．13μm标准CMOS工艺下，利用

这种结构的螺旋电感，设计实现了59 GHz和105 GHz的CMOS VCO，其相位噪声分别达到-89 dBc/Hz @1 MHz和-97.5 dBc/Hz @10 MHz。

对于毫米波CMOS收发前端的研究最近几年才刚刚开始，因此到目前为止相关文献报道不多。就毫米波CMOS收发前端的系统架构而言，它与工作在低GHz的CMOS射频收发前端的架构几乎相同。2006年Razavi报道了采用0．13μm标准cMOs 工艺制作的第一块60 GHz CMOS接收前端。该接收前端的设计有以下几个特点：

首先，采用了折合微带线结构来实现电感和互连线；其次，在LNA设计中采用了

共栅极结构；最后，MIXER采用了单平衡混频器结构。整个接收器的增益达到28 dB，噪声系数为12.5 dB，1 dB压缩点为-22.5 dBm，总的功率消耗是9 mW。

第三章基于Si的单片微波集成电路的制造工艺的发展综述

毫米波CMOS集成电路是在基于CMOS射频集成电路(RFIC)的基础上发展起来的。对于CMOSRFIC的研究始于20世纪90年代，在之后的近十年中CMOS技术无论是在工艺、无源器件还是电路设计上都取得了巨大的进步。

首先，从工艺上来讲，正如摩尔定律预言的那样，CMOS工艺自80年代以来从

原先的3μm工艺发展到0．13μm，而如今更是达到了32 nm这样的纳米级工艺。另一方面，根据恒电场下的按比例缩小理论，随着CMOS工艺尺寸缩小，CMOS晶体管的特征频率f T和最大振荡频率f max将得到进一步提升。在标准90 nm CMOS工艺下，f T和f max已经可以达到100 GHz以上。虽然CM0s技术与siGe或InP技术相比，在晶体管的特征频率以及最大振荡频率上面没有优势，因为在相同工艺尺寸条件下，后者可以轻易地获得更高的f T和f max，但是低成本的CMOS技术已经可以应用于毫米波晶体管，这是一个重大的进步。

其次，无源器件是射频集成电路中必不可少的元件，而其中片上电感是最难设计也是最重要的无源器件之一。在CMOS RFIC中，最先被广泛采用的电感形式是在CM0S的顶层金属层制作平面螺旋电感，其在结构上很好地解决了片上电感的问题，但是它的缺点是具有较大的衬底涡流损耗和寄生效应，从而导致电感的品质因数的下降。因此，在涡流损耗更加显著的毫米波频段工作时，平面螺旋电感的性能将很难满足电路设计的要求。现今，一种较为有效的解决方法就是使用传输线结构。与螺旋电感相比，传输线具有通过改变尺寸和结构能精确实现小电感的优点。虽然在低频段，传输线的损耗和占用面积较大，但是在毫米波频段，其长度将明显缩小，而且Q值可以达到20左右。另外，传输线具有良好的接地回路，能有效减小与相邻电路的电磁耦合。

再者，随着CMOS技术在工艺和无源器件上的进步，CMOS电路设计在近十几年来也得到了迅猛发展，工作频率几乎以每十年提高一个数量级的速度上升。至今，无论是在哪个工作频段，设计高性能的低噪声放大器(LNA)、混频器和压控振荡器(VCO)总是研究重点。LNA处于接收前端的第一级，其噪声系数在很大程度上决定了整个前端的噪声性能，由于增益和噪声系数是相互矛盾的两个性能指标，因此设计实现兼具高增益、低噪声及低功耗的CMOS LNA非常困难。尽管如此，近两年来已经有人在毫米波频段的CMOS LNA做了尝试。Ellinger分别制作了35 GHz和59 GHz的LNA，虽然这两个LNA都是基于90 nm SOI CMOS技术而非标准CMOS 技术，但是其性能已经接近甚至超过采用InP实现的LNA。Masud等人采用两级放大来提高增益，首次设计实现了在标准90 nmCMOS工艺下的40 GHz LNA，表1列出了各种LNA的性能参数。设计工作在毫米波频段的混频器同样非常困难，Guan

等人采用0．18μm标准CMOS工艺设计了第一块24 GHz混频器，随后Emani等人采用0．13μm标准CMOS工艺实现了第一块60GHz混频器。相比CMOS LNA，CMOS VCO的发展更为迅速。早在1988年，Banu就已经制作出了第一块1．4 GHz Mos振荡器，1999年kleveland等人报道了第一块10 GHz CM0s振荡器，而在2004年Franca-Neto等人实现了第一块104 GHzCMOSVCO。

基于Si的单片微波集成电路的制造工艺可以分为深槽隔离技术和离子注入、深亚微米曝光和空气桥技术，深槽隔离技术是：沟槽穿透外延层和埋层到衬底，将相邻的晶体管隔开，隔离条宽和隔离区到有源区的距离可以做得很小，既减小了器件尺寸，又减少了寄生电容，使单个管芯上可以集成更多的晶体管，电路性能大大提高。从深槽刻蚀完填充介质工艺来看隔离可以分为三类,如图2所示。

图2 隔离工艺的三种结构

离子注入、深亚微米曝光和空气桥技术，该等平面自隔离工艺采用亚微米发射极条工艺，离子注入技术，形成浅结基区和发射区，采用多晶Si薄膜电阻，深隔离槽工艺，表面金属线交叉采用空气桥工艺跨接。如图3所示，此种结构拓宽了SiMMIC 频带，提高了集成度。

图3 平面自隔离工艺

第四章微波毫米波单片集成电路的发展的趋势到目前为止，只有CMOS VCO的工作频率超过100 GHz，而CMOS LNA和MIXER 的工作频率还只能达到60 GHz左右。产生这种情况的一个重要原因就在于缺乏应用

于毫米波频段的、精确的CMOS有源和无源器件模型。因此，毫米波CMOS建模问题仍是今后研究的重点，其中包括器件模型的建立、模型参数的提取以及模型参数随偏置条件和特征尺寸的减小而产生非准静态效应的问题。

为了满足高速无线应用要求，毫米波无线系统将变得更加复杂，无线收发前端

的架构将朝着多输人多输出(MIMO)系统发展，调制方式将采用正交频分复用(OFDM)，并且支持最高达256个子载波的多正交幅度调制(QAM)。为此，就要求新研发的毫

米波CMOS集成电路具有更高的性能，比如发射器的输出功率必须大大低于功率放大器(PA)的1 dB压缩点以保证线性度的要求；接收器必须具有变化增益以支持高动态范围；LNA的增益至少达到15 dB，噪声系数小于4.5 dB，线性度IIP3大于一10dBm；而VCO的相位噪声必须低于-95 dBc/Hz。

此外，毫米波CMOS无线系统还将朝着片上系统(SOC)发展，在一块芯片上集成射频收发前端、信号处理器和存储器，并且支持超过2 Gb/s的高数据传输速率的各种应用，其中包括高速Intenet接入、高速内容下载(如视频点播、高清电视、家庭

影院等)和实时高速无线数据总线(用于替代有线数据总线)等。

经过多年的研究和发展，应用于WLAN、Bluetooth和GPs的几个GHz的CMOS SOC 商业产品已经问世。虽然毫米波cM0s集成电路的研究工作才刚刚起步，而且难度

很大，但是随着研究的进一步深入，毫米波CMOS电路中的诸多关键技术将不断被突破。可以预期，应用于毫米波WPAN和汽车雷达等的CMOS SOC不久将会面世。

参考文献

1.《Si基微波单片集成电路的发展》杨建军刘英坤

2.《微波、毫米波GaN HEMT 与MMIC 的新进展》赵正平

3.《迅速发展的微波与毫米波单片集成电路技术》陈效建

4.《毫米波单片集成电路》严蘋蘋

5. 《微波毫米波单片集成电路发展概况》王志功东南大学射频与光电集成电路研

究所暨东南大学毫米波国家重点实验室

6.《毫米波CMOS集成电路的现状与趋势》夏立诚，王文骐，祝远渊(上海大学通

信与信息工程学院，上海200072)

7.《微波毫米波电路的集成新技术研究》陈继新东南大学

8.《CMOS Microwave and millimeter wave ICs》Asad.A.Abidi UCLA

9.《Low-power Ultra-wideband power Detector IC in 130nm COMS tecenology》Xnyang

10.《Microwave synthesized experimental teaching system design》Peizhang Wang