数字电路复习例题
数电例题：
一、公式化简法
1、化简函数Ｌ＝E
AB+
+
A
B
D
解：先用摩根定理展开：AB＝B
A+再用吸收法Ｌ＝D+
+
＝E
+
+
B
A+
A
B
D
＝)
+
+
(
(D+
)
＝)
A+
+
D
+
A
1(
)
1(E
B
B
＝B
A+
2、化简函数Ｌ＝ABC
A+
+
B
+
B
B
A
E
A
解：Ｌ＝ABC
A+
+
+
B
B
E
A
B
A
＝)
B+
E
+
+
(ABC
(
)
＝)
A+
B
+
E
+
B
A
)
(
(BC
B
＝)
B
C
B
A+
B
+
+
+
+
)
)(
A
)(
(
B
B
B
(C
=)
B
A+
+
+
C
B
A
)
(C
(
=AC
+
B+
+
=C
A+
B
+
B
A
3、化简函数Ｌ＝B A
+
+
A+
B
B
C
B
C
解：Ｌ＝B
B
A+
+
+
C
A
C
B
B
＝)
+
A+
+
B
B
?
?
+
C
+
C
(C
)
(
B
A
A
B
C
A
＝C
A+
C
B
+
+
+
?
+
?
B
A
BC
B
A
C
A
B
B
C
A
＝)
+
+
?
?
A+
+
+
)
(
(
)
(BC
B
B
A
＝)()1()1(B B C A A C B C B A +++++? ＝C A C B B A ++?
4、将下列函数化简成最简的与－或表达式 1）Ｌ＝A D DCE BD B A +++ 2) L=AC C B B A ++ 3) L=ABCD B AB +++ 解：1）Ｌ＝A D DCE BD B A +++ ＝DCE A B D B A +++)( =DCE A B D B A ++ =DCE B A D B A ++ =DCE D +++))(( =DCE D B A ++ =D B A + 2) L=AC C B B A ++ =AC C B C C B A +++)( =AC A A +++ =)1()1(A C B B AC +++ =C B AC +
3) L=ABCD C B C A AB +++
=ABCD A A C B C A AB ++++)( =ABCD AB ++++ ＝)()(ABCD AB ++++
=)
+
+
+
AB+
1(
)
1(B
CD
＝C
AB+
A
二、逻辑函数的化简—卡诺图化简法：
卡诺图是由真值表转换而来的，在变量卡诺图中，变量的取值顺序是按循环码进行排列的，在与—或表达式的基础上，画卡诺图的步骤是：
1.画出给定逻辑函数的卡诺图，若给定函数有n个变量，表示卡诺图矩形小方块有n2个。
2.在图中标出给定逻辑函数所包含的全部最小项，并在最小项内填1，剩余小方块填0.
用卡诺图化简逻辑函数的基本步骤：
1.画出给定逻辑函数的卡诺图
2.合并逻辑函数的最小项
3.选择乘积项，写出最简与—或表达式
选择乘积项的原则：
①它们在卡诺图的位置必须包括函数的所有最小项
②选择的乘积项总数应该最少
③每个乘积项所包含的因子也应该是最少的
例1.用卡诺图化简函数Ｌ＝C
ABC
A+
+
+解：
BC
B
A
C
A
B
1.画出给定的卡诺图
2.选择乘积项：Ｌ＝C
+
AC+
A
B
BC
例2.用卡诺图化简Ｌ＝C B A D C A C B CD B ABCD F +++=)( 解：1.画出给定4变量函数的卡诺图
2.选择乘积项
设到最简与—或表达式Ｌ＝C B A D B A C B ++ 例3.用卡诺图化简逻辑函数
Ｌ＝)14,12,10,7,5,4,3,1(m ∑ 解：1.画出4变量卡诺图
2.选择乘积项，设到最简与—或表达式 Ｌ＝D AC D C B D A ++ 三、门电路
低电平噪声容限：IL OFF NL V V V -= 高电平噪声容限：ON IH NH V V V -=
例：74ＬＳ00的V V OH 5.2min =）（ V V O L 4.0(=出最小） V V IH 0.2min =）（ V V IL 7.0max =）（
它的高电平噪声容限 ON IH NH V V V -=＝3－1.8＝1.2Ｖ 它的低电平噪声容限 IL OFF NL V V V -=＝0.8－0.3＝0.5Ｖ 2.逻辑0和逻辑1的接法 在下面四种接法下都属于逻辑0 ①输入端接地
②输入端低于1.5Ｖ的电源
③输入端接同类与非门的输出电压低于0.1Ｖ ④输入端接10ΩK 电阻到地 采用下列4种接法都属于逻辑1 ①输入端悬空
②输入端接高于2Ｖ电压
③输入端接同类与非门的输出高电平3.6Ｖ ④输入端接10ΩK 电阻到地 四、组合逻辑电路
（一） 组合逻辑电路的分析步骤： 1. 根据电路，写出输出表达式； 2. 化简（为使写真值表简单）； 3. 写出真值表； 4. 分析真值表说明功能。
例：由与非门构成的表决电路如图所示，ABCD 表示4个人，
L=1时表示决议通过，试分析（1）通过决议有几种情况； （2）谁的权力最大。
解：（1）写出逻辑函数表达式： （2）填写真值表：
（3）分析真值表规律：从真值表看出，ABCD 中三个以上为1的，L 为1；当ABCD 中只有两个为1时，只有 C 为1，L 才为1，否则L 为0。可见C 的权力最大。
(二)组合逻辑电路的设计方法
根据实际需要，设计组合逻辑电路基本步骤如下： 1.逻辑抽象
AC
ABD BC CD AC ABD BC CD L +++=???=
①分析设计要求，确定输入、输出信号及其因果关系 ②设定变量，即用英文字母表示输入、输出信号 ③状态赋值，即用0和1表示信号的相关状态
④列真值表，根据因果关系，将变量的各种取值和相应的函数值用一张表格一一列举，变量的取值顺序按二进制数递增排列。 2.化简
①输入变量少时，用卡诺图； ②输入变量多时，用公式法 3.写出逻辑表达式，画出逻辑图
①变换最简与或表达式，得到所需的最简式 ②根据最简式，画出逻辑图
例1、设计一个8421BCD 检码电路，要求当输入量ABCD<3或>7时，电路输出为高电平，试用最少的与非门实现该电路。 解：1.逻辑抽象
①分由题意，输入信号是四位8421ＢＣＤ码为十进制，输出为高、低电平； ②设输入变量为ABCD ，输出变量为Ｌ；
③状态赋值及列真值表：输入变量的状态赋值及真值表如下表所示。
A B C D L 0000000000000000000000000000000011111111111111111111
1111111111
1
1
1110000011
2.化简
由于变量个数较少，用卡诺图化简。画圈（见图） 3.写出表达式
经化简，得到C B A C B A L ++= 4.画出逻辑图
(三) 用组合逻辑集成电路构成函数
74LS151的逻辑图，E 为输入使能端，低电平有效012S S S 为地址输入端，
70~D D 为数据选择输入端，Y 、Y 互非的输出端，其菜单如下表。
Y
＝0127012201210120...S S S D S S S D S S S D S S S D ++++
i Y =i i i i D m ∑∑==7
其中i m 为012S S S 的最小项；i D 为数据输入
当i D ＝1时，与其对应的最小项在表达式中出现 当i D ＝0时，与其对应的最小项则不会出现
（利用这一性质，将函数变量接入地址选择端，就可实现组合逻辑函数。） 例1：利用八选一数据选择器74LS151产生逻辑函数AB C B A BC A L ++= 解：1）将已知函数变换成最小项表达式 Ｌ＝AB C B A BC A ++
＝)(C C AB C B A BC A +++
＝C AB ABC C B A BC A +++
例2：将C AB ABC C B A BC A L +++= 转换成74LS151对应的输出形式
i Y =i i i D m ∑∑=7
解：在表达式的第1项BC A 中A 为反变量，Ｂ、Ｃ为原变量，故BC A ＝011?3m
在表达式的第２项C B A ，中A 、C 为反变量，为B 原变量，故C B A ＝101?5m 同理 ABC =111?7m ；C AB =110?6m 这样Ｌ＝77665533D m D m D m D m +++
将74LS151中m 7653D D D D 、、、取1
即7653D D D D ===＝1
4210D D D D 、、、取0，即4210D D D D ===＝0
由此画出实现函数Ｌ＝C AB ABC C B A BC A +++的逻辑图如右上图示。
五、锁存器和触发器
（一）各种触发器的逻辑符号、功能及特性方程 1. 边沿触发器
边沿触发器指触发器状态发生翻转在CP 产生跳变时刻发生， 边沿触发器分为：上升沿触发和下降沿触发 1)边沿R-S 触发器 ①上升沿R-S 触发器
其特性方程: n n Q R S Q +=+1;0=?S R （约束条件） (CP 上升沿到来时有效)
1
L
②下降沿R-S 触发器
其特性方程:
n n Q R S Q +=+1;0=?S R （约束条件）(CP 下降沿到来时有效)
2）边沿Ｄ触发器 ①上升沿Ｄ触发器
其特性方程D Q n =+1(CP 上升沿到来时有效) ②下降沿Ｄ触发器
其特性方程D Q n =+1(CP 下降沿到来时有效) 2）边沿JK 触发器 ①上升沿JK 触发器 其特性方程n
n
n Q K Q J Q
+=+1
(CP
②下降沿JK 触发器
其特性方程n n n Q J Q +=+1 (CP 下降沿到来时有效
3）Ｔ触发器 ①上升沿Ｔ触发器 其特性方程n
n Q T Q
⊕=+
1
(CP 上升沿到来时有效)
②下降沿Ｔ触发器
其特性方程:n n Q T Q ⊕=+1(CP 下降沿到来时有效
)
六、 时序逻辑电路 （一）、时序逻辑电路分类
时序逻辑电路分为同步时序逻辑电路和异步时序逻辑电路，时序逻辑电路通
CP
CP
J CP
常由组合逻辑电路和存贮电路两部分组成。 （二）、同步时序电路分析 分析步骤：①确定电路的组成部分
②确定存贮电路的即刻输入和时序电路的即刻输出逻辑式 ③确定电路的次态方程 ④列出电路的特性表和驱动表 ⑤由特性表和驱动表画出状态转换图 ⑥电路特性描述。
例1：分析如下图示同步时序电路的逻辑功能
解：
①确定电路的组成部分
该电路由2个上升沿触发的T 触发器和两个与门电路组成的时序电路 ②确定激励方程和输出方程： 激励方程：对于0FF ：A T o = 对于1FF ：n AQ T 01= 输出方程： n n Q AQ I 01= ③确定电路的状态方程 对于0FF ：n n Q A Q 010⊕=+ 对于1FF ：n n n Q AQ Q 1011)(⊕=+
④列出状态表和真值表
由于电路有2个触发器，故可能出现状态分别为00、01、10、11 设 00000==n n Q Q S 01001==n n Q Q S 10012==n n Q Q S 11013==n n Q Q S
⑤电路状态图为
⑥电路的特性描述
由状态图，该电路是一个可控模4加法计数器，当A=1时，在CP 上升沿到来后电路状态值加1，一旦计数到11状态，Y=1，电路状态在下一个CP 上升沿加到00，输出信号Y 下降沿可用于触发器进位操作，当A=0时停止计数。 例2：试分析下图示电路的逻辑功能
00
001
1
11Q 1
n Q 0
n 000A=0A=1Q 1n+1
Q 0
n+1
z
0010010100100110
111
00Q 1
n Q 0
n 0A=0
A=1
Q 1n+1
Q 0
n+1
z
000
S 0S 1S 2S 3
S 0S 1S 2S 3
0001
S 1S 2S 3S 0
解：①确定电路的组成部分
该电路由3个上升沿触发的D 触发器组成
②确定电路的激励方程和状态方程 激励方程：对于0FF ：n Q D 20= 对于1FF ：n Q D 01= 对于2FF ：n Q D 12=
状态方程：
对于0FF ：n n Q D Q 2010==+（CP 上升沿到来有效） 对于1FF ：n n Q D Q 0111==+（CP 上升沿到来有效） 对于2FF ：n n Q D Q 1212==+（CP 上升沿到来有效）
③列出真值表和状态转换表
④由状态表转换真值表画出如下图示状态图
0S 、1S 、3S
、7S 、6S 、4S 这6个状态，形成了主循环电路，2S 、5S 为无效循环
10000011110111111
1111110101Q 1
n
Q 2
n Q 1
n+1
Q 2
n+1
0001000000000000Q 0
n
Q 0
n+1
11110
Q 1n
Q 2
n
Q 1n+1
Q 2
n+1
Q 0
n
Q 0
n+1
S 0S 0S 1S 1S 2S 2S 3S 3S 4S 4S 5S 5S 6
S 6S 7S 7
有效循环
无效循环
⑤ 逻辑功能分析
由状态图可以看出，此电路正常工作时，每经过6个时钟脉冲作用后，电路的状态循环一次，因此该电路为六进制计数器，电路中有2个无效状态，构成无效循环，它们不能自动回到主循环，故电路没有自启动能力。 （三）、同步时序电路设计
同步时序设计一般按如下步骤进行： 1）根据设计要求画出状态逻辑图； 2）状态化简； 3）状态分配；
4）选定触发器的类型，求输出方程、状态方程和驱动方程； 5）根据方程式画出逻辑图；
6）检查电路能否自启动，如不能自启动，则应采取措施加以解决。 例：用JK 触发器设计一同步时序电路，其状态转换表如下所示。 解：
由题意，状态图已知，状态表已知。故进行状态分配及求状态方程，输出方程。 由于有效循环数N=4，设触发器个数为K,则k 2≥4 得到K=2.
10/0101Q 1n Q 2n
Q 1
n+1Q 2n+11
100001/0Y A=0A=111/000/1
11/000/001/010/1
故选用2个JK 触发器，将状态表列为真值表，求状态方程及输出方程。
Y 的卡诺图：
10+n Q 的卡诺图：
11+n Q 的卡诺图：
n
n n
n n n n n n Q Q A Q Q A Q AQ Q Q A Q 010*******+++=+
=n n n n n n Q Q A AQ Q Q A Q A 100100)()(+++ =（A )0n Q ⊕n n n Q Q A Q 101)(⊕+
将
n n Q Q 011=+
=+11n Q （A )0n Q ⊕n n n Q Q A Q 101)(⊕+分别写成JK 触发器的标准形式：
=+1n Q J n n Q K Q +
则对于F 0F :n n n n n n Q Q Q Q K Q J Q 000001011=?+?=+=+ 故得到激励方程： 0J =1, 0K =1 对于方程=+11n Q n n Q K Q J 11+
＝A )0
n
Q ⊕n n n Q Q A Q 1
1
)(⊕+
故得到激励方程：1J =A n Q 0⊕；1K = A n Q 0⊕； 画出逻辑图（右上图），选用上升沿触发的JK 触发器。
000000001110111110110111101Q 1n Q 1n+1
Q 2n+10110000000000101Q 0n 01101A Y 000
001A 010*******Q 1n Q 0n Y=Q 1n 1Q 0
n
101101
A 010*******Q 1n Q 0
n Q 0
n+1
Q 0
n
00011100
A 01
00011011Q 1n
Q 0
n
01
数字电路期末总复习知识点归纳详细
第1章 数字逻辑概论 一、进位计数制 1.十进制与二进制数的转换 2.二进制数与十进制数的转换 3.二进制数与16进制数的转换 二、基本逻辑门电路 第2章 逻辑代数 表示逻辑函数的方法，归纳起来有：真值表，函数表达式，卡诺图，逻辑图及波形图等几种。 一、逻辑代数的基本公式和常用公式 1）常量与变量的关系Ａ+0＝Ａ与Ａ=?1Ａ Ａ+1＝1与00=?A A A +＝1与A A ?＝0 2）与普通代数相运算规律 a.交换律：Ａ+Ｂ＝Ｂ+Ａ b.结合律：（Ａ+Ｂ）+Ｃ＝Ａ+（Ｂ+Ｃ） c.分配律：)(C B A ??＝+?B A C A ? ))()(C A B A C B A ++=?+） 3）逻辑函数的特殊规律 a.同一律：Ａ+Ａ+Ａ b.摩根定律：B A B A ?=+，B A B A +=? b.关于否定的性质Ａ＝A 二、逻辑函数的基本规则
代入规则 在任何一个逻辑等式中，如果将等式两边同时出现某一变量Ａ的地方，都用一个函数Ｌ表示，则等式仍然成立，这个规则称为代入规则 例如：C B A C B A ⊕?+⊕? 可令Ｌ＝C B ⊕ 则上式变成L A L A ?+?＝C B A L A ⊕⊕=⊕ 三、逻辑函数的：——公式化简法 公式化简法就是利用逻辑函数的基本公式和常用公式化简逻辑函数，通常，我们将逻辑函数化简为最简的与—或表达式 1）合并项法： 利用Ａ+1=+A A 或A B A B A =?=?, 将二项合并为一项，合并时可消去一个变量 例如：Ｌ＝B A C C B A C B A C B A =+=+)( 2）吸收法 利用公式A B A A =?+，消去多余的积项，根据代入规则B A ?可以是任何一个复杂的逻辑式 例如 化简函数Ｌ＝E B D A AB ++ 解：先用摩根定理展开：AB ＝B A + 再用吸收法 Ｌ＝E B D A AB ++ ＝E B D A B A +++ ＝)()(E B B D A A +++ ＝)1()1(E B B D A A +++ ＝B A + 3）消去法 利用B A B A A +=+ 消去多余的因子
数字电路复习题及答案
数字电路复习题 （注意：以下题目是作为练习和考试题型而设，不是考题，大家必须融会贯通，举一反三。） 1、逻辑电路可以分为 组合逻辑电路 电路和 时序逻辑电路 电路。 2、数字电路的基本单元电路是 门电路 和 触发器 。 3、数字电路的分析工具是 逻辑代数（布尔代数） 。 4、（50.375）10 = （110010.011）2 = （32.6）16 5、3F4H = （10010 ）8421BCD 6、数字电路中的最基本的逻辑运算有 与 、 或 、 非 。 7、逻辑真值表是表示数字电路 输入和输出 之间逻辑关系的表格。 8、正逻辑的与门等效于负逻辑的 或门 。 9、表示逻辑函数的4种方法是 真值表 、 表达式、 卡诺图 、 逻辑电路图 。 其中形式惟一的是 真值表 。 10、对于变量的一组取值，全体最小项之和为 1 。 11、对于任意一个最小项，只有一组变量的取值使其值为 1 ，而在变量取其他各组值时 这个最小项的取值都是 0 。 12、对于变量的任一组取值，任意两个最小项之积为0。 13、与最小项ABC 相邻的最小项有C AB 、C B A 、BC A 。 14、组合逻辑电路的特点是 输出端的状态只由同一时刻输入端的状态所决定，而与先前的状态没有关系（或输出与输入之间没有反馈延迟通路；电路中不含记忆元件） 。 15、按电路的功能分，触发器可以分为 RS 、 JK 、 D 、 T 、 T ’。 16、时序电路可分为 同步时序逻辑电路 和 异步时序逻辑电路 两种工作方式。 17、描述时序电路逻辑功能的方法有逻辑方程组（含 驱动方程 、 输出方程 、 状态方程 ）、 状态图 、 状态表 、 时序图 。 18、（251）10 =（）2 =（FB ）16 19、全体最小项之和为 1 。 20、按照使用功能来分，半导体存储器可分为 RAM 和 ROM 。 21、RAM 可分为 动态RAM 和 静态RAM 。 22、存储器以 字 为单位组织内部结构，1个字含有 若干 个存储单元。1个字中所含的位数（即存储单元的个数）称为字长。字数与字长的乘积表示存储器的 容量 。字数决定 存储器的地址线的颗数 ，字长决定 存储器的数据线的颗数 。
数字电子技术期末复习题库及答案完整版
数字电子技术期末复习 题库及答案 HEN system office room 【HEN16H-HENS2AHENS8Q8-HENH1688】
第1单元能力训练检测题 一、填空题 1、由二值变量所构成的因果关系称为逻辑关系。能够反映和处理逻辑 关系的数学工具称为逻辑代数。 2、在正逻辑的约定下，“1”表示高电平，“0”表示低电平。 3、数字电路中，输入信号和输出信号之间的关系是逻辑关系，所以数字电路也称为逻辑电路。在逻辑关系中，最基本的关系是与逻辑、或逻辑和 非逻辑。 4、用来表示各种计数制数码个数的数称为基数，同一数码在不同数位所代表的 权不同。十进制计数各位的基数是10，位权是10的幂。 5、8421 BCD码和2421码是有权码；余3码和格雷码是无权码。 6、进位计数制是表示数值大小的各种方法的统称。一般都是按照进位方式来实现计数的，简称为数制。任意进制数转换为十进制数时，均采用按位权展开求和的方法。 7、十进制整数转换成二进制时采用除2取余法；十进制小数转换成二进制时采用 乘2取整法。 8、十进制数转换为八进制和十六进制时，应先转换成二进制，然后再根据转换 的二进数，按照三个数码一组转换成八进制；按四个数码一组转换成十六进制。 9、逻辑代数的基本定律有交换律、结合律、分配律、反演律和 非非律。 10、最简与或表达式是指在表达式中与项中的变量最少，且或项也最少。 13、卡诺图是将代表最小项的小方格按相邻原则排列而构成的方块图。卡诺图的画图规则：任意两个几何位置相邻的最小项之间，只允许一位变量的取值不同。 14、在化简的过程中，约束项可以根据需要看作1或0。 二、判断正误题 1、奇偶校验码是最基本的检错码，用来使用PCM方法传送讯号时避免出错。（对） 2、异或函数与同或函数在逻辑上互为反函数。 （对） 3、8421BCD码、2421BCD码和余3码都属于有权码。 （错） 4、二进制计数中各位的基是2，不同数位的权是2的幂。 （对）
数字电路复习笔记
Chapter1 数制和数码 1.1数制转换：Binary、Octal、Decimal、Hexadecimal B→D：数字乘以其位权。 B→O：三位一组 B→H：四位一组 D→B：法一：整数部分：除以二，得到由余数以及最后的商（0或1）组成的值，它们的位权依次为2^0,2^1,2^2……。小数部分：乘以二，结果小于1，则标志位为0；大于1则标志位为1，再将结果减去1后作下一轮乘以二，这样也得到一组值，它们的位权依次为2^(-1),2^(-2),2^(-3)……。法二：拼凑，将该数与2^n作比较。 D→O、D→H都是先将D→B，然后B→O、B→H O和H间转换都是以B为桥梁。 1.2 原码、反码、补码 正数：原码=反码=补码 负数：反码不变符号位，其他取反；补码先反码，再在最低位加1 1.3 二进制数的计算 加：逢二进一 减：借一当二。A-B在计算机中是A（补）+（-B）（补），得到是结果的补码。 乘：移位累加 除：长除法。同十进制，除数（n位），若被除数最高的n位大于除数，则开始写商，不然在n+1位开始。 1.4 二进制数码 对十进制数0～9编码，需要四位二进制，主要有： 有权码：8421码、2421码、5211码 无权码：格雷码、余3码、循环余3码 有权码的位权即为名称中的数字；格雷码相邻两数只有一位数码产生变化，且无法用计算式表达。 Chapter2 逻辑函数及其简化 2.1 逻辑运算 变量取值：0、1，逻辑运算1+1=1，而算数运算1+1=0。 基本运算：与、或、非 与门：Y＝A?B＝AB 或门：Y＝A+B 非门：Y＝
衍生运算：与非、或非、同或、异或 与非： 或非： 同或： 异或： 总结：逻辑符号中，与是&，或是≥1，非是1； 电路符号中，与是包子型，或是月亮型，非是小环。 2.2逻辑代数的运算规则 2.2.1 公式、定律 1 基本公式 加法（或）：注意A+A+A+……=A加法重叠规律。 乘法（与）：注意A·A·A·……=A乘法重叠规律。 2 运算定律 结合律：加法、乘法 分配律：注意A+B·C=（A+B）·（A+C） 交换律：加法、乘法 反演律：或非=非与、与非=非或（与=非或非、或=非与非）3 吸收定律（吸收冗余项） A A= + A B = + A+ A B B A 4其他公式 AB+ = A + + C A C BC AB AB+ = + A + AB C C A BCD 2.2.2 运算法则
数字电路课程复习考试试题及答案A
《数字电路》复习纲要A 一、单项选择题 1、一位十六进制数可以用（）位二进制数来表示。 A. 1 B. 2 C. 4 D. 16 2、A+BC=（）。 A. A+B B. A+C C.（A+B）（A+C） D. B+C 3、一个8选1数据选择器的数据输入端有（）个。 A. 2 B. 3 C. 4 D. 8 4、在下列逻辑电路中，不是组合逻辑电路的有（）。 A. 译码器 B. 编码器 C. 全加器 D. 寄存器 5、为实现将JK触发器转换为D触发器，应使（）。 A. J=D,K=D B. K=D,J=D C. J=K=D D. J=K=D 6、把一个五进制计数器与一个四进制计数器串联可得到（）进制计数器。 A. 4 B. 5 C. 9 D. 20 7、数字电路是工作在数字信号下的电子电路，其数字信号特点是（）。 A. 时间和数量上都是离散的 B. 时间离散，数量上连续 C. 时间连续，数量上离散 D. 时间和数量都是连续 8、下列电路中，属于脉冲产生电路的是（）。 A. 单稳态触发器 B. 多谐振荡器 C. 施密特触发器 D. 编码器 9、对于同步时序电路而言，（）。 A. 电路由同一种类型触发器构成 B. 电路中触发器必须具有复位功能 C. 电路中各触发器由同一时钟触发 D. 以上说法都不对 10、对于一个逻辑函数，下列说法正确的是（）。 A. 最小和逻辑表达式肯定唯一 B．最小积逻辑表达式肯定唯一 C．最小和肯定和最小积一样简单 D．完全和逻辑表达式肯定唯一 二、多项选择题 1、逻辑函数的表示方法中具有唯一性的是（）。 A. 真值表 B. 表达式 C. 逻辑图 D. 卡诺图 2、以下电路中可以实现“线与”功能的有（）。 A. 与非门 B. 三态输出门 C. 集电极开路门 D. 漏极开路门 第 1 页共3 页
数字电路复习笔记
Chａｐter1 数制和数码 1．１数制转换：Binaｒy、Ｏctal、Decｉmaｌ、Heｘａdecｉmａl B→D：数字乘以其位权。 B→Ｏ:三位一组 B→H:四位一组 D→Ｂ:法一：整数部分:除以二,得到由余数以及最后的商(０或１)组成的值,它们的位权依次为2^０,２^１,2^２……。小数部分:乘以二，结果小于1,则标志位为0;大于1则标志位为1,再将结果减去1后作下一轮乘以二,这样也得到一组值，它们的位权依次为２^(-1)，2＾(-2）,2＾(-3）……。法二:拼凑，将该数与2^ｎ作比较。 D→Ｏ、D→H都是先将Ｄ→B,然后Ｂ→O、Ｂ→H Ｏ和Ｈ间转换都是以B为桥梁。 1．２原码、反码、补码 正数：原码＝反码=补码 负数：反码不变符号位,其他取反;补码先反码，再在最低位加1 1．3 二进制数的计算 加：逢二进一 减:借一当二。A-Ｂ在计算机中是A（补）+(-B）（补),得到是结果的补码。 乘:移位累加 除：长除法。同十进制,除数（n位),若被除数最高的n位大于除数,则开始写商，不然在n+1位开始。 1.4 二进制数码 对十进制数0～９编码,需要四位二进制,主要有: 有权码：８421码、2421码、521１码 无权码：格雷码、余3码、循环余3码 有权码的位权即为名称中的数字；格雷码相邻两数只有一位数码产生变化，且无法用计算式表达。 Chaptｅr2 逻辑函数及其简化 ２.1 逻辑运算 变量取值:0、１,逻辑运算１+1＝1，而算数运算１+1=0。 基本运算：与、或、非 与门:Ｙ＝A?B＝AB 或门:Y＝Ａ+Ｂ 非门：Y＝
衍生运算:与非、或非、同或、异或 与非: 或非: 同或: 异或: 总结:逻辑符号中,与是&，或是≥1，非是1; 电路符号中，与是包子型,或是月亮型，非是小环。2．2逻辑代数的运算规则 2.2.１公式、定律 1 基本公式 加法(或):注意Ａ＋A＋Ａ+……=A加法重叠规律。 乘法（与):注意A·Ａ·A·……=Ａ乘法重叠规律。 2 运算定律 结合律:加法、乘法 分配律:注意Ａ+Ｂ·C＝（A+B）·（Ａ+C) 交换律:加法、乘法 反演律:或非=非与、与非=非或（与＝非或非、或=非与非）3 吸收定律（吸收冗余项） A A= + A B = + A+ A B B A 4其他公式 AB+ = A + + C A C BC AB AB+ = + A + AB C C A BCD 2.2.2 运算法则
数字电路复习题及答案.
《数字电子技术基础》复习题 一.选择填空题（以下每小题后均给出了几个可供选择的答案，请选择其中一个最合适的答案填入空格中） 1.处理 b 的电子电路是数字电路。 （a）交流电压信号（b）时间和幅值上离散的信号 （c）时间和幅值上连续变化的信号（d）无法确定 2.用不同数制的数字来表示2004，位数最少的是 d 。 （a）二进制（b）八进制（c）十进制（d）十六进制 3.最常用的BCD码是 b 。 （a）5421码（b）8421码（c）余3码（d）循环码 4.格雷码的优点是 c 。 （a）代码短（b）记忆方便（c）两组相邻代码之间只有一位不同（d）同时具备以上三者 5.两个开关控制一盏灯，只有两个开关都闭合时灯才不亮，则该电路的逻辑关系是 a 。 （a）与非（b）或非（c）同或（d）异或 6.已知F=ABC+CD，选出下列可以肯定使F=0的取值 d （a）ABC=011 （b）BC=11 （c）CD=10 （d）BCD=111 7.2004个1连续异或的结果是 a 。 （a）0 （b）1 （c）不唯一（d）逻辑概念错误 二、填空题（请在空格中填上合适的词语，将题中的论述补充完整）
1.5的5421BCD码是0101 这个是8421码的。 2.逻辑表达式中，异或的符号是⊕，同或的符号是⊙。 3.逻辑函数常用的表示方法有真值表、逻辑函数式、逻辑图和卡诺图。 4.用代数法化简逻辑函数需要一定的经验和技巧，不容易确定化简结果是否是最简。 5.用卡诺图化简逻辑函数，化简结果一般是最简与－或式。 一.选择填空题（以下每小题后均给出了几个可供选择的答案，请选择其中一个最合适的答案填入空格中） 1.实体（ENTITY）描述一个设计单元的 C D 的信息。 （a）行为、元件及连接关系（b）元件、子程序、公用数据类型（c）名称和端口的引脚等（d）可编译的设计单元 2.结构体（ARCHITECTURE）用于描述设计单元的 A D 。 （a）行为、元件及连接关系（b）元件、子程序、公用数据类型（c）名称和端口的引脚等（d）可编译的设计单元 3.在VHDL语言中，ARCHITECTURE中的语句都是 B 执行的语句。 （a）顺序（b）并行（c）即可顺序也可并行（d）无法确定4.在VHDL程序设计中，下面4个部分， C 不是可编译的源设计单元。 （a）ARCHITECTURE （b）ENTITY （c）PROCESS （d）PACKAGE
数字电路期末知识点复习题
数字电子电路复习练习题 一、填空题 1．半导体具有三种特性，即：热敏性、光敏性和_________性。 2．集电极反向饱和电流I CBO 是指发射极_________时，集电极与基极之间加反向电压时测得的集电极电流，良好的三极管该值较_________。 3．逻辑函数的反演规则指出，对于任意一个函数F ，如果将式中所有的_________互换，_________互换，_________互换，就得到F 的反函数?F 。 4．格雷码又称________码，其特点是任意两个相邻的代码中有_______位二进制数位不同。 5．从TTL 反相器的输入伏安特性可以知道两个重要参数，它们是____________和____________。 6． 输出n 位代码的二进制编码器，一般有 __________个输入信号端。 7．全加器是指能实现两个加数和____________三数相加的算术运算逻辑电路。 8． 时序电路除了包含组合 电路外，还必须包含具有记忆功能的_________电路。因此，仅用一般的逻辑函数描述时序电路的逻辑功能是不够的，必须引进_________ 变量。 9．要使触发器实现异步复位功能（Q n+1=0），应使异步控制信号（低电平有效）?R D =___________， ?S D =___________。 10．JK 触发器当 J =K =________时，触发器Q n+1=?Q n 。 11．n 位二进制加法计数器有_________个状态，最大计数值为_________。 12．用555定时器构成的 单稳态触发器，若充放电回路中的电阻、电容分别用R 、C 表示，则该单稳态触发器形成的脉冲宽度t w ≈____________。 13．施密特触发器具有两个_________状态，当输出发生正跳变和负跳变时所对应的_________电压是不同的。 14．组成ROM 电路中的输出缓冲器一般由三态门组成，其作用一是实现对输出状态的______________控制，二是提高带负载能力。 15．当RAM 的字数够用、 位数不够用时，应扩展位数。其方法是将各片 RAM 的 ____________端、R/?W 端 和CS 端并联起来即可。 二、选择题 1．与晶体三极管组成的电路相比，MOS 管组成电路的主要特点是 _________ 。 a ．电流控制； b ．输入电阻高； c ．带负载能力强 2．下列数码均代表十进制数6，其中按余3码编码的是_________。 a ．0110； b ． 1100； c ．1001 3． 已知逻辑函数Y=AB+A ?B+?A ?B ，则Y 的最简与或表达式为____________。 a ．A ； b ．A+?A ?B ； c ． A+?B ； d ．?A+B 4．TTL 与非门扇出系数的大小反映了与非门___________能力的大小。 a ．抗干扰； b ．带负载； c ． 工作速度 5． 如果采用负逻辑分析，正或门即____________。 a ．负与门； b ．负或门； c ．或门 6．七段显示译码器，当译
数字电路复习题及答案
数字电路复习题及答案
数字电路复习题 （注意：以下题目是作为练习和考试题型而设，不是考题，大家必须融会贯通，举一反三。）1、逻辑电路可以分为组合逻辑电路电路和时序逻辑电路电路。 2、数字电路的基本单元电路是门电路和触发器。 3、数字电路的分析工具是逻辑代数（布尔代数）。 4、（50.375）10 = （110010.011）2 = （32.6）16 5、3F4H = （0001000000010010 ）8421BCD 6、数字电路中的最基本的逻辑运算有与、或、非。 7、逻辑真值表是表示数字电路输入和输出之间逻辑关系的表格。 8、正逻辑的与门等效于负逻辑的或门。 9、表示逻辑函数的4种方法是真值表、表达式、卡诺图、逻辑电路图。 其中形式惟一的是真值表。 10、对于变量的一组取值，全体最小项之和为
1。 11、对于任意一个最小项，只有一组变量的取值 使其值为1，而在变量取其他各组值时 这个最小项的取值都是0。 12、对于变量的任一组取值，任意两个最小项之 积为0。 13、与最小项ABC相邻的最小项有C A。 AB、C B A、BC 14、组合逻辑电路的特点是输出端的状态只由同一时刻输入端的状态所决定，而与先前的状态没有关系（或输出与输入之间没有反馈延迟通路；电路中不含记忆元件）。 15、按电路的功能分，触发器可以分为RS、JK、 D、T、 T’。 16、时序电路可分为同步时序逻辑电路和异步时序逻辑电路两种工作方式。 17、描述时序电路逻辑功能的方法有逻辑方程组（含驱动方程、输出方程、 状态方程）、状态图、状态表、时序图。 18、（251）10 =（11111011）2 =（FB）16 19、全体最小项之和为 1 。 20、按照使用功能来分，半导体存储器可分为
数字电路期末总复习知识点归纳详细.doc
第1章数字逻辑概论 一、进位计数制 1.十进制与二进制数的转换 2.二进制数与十进制数的转换 3.二进制数与16进制数的转换 二、基本逻辑门电路 第2章逻辑代数 表示逻辑函数的方法，归纳起来有：真值表，函数表达式，卡诺图，逻辑图及波形图等几种。 一、逻辑代数的基本公式和常用公式 1）常量与变量的关系Ａ+0＝Ａ与Ａ= ?1Ａ Ａ+1＝1与0 ?A 0= A?＝0 A+＝1与A A 2）与普通代数相运算规律 a.交换律：Ａ+Ｂ＝Ｂ+Ａ ? A? = B A B b.结合律：（Ａ+Ｂ）+Ｃ＝Ａ+（Ｂ+Ｃ） A? B ? C ? = ? ) A ( ) B (C c.分配律：) ?＝+ A? (C B A? A C ?B A+ + +） B ? = A )() ) (C A B C 3）逻辑函数的特殊规律 a.同一律：Ａ+Ａ+Ａ b.摩根定律：B A+ B ? A = A B A? = +，B
b.关于否定的性质Ａ＝A 二、逻辑函数的基本规则 代入规则 在任何一个逻辑等式中，如果将等式两边同时出现某一变量Ａ的地方，都用一个函数Ｌ表示，则等式仍然成立，这个规则称为代入规则 例如：C ? ⊕ ? A⊕ + A C B B 可令Ｌ＝C B⊕ 则上式变成L ?＝C + A A? L = ⊕ ⊕ A⊕ B A L 三、逻辑函数的：——公式化简法 公式化简法就是利用逻辑函数的基本公式和常用公式化简逻辑函数，通常，我们将逻辑函数化简为最简的与—或表达式 1）合并项法： 利用Ａ+1 A= ? ?, 将二项合并为一项，合并时可消去一个变量 B = A = A或A +A B 例如：Ｌ＝B B C + ( A +) = A= A B C C A C B 2）吸收法 利用公式A A?可以是任何一个复杂的逻辑? +，消去多余的积项，根据代入规则B A B A= 式 例如化简函数Ｌ＝E AB+ + A D B 解：先用摩根定理展开：AB＝B A+再用吸收法 Ｌ＝E AB+ A + B D ＝E + + B A+ B D A ＝) A A+ + D + B ( ) (E B ＝) A A+ D + + 1(E 1( ) B B
数字电路期末复习题及答案
数字电路期末复习题及答案 一、填空题 1、数字信号的特点就是在时间上与幅值上都就是断续变化的,其高电平与低电平常用 1 与0 来表示。 2、分析数字电路的主要工具就是逻辑代数,数字电路又称作逻辑电路。 3、逻辑代数又称为布尔代数。最基本的逻辑关系有与、或、非三种。常用的几种导出的逻辑运算为与非或非与或非同或异或。 4、逻辑函数的常用表示方法有逻辑表达式真值表逻辑图。 5、逻辑函数F=A B C D+A+B+C+D= 1 。 6、逻辑函数F=AB A+ + += 0 。 B A B B A 7、O C门称为集电极开路门,多个O C门输出端并联到一起可实现线与功能。 8、T T L与非门电压传输特性曲线分为饱与区、转折区、线性区、截止区。 9、触发器有2个稳态,存储8位二进制信息要8个触发器。10、一个基本R S触发器在正常工作时,它的约束条件就是R+S=1,则它不允许输入S=0且R=0的信号。 11、一个基本R S触发器在正常工作时,不允许输入R=S=1的信号,因此它的约束条件就是R S=0。 12、在一个C P脉冲作用下,引起触发器两次或多次翻转的现象称为触发器的空翻,触发方式为主从式或边沿式的触发器不会出现这种现象。 13、施密特触发器具有回差现象,又称电压滞后特性;单稳触发器最重 要的参数为脉宽。 14、半导体数码显示器的内部接法有两种形式:共阴接法与共阳接法。 15、对于共阳接法的发光二极管数码显示器,应采用低电平驱动的七段显示译码器。 16、寄存器按照功能不同可分为两类:移位寄存器与数码寄存器。 17、时序逻辑电路按照其触发器就是否有统一的时钟控制分为同步 时序电路与异步时序电路。 二、选择题 1、一位十六进制数可以用 C 位二进制数来表示。 A、１ B、２ C、４ D、16 2、十进制数25用8421BCD码表示为 B 。 A、10 101 B、0010 0101 C、100101 D、10101 3、以下表达式中符合逻辑运算法则的就是D。 A、C·C=C2 B、1+1=10 C、0<1 D、A+1=1
《数字电子技术》经典复习资料
《数字电子技术》复习 一、主要知识点总结和要求 1．数制、编码其及转换：要求：能熟练在10进制、2进制、8进制、16进制、8421BCD、格雷码之间进行相互转换。 举例1：（）10= ( )2= ( )16= ( )8421BCD 解：（）10= ( )2= ( )16= ( )8421BCD 2．逻辑门电路： (1)基本概念 1）数字电路中晶体管作为开关使用时，是指它的工作状态处于饱和状态和截止状态。 2）TTL门电路典型高电平为 V，典型低电平为 V。 3）OC门和OD门具有线与功能。 4）三态门电路的特点、逻辑功能和应用。高阻态、高电平、低电平。 5）门电路参数：噪声容限V NH或V NL、扇出系数N o、平均传输时间t pd。 要求：掌握八种逻辑门电路的逻辑功能；掌握OC门和OD门，三态门电路的逻辑功能；能根据输入信号画出各种逻辑门电路的输出波形。 举例2：画出下列电路的输出波形。
解：由逻辑图写出表达式为：C + = + Y+ =，则输出Y见上。 B A A C B 3．基本逻辑运算的特点： 与运算：见零为零，全1为1；或运算：见1为1，全零为零； 与非运算：见零为1，全1为零；或非运算：见1为零，全零为1； 异或运算：相异为1，相同为零；同或运算：相同为1，相异为零； 非运算：零变 1， 1 变零； 要求：熟练应用上述逻辑运算。 4. 数字电路逻辑功能的几种表示方法及相互转换。 ①真值表（组合逻辑电路）或状态转换真值表（时序逻辑电路）：是由变量的所有可能取值组合及其对应的函数值所构成的表格。 ②逻辑表达式：是由逻辑变量和与、或、非3种运算符连接起来所构成的式子。 ③卡诺图：是由表示变量的所有可能取值组合的小方格所构成的图形。
数字电子练习题
数字电路练习题第一部分门电路 一、填空题 1. 数字集成电路按开关元件不同，可分为TTL集成电路和CMOS集成电路两大类。 2. 数字电路中的三种基本逻辑门电路是与门、或门、非门。 3.三态门是在普通门的基础上增加控制电路构成的，它的三种输出状态是高电平、低电平和高阻态。 4. 与门、与非门的闲置输入端应接高电平；或门、或非门的闲置输 入端应接低电平。 5. 图1所示三态门在1 EN=时，Y的输出状态是高阻态。 6. 利用TTL与非门实现输出线与应采用OC 门，实现总线传输应采用三态门。 7. 图2为几种常见逻辑门电路的逻辑符号，试分别写出其名称和逻辑表达式。 名称逻辑表达式名称 （a）与门（b）非门 （c）与非门（d）或非门 8. 系称为或逻辑关系。 二、选择题 1. 下列几种逻辑门中，能用作反相器的是 C 。 A. 与门 B. 或门 C. 与非门 2. 下列几种逻辑门中，不能将输出端直接并联的是 B 。 A. 三态门 B. 与非门 C. OC门 3. TTL与非门的输入端在以下四种接法中，在逻辑上属于输入高电平的是 C 。 A. 输入端接地 B. 输入端接同类与非门的输出电压0.3V C. 输入端经10kΩ电阻接地 D. 输入端经51Ω电阻接地 4. TTL与非门的输入端在以下4种接法中，在逻辑上属于输入低电平的是 D 。 A. 输入端经10kΩ电阻接地 B. 输入端接同类与非门的输出电压3.6V C. 输入端悬空 D. 输入端经51Ω电阻接地 5. 逻辑电路如图3所示，该电路实现的逻辑关系为 C 。 A. Y AB = B. Y AB = C. Y AB = D. Y A B =+ 6. 图4为TTL逻辑门，其输出Y为 D 。 A. AB C + B. A BC + C. A B C ++ D. AB EN Y A B 图1 填空题5用图＆ A B Y (a) Y A B Y A (d) (c) 图2 填空题7用图 (b)
数字电路期末试卷
2015-2016年第一学年度 市职业技术学校电子线路期末考试(开卷) 班级___________ __________ 分数__________ 一选择题（本大题共十道小题，每小题2分） 1、模拟电路中晶体管大多工作于( )。 A．放大状态 B.截止状态 C.击穿状态 D.饱和状态 2、当逻辑函数有n个变量时，共有( )个变量取值组合？ A. n B. 2n C. n2 D. 2n 3、十进制数25用8421BCD码表示为( )。 A、10 101 B、0010 0101 C、100101 D、100101 4、下列逻辑式中，正确的逻辑公式是( )。 A．A+B=A B B. A+B=A B + C. A+B=AB D. A+= 00 5、二输入端的与非门，其输入端为A、B，输出端为Y,则其表达式Y= （）。 A、AB B、AB C、B A+D、A+B 6、逻辑式A+BC=( )。 A .A+ B B.A+ C C.（A+B）（A+C） D.B+C 7、辑电路如图示，其逻辑式为( )。 A.F=A+BC B、F=A B C ?+ C、F=A B C ++D、F=A·BC
1 1& ≥1 1F A B C 8、一个T触发器，在T=0时，加上时钟脉冲，则触发器（）。 A、保持原态 B、置0 C、置1 D、翻转 9、欲对全班43个学生以二进制代码编码表示，最少需要二进制码的位数是 （）。 A、5 B、6 C、8 D、43 10、下列电路中，不属于组合逻辑电路的是( ) A．译码器B．全加器 C．寄存器 D．编码器 二填空题（本大题共十小题每小题2分） 1、数字信号的特点是在上和上都是断续变化的，其高电平和低电平 常用和来表示。 2、OC门的输出端可并联使用，实现________功能；三态门可用来实现 ______________。 3、(35)10 =（）2 = ( )8421BCD 4、基本逻辑运算有________、________、________3种。 5、在RS、JK、T和D触发器中，_____触发器的逻辑功能最多。 6、组合电路由________________构成，它的输出只取决于 _ ________________
《数字电路》复习题
一、填空题20分 1、逻辑分析、逻辑设计的概念 2、数字电路的分类、研究方法 3、逻辑函数的表示有四种：逻辑电路图、？？？其中后三种之间可以相互转换。 逻辑变量和函数只有两种取值，而且它们只是表示两种不同的逻辑状态。逻辑代数有？三种基本运算。 4、逻辑代数的定理、规则的应用（例：求反函数） 5、最小/大项的性质 6、由真值表写出函数表达式 7、什么是功能模块，小规模中规模设计追求的目标 8、中规模器件（编码器，译码器，比较器，选择器，加法器的（1）逻辑功能（2）输入/出的数量关系 9、触发器的稳态的互补性，分类，特性方程 10、时序电路的组成，特点，分类 11、构造一个模N的计数器需要？状态，需要？触发器 12、代码的转化，例（）8421=（）10=（）2 12、PLD常识概念（PLD PLA PAL GAL 及基本结构） 二、利用真值表证明函数相等（或函数化简）10分 三、分析题30分 1、分析组合电路 2、时序电路例题 四、设计题目40分 1、用门电路设计实现组合电路（15分） 2、用3-8译码器（输出低电平有效）/选择器设计实现 （10分） ①三输入表决电路②全加器/全减器 ③两位数比较器电路④优先权判断电路 3、时序电路的分析设计（15分） 分析设计可满足给定的时序波形图要求的时序电路 模拟题 一、填空题 1、对现成的数字电路，研究它的逻辑功能称为逻辑分析； 而根据用户给定的逻辑功能得到相应的电路图称为逻辑设计。 2、数字逻辑电路可分为组合电路和时序电路两大类。 3、表示逻辑函数的方法有四种卡诺图、表达式、真值表和逻辑图，前三者各有特点，适应于不同的场合，它们之间存在内在的联系，可相互转换。
数字电路练习答案课件【新版】
《数字逻辑电路》习题参考答案 一、单项选择题 1．下列四个数中最大的数是( ) A.(AF)16 B.(001010000010)8421BCD C.(10100000)2 D.(198)10 2．将代码(10000011)8421BCD转换成二进制数为（） A.(01000011)2 B.(01010011)2 C.(10000011)2 D.(000100110001)2 3．N个变量的逻辑函数应该有最小项（） A.2n个 B.n2个 C.2n个 D. (2n-1)个 4．下列关于异或运算的式子中，不正确的是( ) A⊕=0 A.A⊕A=0 B.A C.A⊕0=A D.A⊕1=A 5．下图所示逻辑图输出为“1”时，输入变量（） ABCD取值组合为 A．0000 B．0101 C．1110 D．1111 6．下列各门电路中，( )的输出端可直接相连，实现线与。 A.一般TTL与非门 B.集电极开路TTL与非门 C.一般CMOS与非门 D.一般TTL或非门 7．下列各触发器中，图( )触发器的输入、输出信号波形图如下图所示。 8．n位触发器构成的扭环形计数器，其无关状态数有( )个。 A.2n-n B.2n-2n C.2n D.2n-1
9．下列门电路属于双极型的是( ) A.OC 门 B.PMOS C.NMOS D.CMOS 10．对于钟控RS 触发器，若要求其输出“0”状态不变，则输入的RS 信号应为( ) A.RS=X0 B.RS=0X C.RS=X1 D.RS=1X 11．下列时序电路的状态图中，具有自启动功能的是( ) 12．多谐振荡器与单稳态触发器的区别之一是( ) A.前者有2个稳态，后者只有1个稳态 B.前者没有稳态，后者有2个稳态 C.前者没有稳态，后者只有1个稳态 D.两者均只有1个稳态，但后者的稳态需要一定的外界信号维持 13．欲得到D 触发器的功能，以下诸图中唯有图（ ）是正确的。 14．时序逻辑电路的一般结构由组合电路与（ ）组成。 A ．全加器 B ．存储电路 C ．译码器 D ．选择器 15．函数F=B A +AB 转换成或非－或非式为（ ） A.B A B A +++ B.B A B A +++ C.B A B A + D. B A B A +++ 16．图示触发器电路的特征方程Q n+1 =（ ） A.T n Q +n Q T B.Q T +TQ n C.n Q
数字电路复习题
一、判断题（对的打“√”，错的打“×”共20 分） 1、对于多输入端的CMOS与非门，在使用时不用的输入端悬空即可（） 2、TTL与非门的输入端接地时，其输入电流为零（） 3、在TTL门电路输出需要线与连接时，必须使用集电极开路门（） 4、组合逻辑电路中一定含有触发器（） 5、由卡诺图化简法得出的表达式不一定是最简表达式（） 6、基本RS触发器受触发脉冲CP控制（） 7、JK触发器,J=K=1时是计数状态（） 8、译码器是时序逻辑电路（） 9、组成七进制计数器最少需要四个触发器（） 10、施密特触发器的正、负向阈值电压相同（） 一、判断题（对的打“√”，错的打“×”共20 分） 1、对于多输入端的TTL与非门，在使用时不用的输入端悬空即可（） 2、CMOS与非门的输入端接地时，其输入电流为零（） 3、对于低电平有效的“三态与非门”，当控制端E=1时是高阻态（） 4、组合逻辑电路的输出不但和现在的输入有关还和原状态有关（） 5、由公式化简法得出的表达式不一定是最简表达式（） 6、同步RS触发器受触发脉冲CP控制（） 7、JK触发器,当置“1”端S D=0时触发器的状态为“1”（） 8、计数器是时序逻辑电路（） 9、组成十进制计数器最少需要四个触发器（） 10、施密特触发器的正、负向阈值电压不相同（）一选择题 1、在二进制译码器中，若输入有4位代码，则输出有（）信号。 ① 2个②4个③8个④16个 2、在下列电路中，只有（）属于组合逻辑电路。 ①触发器②计数器③数据选择器④寄存器 3、组合逻辑电路的竞争-冒险是由于（）引起的。 ①电路不是最简②电路有多个输出 ③电路中存在延迟④电路使用不同的门电路 4、能实现从多个输入端中选出一路作为输出的电路称为（）。 ①触发器②计数器③数据选择器④译码器 5、能完成两个1位二进制数相加并考虑到低位来的进位的器件称为（） ①编码器②译码器③全加器④半加器 6、只本位数而不考虑低位来的进位的加法称为（） ①全加②半加③全减④半减 7、用代码代表特定信号或将代码赋予特定含义的过程称为（） ①译码②编码③数据选择④奇偶校验 8、把代码的特定含义翻译出来得过程称为（） ①译码②编码③数据选择④奇偶校验 9、如需要判断两个二进制数的大小或相等，可以使用（）电路。 ①译码器②编码器③数据选择器④数据比较器 10、半导体数码管的每个显示线段都是由（）构成的。 ①灯丝②发光二极管③发光三极管④熔丝
数字电路期末试卷一答案Word版
试卷一答案一、填空题（每题3分，共24分） 1．（ F8） 16=（ 248 ） 10 =（ 11111000 ） 2 2．X= -16 D，其一字节长的[X] 反=11101111 ；[X] 补 =11110000 。 3．写出图1逻辑电路的输出表达式F，F= 4．动态MOS存储单元是利用MOS栅极电容存储信息 的,为不丢失信息,必须定期刷新。 5．由n个D触发器构成的环形计数器，其有效计数 状态共有 n 个; 由n个JK触发器构成的扭环形计数器，其有效计数状态共有 2n 个。 6．单稳态触发器暂态时间取决于电路本身的参数，与触发信号无关。 7．施密特触发器的主要用途有波形变换、波形整形、消除干扰、幅度鉴别。8．若要求DAC电路的分辩率达到千分之一，则至少应选用 10 （因为 ）位二进制代码输入的转换器。 二、简化下列函数，且写出最简“与非”表达式（14分） （用代数法） (用反演定律) (用消元法) (利用包含律) (用还原律和反演定律) 2．
解：将上式填入卡诺图如图2。
含有无关项的逻辑函数化简时可根据实际情况将无关项做“0”或“1”处理，以使函数可以化到最简。 若不考虑约束条件则最简与或式为 当考虑约束条件则最简与或式为 三、（10分） 分别用TTL“与非”门和OC门，实现函数，画出逻辑电路图。 解： 用TTL“与非门”实现时，必须将表达式变成“与非”--“与非”式，然后再画逻辑图。 由此可得： 用OC门实现时，由于OC门具有线与的逻辑功能，可直接按表达式画图。如图3所示。 四、用四输入数据选择器实现函数（8分）
解：用代数法求。根据逻辑表达式，其有四个输入变量A、B、C、D，而四选一数据选择器只需两位地址代码和，若选A和B作为选择器的地址输入，A =、B =,余下的项可选作数据输入用。 于是将表达式进行变换，变化成每项都含有A和B原变量和反变量组成的表达式。 由此可知：D 0=0 D 1 =D D 2 = D 3 =1 根据得到的表达式可画出逻辑图 五、设8421BCD码对应的十进制数为X，当X ≤2,或≥7 时电路输出F为高电平,否则为低电平。试设计该电路，并用于非门实现之。（14分） 解：1、根据题意，列真值表。由于8421BCD码由十种状态，而四变量组合由16种，6种未用的状态,可按无关项处理，由此可列出实现该功能的电路的真值表
数字电路复习题(含答案)
一、填空题： 1．在计算机内部，只处理二进制数；二制数的数码为1 、0两个；写出从（000）2 依次加1的所有3位二进制数：000、001、010、011、100、101、110、111 。2．13=（1101）2；（5A）16=（1011010）2；（10001100）2=（8C）16。 完成二进制加法（1011）2+1=（1100）2 3．写出下列公式：= 1 ； = B ； = A+B ； =B A 。 4．含用触发器的数字电路属于时序逻辑电路（组合逻辑电路、时序逻辑电路）。 TTL、CMOS电路中，工作电压为5V的是TTL ；要特别注意防静电的是CMOS 。 5．要对256个存贮单元进行编址，则所需的地址线是8 条。 6．输出端一定连接上拉电阻的是OC 门；三态门的输出状态有1 、0 、高阻态三种状态。 7．施密特触发器有 2 个稳定状态.，多谐振荡器有0 个稳定状态。8．下图是由触发器构成的时序逻辑电路。试问此电路的功能是移位寄存器， 是同步时序电路（填同步还是异步），当R D=1时，Q0Q1Q2Q3= 0000 ，当R D=0，D I=1，当第二个CP脉冲到来后，Q0Q1Q2Q3= 0100 。 (图一) 1．和二进制数(111100111.001)等值的十六进制数是( B ) A．(747.2) 16B．(1E7.2) 16 C．(3D7.1) 16 D．(F31.2) 16 R CP
2．和逻辑式B A C B AC+ +相等的式子是( A ) A．AC+B B． BC C．B D．BC A+ 3．32位输入的二进制编码器，其输出端有( D )位。 A. 256 B. 128 C. 4 D. 5 4．n位触发器构成的扭环形计数器,其无关状态数为个( B ) A．2n-n B．2n-2n C．2n D．2n-1 5．4个边沿JK触发器,可以存储( A )位二进制数 A．4 B．8 C．16 6．三极管作为开关时工作区域是( D ) A．饱和区+放大区B．击穿区+截止区 C．放大区+击穿区D．饱和区+截止区 7.下列各种电路结构的触发器中哪种能构成移位寄存器（ C ） A．基本RS触发器B．同步RS触发器C．主从结构触发器8．施密特触发器常用于对脉冲波形的（ C ） A．定时B．计数C．整形 1．八进制数 (34.2 ) 8 的等值二进制数为11100.01 ；十进制数 98 的8421BCD 码为10011000 。 2．试写出下列图中各门电路的输出分别是什么状态（高电平、低电平）？（其中（A）（B）为TTL门电路，而（C）为CMOS门电路） （A）（B）（C） Y 1= 02 Y 2 = 1 Y 3 = 1 3．一个 JK 触发器有 2 个稳态，它可存储 1 位二进制数。 4．单稳态触发器有一个稳定状态和一个暂稳状态。施密特触发器有
数字电路复习题(含标准答案)
一、填空题： 1．在计算机内部，只处理二进制数；二制数的数码为1 、0两个；写出从（000） 2依次加 1的所有3位二进制数：000、001、010、011、100、101、110、111 。 2．13=（1101）2；（5A ）16=（1011010）2；（10001100）2=（8C ）16。 完成二进制加法（1011）2+1=（1100）2 3．写出下列公式： =1 ； = B ； =A+B ； =B A +。 4．含用触发器的数字电路属于时序逻辑电路 （组合逻辑电路、时序逻辑电路）。TTL 、CMOS 电路中，工作电压为5V 的是TTL ；要特别注意防静电的是CMOS 。 5．要对256个存贮单元进行编址，则所需的地址线是8 条。 6．输出端一定连接上拉电阻的是OC 门；三态门的输出状态有 1 、0 、高阻 态三种状态。 7．施密特触发器有 2 个稳定状态.，多谐振荡器有 0 个稳定状态。 8．下图是由触发器构成的时序逻辑电路。试问此电路的功能是 移位寄存器 ， 是 同步 时序电路（填同步还是异步），当R D =1时，Q 0Q 1Q 2Q 3= 0000 ，当R D =0，D I =1，当第二个CP 脉冲到来后，Q 0Q 1Q 2Q 3= 0100 。 (图一) 1．和二进制数(111100111.001)等值的十六进制数是( B ) A ．(747.2)16 B ．(1E7.2)16 C ．(3D7.1) 16 D ．(F31.2) 16 2．和逻辑式B A C B AC ++相等的式子是( A ) R CP
A．AC+B B． BC C．B D．BC A 3．32位输入的二进制编码器，其输出端有( D )位。 A. 256 B. 128 C. 4 D. 5 4．n位触发器构成的扭环形计数器,其无关状态数为个( B ) A．2n-n B．2n-2n C．2n D．2n-1 5．4个边沿JK触发器,可以存储( A )位二进制数 A．4 B．8 C．16 6．三极管作为开关时工作区域是( D ) A．饱和区+放大区B．击穿区+截止区 C．放大区+击穿区D．饱和区+截止区 7.下列各种电路结构的触发器中哪种能构成移位寄存器（ C ） A．基本RS触发器B．同步RS触发器C．主从结构触发器8．施密特触发器常用于对脉冲波形的（ C ） A．定时B．计数C．整形 1．八进制数 (34.2 ) 8 的等值二进制数为11100.01 ；十进制数 98 的8421BCD 码为10011000 。 2．试写出下列图中各门电路的输出分别是什么状态（高电平、低电平）？（其中（A）（B）为TTL门电路，而（C）为CMOS门电路） （A）（B）（C） Y 1= 02 Y 2 = 1 Y 3 = 1 3．一个 JK 触发器有 2 个稳态，它可存储 1 位二进制数。 4．单稳态触发器有一个稳定状态和一个暂稳状态。施密特触发器有两个稳定状态、有两个不同的触发电平，具有回差特性。多谐振荡器没有